CN107154394A - 电容结构 - Google Patents
电容结构 Download PDFInfo
- Publication number
- CN107154394A CN107154394A CN201610116570.6A CN201610116570A CN107154394A CN 107154394 A CN107154394 A CN 107154394A CN 201610116570 A CN201610116570 A CN 201610116570A CN 107154394 A CN107154394 A CN 107154394A
- Authority
- CN
- China
- Prior art keywords
- metal
- electrode
- layer
- separation layer
- capacitance structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
Abstract
一种电容结构,其包括至少一隔离层、第一金属层、第二金属层,以及第三金属层。第一金属层包括第一电极的第一金属部分。第二金属层包括第一电极的第二金属部分与第二电极的第一金属部分。第三金属层包括第一电极的第三金属部分。第二电极的第一金属部分包括多个连接部,这些连接部各自往第一方向、第二方向、第三方向以及第四方向延伸而向外凸出于第一电极的包覆范围。上述的隔离层的上视图案是基于这些连接部的位置与样式而决定。
Description
技术领域
本发明是有关于一种电容结构,且特别是有关于一种可降低寄生电容的电容结构。
背景技术
于现今半导体产业中,电容为相当重要而基本的元件。其中,金属-氧化物-金属(Metal-Oxide-Metal,MOM)电容为一种常见的电容结构,其基本设计为在作为两电极的正金属极板与负金属极板之间充填绝缘介质,而使正金属极板与负金属极板以及其中之绝缘介质可形成一个电容单元。一般而言,在电容结构的设计中,可透过将电极之间的绝缘介质之厚度降低、或者增加电极表面积等方式来提高单位电容值。
除此之外,若将带有寄生电容的电容结构应用至实际电路中,金属极板形成的寄生电容也将影响电路整体效能,因此如何降低引起干扰的寄生电容也为设计电容结构的一个重要考量。现有技术中,形成电容阵列的电容通常具有几何结构以便于将寄生电容保持在设计规格以下。随着半导体微型化的需求,如何在现有制程规格下改良电容结构以降低形成干扰的寄生电容已然成为重要的研究课题。
发明内容
有鉴于此,本发明提供一种电容结构,可降低寄生电容并降低干扰。
本发明提供一种电容结构,其包括至少一隔离层、第一金属层,以及第三金属层。第一金属层配置于上述的隔离层上,且包括第一电极的第一金属部分。第二金属层配置于第一金属层上,且包括第一电极的第二金属部分与第二电极的第一金属部分。第三金属层配置于第二金属层上,且第三金属层包括第一电极的第三金属部分。第一电极的第三金属部分的上视图案相同于第一电极的第一金属部分的上视图案,且第一电极的第一金属部分、第二金属部分,以及第三金属部分包覆第二电极的第一金属部分。第二电极的第一金属部分包括多个连接部,这些连接部各自往第一方向、第二方向、第三方向以及第四方向延伸而向外凸出于第一电极的包覆范围。上述的隔离层的上视图案是基于这些连接部的位置与样式而决定。
基于上述,在本发明的电容结构中,两电极其中之一引起的寄生电容已较习知技术大幅降低,因此本发明的金属-氧化层-金属电容更适合应用于对寄生电敏感的电路中。除此之外,本发明得电容结构可藉由朝水平方向与垂直方向延伸的连接部而彼此连结,使得电容阵列可弹性地布局为任意的形状。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1A是依据本发明一实施例所绘示的电容结构的示意图。
图1B为图1A所示的电容结构的侧视示意图。
图2A是依据本发明一实施例所绘示的电容结构的示意图。
图2B为图2A所示的电容结构的侧视示意图。
图3A是依据本发明一实施例所绘示的电容结构的示意图。
图3B为图3A所示的电容结构的侧视示意图。
图4A是依据本发明一实施例所绘示的电容结构的示意图。
图4B为图4A所示的电容结构的侧视示意图。
图5A是依据本发明一实施例所绘示的电容结构的示意图。
图5B为图5A所示的电容结构的侧视示意图。
图6是依据本发明一实施例所绘示的第一电极与第二电极的示意图。
图7是依据本发明一实施例所绘示的电容阵列的示意图。
附图标记说明
10、20、30、51~56:电容结构
110:第三金属层
120:第二金属层
130:第四金属层
140:第一金属层
180:隔离层
150、250、350:第一隔离层
160、260、360:第二隔离层
170:扩散层
171:扩散部
190:基底
121~124、562、512、521、562:连接部
110a:第一电极的第三金属部分
120a:第一电极的第二金属部分
130a:第一电极的第四金属部分
140a:第一电极的第一金属部分
120b:第二电极的第一金属部分
130b:第二电极的第二金属部分
151~154、251~252、355:第一隔离部
155、253:第二隔离部
161~163、261~264、361~363:长条部
130a_1~130a_4:齿梳部
130a_5:封闭框型部
120a_1~120a_4:框型部
120b_1~120b_4:旁支部
120b_5:十字部
40、41、42、43:第一接触点
45、44:第二接触点
5:电容阵列
具体实施方式
下文中参照所附图式来更充分地描述本发明实施例。然而,本发明可以多种不同的形式来实践,并非限制于下文中所述之实施例。此外,在图式中为明确起见,可能将各层与各元件的尺寸以及相对尺寸作夸张的描绘。
图1A是依据本发明一实施例所绘示的电容结构的示意图。图1B为图1A所示的电容结构的侧视示意图。请同时参照图1A与图1B,电容结构10包括至少一隔离层180、第一金属层140、第二金属层120、第三金属层110,以及扩散层170。第三金属层110、第二金属层120、第一金属层140、隔离层180,以及扩散层170依序堆叠于基底190(示于图1B)上。在此实施例中,隔离层180具有第一隔离层150以及第二隔离层160,但本发明不限于此,只要电容结构中之作为电极的金属层与基底之间包括至少一层的隔离层,均属于本发明所主张的范围。
第一金属层140、第二金属层120,以及第三金属层110形成电容结构10的第一电极与第二电极。第一电极与第二电极分别为电容结构10中带有正电性与负电性的电极。第一金属层140配置于第一隔离层150上,包括第一电极的第一金属部分140a。
第二金属层120配置于第一金属层140上,第二金属层120包括第一电极的第二金属部分120a与第二电极的第一金属部分120b。第三金属层110配置于第二金属层120上,且第三金属层110包括第一电极的第三金属部分110a。
第一电极的第三金属部分110a、第二金属部分120a,以及第一金属部分140a经由多个第一接触点而彼此电性连接。第一电极的第三金属部分110a的上视图案相同于第一电极的第一金属部分140a的上视图案。如图1A所示,第一金属部分140a的上视图案与第三金属部分110a的上视图案为覆盖范围相同的矩形。第一电极的第一金属部分140a、第二金属部分120a,以及第三金属部分110a包覆第二电极的第一金属部分120b。
如图1A与图1B所示,第一电极的第一金属部分140a以及第三金属部分110a从第二电极的上方与下方包夹第二电极,而第一电极的第二金属部分120a从第二电极的侧面包绕第二电极。第一电极的第三金属部分110a、第二金属部分120a,以及第一金属部分140a与第二电极的第一金属部分120b之间由介电材料隔开,介电材料例如是二氧化硅(SiO2)或氧化铝(Al2O3)等具有高介电常数特性的材料。
第二电极的第一金属部分120b包括多个连接部121~124,这些连接部121~124各自往第一方向D1、第二方向D2、第三方向D3以及第四方向D4延伸而向外凸出于第一电极的包覆范围。于本实施例中,第一方向D1、第二方向D2例如是垂直座标系统中Y轴向上的+Y方向与-Y方向,而第三方向D3、第四方向D4例如是垂直座标系统中X轴向上的+X方向与-X方向。如此,电容结构10可经由向外凸出的连接部121~124而于不同的方向上与另一电容结构相连接。换言之,于本实施例中,第一方向D1相反于第二方向D2,而第三方向D3相反于第四方向D4。第一方向D1及第二方向D2垂直于第三方向D3以及第四方向D4。
在本范例实施例中,扩散层170例如是N型掺杂层,但本发明并不限制于此。可知的,N型掺质富含电子,故可抑制在后续制程所形成的导体层中的导体材料进行电化学反应,藉此避免发生导体材料扩散的问题。扩散层170配置于基底190上,且扩散层170的上视图案相同于第一金属层140的上视图案,即扩散层170的扩散部171的上视图案相同于第一金属层140的第一金属部140a的上视图案。
于本范例实施例中,隔离层180包括第一隔离层150与第二隔离层160,而第一隔离层150配置于第二隔离层160与第一金属层140之间。此外,第一隔离层150的材质可相同或相异于第二隔离层160的材质。举例而言,第一隔离层150的材质例如是金属,而第二隔离层160的材质例如是多晶硅(Poly-Si),本发明并不以此为限。
于本范例实施例中,第一隔离层150往向外凸出于第一金属层140的覆盖范围而延伸至连接部122以及连接部124的下方。具体来说,第一隔离层150包括第一隔离部151~154以及第二隔离部155。第一隔离部151~154的长边缘向外凸出于第一金属层140的覆盖范围而延伸至连接部121~124的下方。像是,第一隔离部154介于连接部122与基底190之间。在第一隔离层150的材质为金属的实施态样中,第一隔离层150可提升电容结构10的单位电容值。
另一方面,第二隔离层160包括多个长条部161~163,长条部161~163以平行于第一方向D1而排列于第一隔离层150下方。长条部161的长边缘以及长条部162的长边缘往向外凸出于第一金属层140的覆盖范围而延伸至连接部121与连接部123的下方。对于规定多晶硅层仅能以单一方向进行配置的制程来说,图1A与图1B所示之实施例可在符合制程规定的情况下降低连接部121~124引起的寄生电容效应。
图2A是依据本发明一实施例所绘示的电容结构的示意图。图2B为图2A所示的电容结构的侧视示意图。请同时参照图2A与图2B,电容结构20包括至少一隔离层180、第一金属层140、第四金属层130、第二金属层120、第三金属层110,以及扩散层170。第一金属层140、第四金属层130、第二金属层120、第三金属层110、隔离层180,以及扩散层170依序堆叠于基底190(示于图2B)上。在此实施例中,隔离层180具有第一隔离层150以及第二隔离层160,但本发明不限于此,只要电容结构中之作为电极的金属层与基底之间包括至少一层的隔离层,均属于本发明所主张的范围。
第一金属层140、第四金属层130、第二金属层120,以及第三金属层110形成电容结构10的第一电极与第二电极。第一电极与第二电极分别为电容结构10中带有正电性与负电性的电极。第一金属层140配置于第一隔离层150上,包括第一电极的第一金属部分140a。第四金属层130配置于第一金属层140上,包括第一电极的第四金属部130a份与第二电极的第二金属部分130b。
第二金属层120配置于第四金属层130上,第二金属层120包括第一电极的第二金属部分120a与第二电极的第一金属部分120b。第三金属层110配置于第二金属层120上,且第三金属层110包括第一电极的第三金属部分110a。
第一电极的第三金属部分110a、第二金属部分120a、第四金属部分130a,以及第一金属部分140a经由多个第一接触点而彼此电性连接。相似的,第二电极的第二金属部分130b以及第一金属部分120b经由多个第二接触点而彼此电性连接。
第一电极的第三金属部分110a的上视图案相同于第一电极的第一金属部分140a的上视图案。如图2A所示,第一金属部分140a的上视图案与第三金属部分110a的上视图案为覆盖范围相同的矩形。第一电极的第一金属部分140a、第四金属部分130a、第二金属部分120a,以及第三金属部分110a包覆第二电极的第二金属部分130b与第一金属部分120b。
如图2A与图2B所示,第一电极的第一金属部分140a以及第三金属部分110a从第二电极的上方与下方包夹第二电极,而第一电极的第四金属部分130a以及第二金属部分120a从第二电极的侧面包绕第二电极。第一电极的第三金属部分110a、第二金属部分120a、第四金属部分130a,以及第一金属部分140a与第二电极的第二金属部分130b以及第一金属部分120b之间由介电材料隔开,介电材料例如是二氧化硅(SiO2)或氧化铝(Al2O3)等具有高介电常数特性的材料。须说明的是,于图2A所示的范例中,第二电极的第一金属部分120b、扩散层170、第一隔离层150,以及第二隔离层160与图1A所示之实施例类似,于此不再赘述。
图3A是依据本发明一实施例所绘示的电容结构的示意图。图3B为图3A所示的电容结构的侧视示意图。请参照图3A与图3B,电容结构30包括至少一隔离层280、第一金属层140、第四金属层130、第二金属层120、第三金属层110,以及扩散层170。第一金属层140、第四金属层130、第二金属层120、第三金属层110、隔离层280,以及扩散层170依序堆叠于基底190(绘示于图3B)上。于此,电容结构30的第一电极与第二电极的几何结构与图2A所示之电容结构20的第一电极与第二电极的几何结构相同,于此不再赘述。
相似的,第二电极的第一金属部分120b包括多个连接部121~124,这些连接部121~124各自往第一方向D1、第二方向D2、第三方向D3以及第四方向D4延伸而向外凸出于第一电极的包覆范围。如此,电容结构10可经由向外凸出的连接部121~124而于不同的方向上与另一电容结构相连接。于本实施例中,隔离层280的上视图案是基于这些连接部121~124的位置与样式而决定,以于这些连接部121~124与基底190之间形成屏蔽而减少寄生电容。
于本范例实施例中,隔离层280可包括第一隔离层250与第二隔离层260,而第一隔离层250配置于第二隔离层260与第一金属层140之间。第一隔离层250的材质例如是金属,而第二隔离层260的材质例如是多晶硅(Poly-Si),但本发明并不限制于此。于本范例实施例中,第二隔离层260包括多个长条部261~264,长条部262以及长条部264以平行于第三方向D3而排列于第一隔离层250下方。长条部262的长边缘以及长条部264的长边缘往向外凸出于第一金属层140的覆盖范围而延伸至连接部122以及连接部124的下方。像是,长条部262介于连接部122与基底190之间。
另一方面,长条部261以及长条部263以平行于第一方向D1而排列于第一隔离层250下方,且长条部261的长边缘以及长条部263的长边缘往向外凸出于第一金属层140的覆盖范围而延伸至连接部121以及连接部123的下方。像是,长条部263介于连接部123与基底190之间。此外,第一隔离层250包括第一隔离部251、252以及第二隔离部253。第一隔离部251介于长条部261与连接部121之间,而第一隔离部252分别介于长条部263与连接部123之间。第二隔离部253的上视图案不超出第一金属部分140a的覆盖范围。对于规定多晶硅层可以不同方向进行配置的制程来说,图2A与图2B所示之实施例可在符合制程规定的情况下降低连接部121~124引起的寄生电容效应。
图4A是依据本发明一实施例所绘示的电容结构的示意图。图4B为图4A所示的电容结构的侧视示意图。请参照图4A与图4B,电容结构40包括至少一隔离层380、第一金属层140、第四金属层130、第二金属层120、第三金属层110,以及扩散层170。第一金属层140、第四金属层130、第二金属层120、第三金属层110、隔离层380,以及扩散层170依序堆叠于基底190上。于此,电容结构40的第一电极与第二电极的几何结构与图2A所示之电容结构20的第一电极与第二电极的几何结构相同,于此不再赘述。
相似的,电容结构40中第二电极的第一金属部分120b包括多个连接部121~124,这些连接部121~124各自往第一方向D1、第二方向D2、第三方向D3以及第四方向D4延伸而向外凸出于第一电极的包覆范围。如此,电容结构10可经由向外凸出的连接部121~124而于不同的方向上与另一电容结构相连接。于本实施例中,隔离层380的上视图案是基于这些连接部121~124的位置与样式而决定,以于这些连接部121~124与基底190之间形成屏蔽而减少寄生电容。
于本范例实施例中,隔离层380可包括第一隔离层350与第二隔离层360,而第一隔离层350配置于第二隔离层360与第一金属层140之间。第一隔离层350的材质例如是金属,而第二隔离层360的材质例如是多晶硅,但本发明并不限制于此。于本范例实施例中,第二隔离层360包括多个长条部361~363,长条部363~363以平行于第一方向D1而排列于第一隔离层350下方。
长条部361以及长条部363的长边缘往向外凸出于第一金属层140的覆盖范围而延伸至连接部121以及连接部123的下方,且长条部362的短边缘往向外凸出于第一金属层140的覆盖范围而延伸至连接部122以及连接部124的下方。如此,长条部361将形成于连接部121以及基底190之间,长条部363将形成于连接部123以及基底190之间。长条部362将形成于连接部122以及基底190之间,且长条部362将同时形成于连接部124以及基底190之间。在本实施例中,第一隔离层350包括第一隔离部355且不超出第一金属层140的覆盖范围。对于规定多晶硅层仅可以单一方向进行配置的制程来说,图4A与图4B所示之实施例可在符合制程规定的情况下降低连接部121~124引起的寄生电容效应。
基于前述三个实施例的说明可知,本发明之隔离层的上视图案必须依据第二电极之连结部的位置与样式而定,以透过隔离层来保护凸出于第一电极之包覆范围的连接部。此外,上述实施例系仅以4个连接部为例进行说明,但本发明并不限制于此。本领域具备通常知识者可依据上述范例而推衍出连接部的数量不等于4的实施态样。
此外,以下将列举一实施例说明电容结构的第一电极与第二电极系由至少五层金属层所构成为例。图5A是依据本发明一实施例所绘示的电容结构的示意图。图5B为图5A所示的电容结构的侧视示意图。请同时参照图5A与图5B,电容结构50包括第二隔离层160、第一金属层140、第四金属层130、第五金属层230、第二金属层120、第三金属层110,以及扩散层170。扩散层170、第二隔离层160、第一金属层140、第五金属层230、第四金属层130、第二金属层120、第三金属层110,以及依序堆叠于基底190(示于图5B)上。值得一提的是,于图5A的实施例中,由于单位电容值因组成第一电极与第二电极的金属层数目增加而提升,本实施例之电容结构50可省略用以提升电容值且材质为金属的第一隔离层150。基此,本实施例之电容结构50仅包括材质为多晶硅(Poly-Si)的第二隔离层160。也就是说,于本实施例中,仅有第二隔离层160提供隔离作用。
于本实施例中,第一金属层140、第四金属层130、第二金属层120、第三金属层110的上视图案与图2A所示之实施例相似。须说明的是,第五金属层230配置于第四金属层130与第二金属层120之间,且第五金属层230包括第一电极的第五金属部分230a以及第二电极的第三金属部分230b。第一电极之第五金属部分230a的几何结构与第一电极之第四金属部分130a的几何结构相似,且第二电极之第三金属部分230b的几何结构与第二电极的第二金属部分130b的几何结构相似。
第一电极的第五金属部分230a经由多个接触点而电性连接至第一电极的第四金属部分130a以及第二金属部分120a,而第二电极的第三金属部分230b经由多个接触点而电性连接至第二电极的第一金属部分120a以及第二金属部分130a。相似的,第一电极的第一金属部分140a、第四金属部分130a、第五金属部分230a、第二金属部分120a,以及第三金属部分110a包覆第二电极的第二金属部分130b、第三金属部分230b与第一金属部分120b。基此,为了降低连接部121~124所形成的寄生电容,第二隔离层160的上视图案依据连接部121~124的位置与样式而定,以形成隔离于基底190与连接部121~124。
以下将近一步说明第一电极与第二电极的几何结构。图6是依据本发明一实施例所绘示的第一电极与第二电极的示意图。请参照图6,第一电极包括第一金属部分140a、第四金属部分130a、第二金属部分120a,以及第三金属部分110a。第二电极包括第二金属部分130b以及第一金属部分120b。
如图6所示,第一电极的第一金属部分140a的上视图案相同于第一电极的第三金属部分110a的上视图案。第一电极的第四金属部分130a的样式包括封闭框型部130a_5以及从封闭框型部130a_5向内延伸的多个齿梳部130a_1~130a_4,且第二电极的第二金属部分130b被封闭框型部包围130a_5并与齿梳部130a_1~130a_4交错排列。第二电极的第一金属部分120b包括十字部120b_5,以及从十字部120b_5向外延伸的多个旁支部120b_1~120b_4。
连接部121~124分别位于十字部120b_5的四个端点上。第一电极的第二金属部分120a包括各自具有开口的多个框型部120a_1~120a_4,且每一旁支部120b_1~120b_4对应至框型部其中之一120a_1~120a_4。每一旁支部120b_1~120b_4从对应的框型部120a_1~120a_4之开口朝内延伸。像是,旁支部120b_1从框型部120a_1之开口朝框型部120a_1内延伸。
此外,第一电极的各个金属部分可透过多个第一接触点相连,第二电极的各个金属部分可透过多个第二接触点相连。例如,第一电极的第一金属部分140a、第四金属部分130a、第二金属部分120a以及第三金属部分110a可经由多个第一接触点40、41、42、43而电性连接,第二电极的第二金属部分130b以及第二金属部分120a经由多个第二接触点45、44而电性连接。
图7是依据本发明一实施例所绘示的电容阵列的示意图。请参照图7,电容阵列5包括电容结构51~56。电容结构51~56可透过各自的连接部而彼此相连,从而形成电容阵列5。例如,电容结构56经由自己的连接部561与电容结构52的连接部521相连,而电容结构56经由自己的连接部562与电容结构51的连接部512相连。如此,本发明之电容结构可透过连接部而弹性地布局为任意形状的电容阵列。此外,本发明之隔离层必形成于连接部与基底之间,以降低连接部(连接部为第二电极的一部分)所引起的寄生电容效应。
综上所述,在本发明的电容结构中,两电极其中之一形成的寄生电容较已知技术大幅降低,因此本发明的金属-氧化层-金属电容更适合用于对寄生电敏感的电路中。也就是说,本发明之电容结构能具有更小的电容干扰,以确保电路可更稳定的工作。另一方面,本发的电容结构可藉由朝水平方向与垂直方向延伸的连接部而彼此连结,使得电容阵列可弹性地布局为任意的形状。尤其是,对于不同的制程规格上的限制,本发明中位于两电极下方的遮蔽层的上视图案是依据连接部的样式与位置而定,因此可减缓连接部所引起寄生电容。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视后附的权利要求所界定者为准。
Claims (20)
1.一种电容结构,其特征在于,包括:
至少一隔离层:
一第一金属层,配置于该至少一隔离层上,且包括一第一电极的一第一金属部分;
一第二金属层,配置于该第一金属层上,包括该第一电极的一第二金属部分与该第二电极的一第一金属部分;以及
一第三金属层,配置于该第二金属层上,且包括该第一电极的一第三金属部分,其中该第一电极的该第三金属部分的上视图案相同于该第一电极的该第一金属部分的上视图案,且该第一电极的该第一金属部分、该第二金属部分,以及该第三金属部分包覆该第二电极的该第一金属部分,
其中该第二电极的该第一金属部分包括多个连接部,该些连接部各自往一第一方向、一第二方向、一第三方向以及一第四方向延伸而向外凸出于该第一电极的包覆范围,
其中该至少一隔离层的上视图案是基于该些连接部的位置与样式而决定。
2.如权利要求1所述的电容结构,其特征在于,更包括一基底,配置于该至少一隔离层下。
3.如权利要求2所述的电容结构,其特征在于,该电容结构更包括一扩散层,该扩散层配置于该基底上方,该扩散层的上视图案相同于该第一金属层的上视图案。
4.如权利要求1所述的电容结构,其特征在于,该至少一隔离层包括一第一隔离层与一第二隔离层,该第一隔离层配置于该第二隔离层与该第一金属层之间,其中该第一隔离层与该第二隔离层至少其中之一的覆盖范围延伸至该些连接部的下方。
5.如权利要求4所述的电容结构,其特征在于,该第一隔离层的材质相异于该第二隔离层的材质。
6.如权利要求1所述的电容结构,其特征在于,该电容结构更包括一第四金属层,配置于该第一金属层与该第二金属层之间,且包括该第一电极的一第四金属部分与一第二电极的一第二金属部分。
7.如权利要求6所述的电容结构,其特征在于,该电容结构更包括一第五金属层,配置于该第四金属层之上,且包括该第一电极的一第五金属部分与一第二电极的一第三金属部分。
8.如权利要求7所述的电容结构,其特征在于,该隔离层的覆盖范围延伸至该些连接部的下方。
9.如权利要求6所述的电容结构,其特征在于,该至少一隔离层包括一第一隔离层与一第二隔离层,该第一隔离层配置于该第二隔离层与该第一金属层之间,其中该第一隔离层与该第二隔离层至少其中之一的覆盖范围延伸至该些连接部的下方。
10.如权利要求9所述的电容结构,其特征在于,该第二隔离层包括多个长条部,该些长条部以平行于该第一方向而排列于该第一隔离层下方,且该些长条部之部分的长边缘往向外凸出于该第一金属层的覆盖范围而延伸至该些连接部之部分的下方。
11.如权利要求10所述的电容结构,其特征在于,该第一隔离层往向外凸出于该第一金属层的覆盖范围而延伸至该些连接部之另一部分的下方。
12.如权利要求9所述的电容结构,其特征在于,该第二隔离层包括多个长条部,该些长条部以平行于该第一方向而排列于该第一隔离层下方,且该些长条部之部分的长边缘往向外凸出于该第一金属层的覆盖范围而延伸至该些连接部之部分的下方,该些长条部之另一部分的短边缘往向外凸出于该第一金属层的覆盖范围而延伸至该些连接部之另一部分的下方。
13.如权利要求12所述的电容结构,其特征在于,该第一隔离层不超出该第一金属层的覆盖范围。
14.如权利要求9所述的电容结构,其特征在于,该第二隔离层包括多个长条部,该些长条部之部分以平行于该第一方向而排列于该第一隔离层下方,且该些长条部之该部分的长边缘往向外凸出于该第一金属层的覆盖范围而延伸至该些连接部之部分的下方,该些长条部之另一部分以平行于该第三方向而排列于该第一隔离层下方,且该些长条部之该另一部分的长边缘往向外凸出于该第一金属层的覆盖范围而延伸至该些连接部之部分的下方。
15.如权利要求9所述的电容结构,其特征在于,该第一隔离层的材质相异于该第二隔离层的材质。
16.如权利要求6所述的电容结构,其特征在于,第一电极的该第四金属部分的样式包括一封闭框型部以及从该封闭框型部向内延伸的多个齿梳部,且该第二电极的该第二金属部分被该封闭框型部包围并与该些齿梳部交错排列。
17.如权利要求1所述的电容结构,其特征在于,该第二电极的该第一金属部分包括一十字部,以及从该十字部向外延伸的多个旁支部,其中该些连接部分别位于该十字部的四个端点上。
18.如权利要求17所述的电容结构,其特征在于,该第一电极的该第三金属部分包括各自具有一开口的多个框型部,且每一该些旁支部对应至该些框型部其中之一,每一该些旁支部从对应的该框型部之该开口朝该框型部之内延伸。
19.如权利要求1所述的电容结构,其特征在于,该第一方向相反于该第二方向,该第三方向相反于该第四方向,且该第一方向垂直于该第三方向。
20.如权利要求1所述的电容结构,其特征在于,该第一电极的该第一金属部分、该第一电极的该第二金属部分、该第一电极的该第三金属部分以及该第一电极的该第四金属部分经由多个第一接触点而电性连接,该第二电极的该第一金属部分以及该第二电极的该第二金属部分经由多个第二接触点而电性连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610116570.6A CN107154394B (zh) | 2016-03-02 | 2016-03-02 | 电容结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610116570.6A CN107154394B (zh) | 2016-03-02 | 2016-03-02 | 电容结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107154394A true CN107154394A (zh) | 2017-09-12 |
CN107154394B CN107154394B (zh) | 2019-06-04 |
Family
ID=59791318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610116570.6A Active CN107154394B (zh) | 2016-03-02 | 2016-03-02 | 电容结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107154394B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108172565A (zh) * | 2017-12-27 | 2018-06-15 | 上海艾为电子技术股份有限公司 | 一种mom电容及集成电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101221949A (zh) * | 2007-01-10 | 2008-07-16 | 财团法人工业技术研究院 | 面心立方结构电容及其制造方法 |
US20080174932A1 (en) * | 2007-01-12 | 2008-07-24 | Samsung Electronics Co., Ltd. | Capacitor assembly, display device having the same, and method of manufacturing capacitor assembly |
CN102487055A (zh) * | 2010-12-01 | 2012-06-06 | 上海华虹Nec电子有限公司 | 金属-氧化物-金属电容结构 |
US20120267761A1 (en) * | 2011-04-21 | 2012-10-25 | Korea Advanced Institute Of Science And Technology | Capacitor |
CN103337491A (zh) * | 2013-06-26 | 2013-10-02 | 中国科学院计算技术研究所 | 一种用于全向连接的金属电容及布图方法 |
-
2016
- 2016-03-02 CN CN201610116570.6A patent/CN107154394B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101221949A (zh) * | 2007-01-10 | 2008-07-16 | 财团法人工业技术研究院 | 面心立方结构电容及其制造方法 |
US20080174932A1 (en) * | 2007-01-12 | 2008-07-24 | Samsung Electronics Co., Ltd. | Capacitor assembly, display device having the same, and method of manufacturing capacitor assembly |
CN102487055A (zh) * | 2010-12-01 | 2012-06-06 | 上海华虹Nec电子有限公司 | 金属-氧化物-金属电容结构 |
US20120267761A1 (en) * | 2011-04-21 | 2012-10-25 | Korea Advanced Institute Of Science And Technology | Capacitor |
CN103337491A (zh) * | 2013-06-26 | 2013-10-02 | 中国科学院计算技术研究所 | 一种用于全向连接的金属电容及布图方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108172565A (zh) * | 2017-12-27 | 2018-06-15 | 上海艾为电子技术股份有限公司 | 一种mom电容及集成电路 |
CN108172565B (zh) * | 2017-12-27 | 2020-12-11 | 上海艾为电子技术股份有限公司 | 一种mom电容及集成电路 |
Also Published As
Publication number | Publication date |
---|---|
CN107154394B (zh) | 2019-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102623451B (zh) | 像素阵列基板 | |
CN102832194B (zh) | 电容结构 | |
CN105575959A (zh) | 集成电路装置 | |
CN104681630A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示面板 | |
CN100399569C (zh) | 像素结构和液晶显示器及其制作方法 | |
KR920020728A (ko) | 반도체 기억장치 및 그 제조방법 | |
CN106571374B (zh) | 像素结构及显示面板 | |
CN107154394A (zh) | 电容结构 | |
CN108091641B (zh) | Mim电容器及其制作方法 | |
CN101533766B (zh) | 高压电容结构及其制造方法 | |
US7566612B2 (en) | Method of fabricating capacitor in semiconductor device and semiconductor device using the same | |
KR20020061148A (ko) | 반도체장치 및 그 제조방법 | |
CN103367366A (zh) | 半导体封装构件 | |
KR20180130298A (ko) | 커패시터 | |
CN108123041B (zh) | Mim电容器及其制作方法 | |
CN100454550C (zh) | 电容结构 | |
CN108123040A (zh) | Mim电容器及其制作方法 | |
US20230395508A1 (en) | Semiconductor structure and fabrication method thereof | |
CN105097815A (zh) | 电容结构及其制作方法、包含电容结构的半导体存储器 | |
CN110071096A (zh) | 一种提高容值和耐压的叠状电容及制作方法 | |
CN104124236A (zh) | 桥式整流器以及其制造方法 | |
CN104392897A (zh) | Mim电容的制作方法 | |
CN214542242U (zh) | 遮蔽栅极式沟槽晶体管 | |
JPH0473964A (ja) | 半導体メモリ装置の製造方法 | |
JPS62104067A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |