CN107146790B - 一种集成电子装置及其生产方法 - Google Patents

一种集成电子装置及其生产方法 Download PDF

Info

Publication number
CN107146790B
CN107146790B CN201710174806.6A CN201710174806A CN107146790B CN 107146790 B CN107146790 B CN 107146790B CN 201710174806 A CN201710174806 A CN 201710174806A CN 107146790 B CN107146790 B CN 107146790B
Authority
CN
China
Prior art keywords
active device
plastic packaging
passive
packaging material
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710174806.6A
Other languages
English (en)
Other versions
CN107146790A (zh
Inventor
鲍宽明
王军鹤
侯召政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201710174806.6A priority Critical patent/CN107146790B/zh
Publication of CN107146790A publication Critical patent/CN107146790A/zh
Application granted granted Critical
Publication of CN107146790B publication Critical patent/CN107146790B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

本申请公开了一种集成电子装置，包括：底板、有源器件、无源器件、塑封料和导通件；该有源器件设置于该底板上；该塑封料覆盖在该有源器件和未被该有源器件覆盖的底板之上；该无源器件设置于该塑封料之上；该导通件穿透该塑封料，并导通连接该塑封料覆盖之下的有源器件和设置于该塑封料之上的无源器件。本申请实施例还提供了相应的生产方法。本申请技术方案将有源器件和无源器件在同一平面上堆叠实现，不仅减小了集成电子装置的平层面积，提高了集成电子装置的功率密度，而且通过导通件直接导通处于上下层的有源器件和无源器件，还缩短了导通路径，便于电流流通，而且也不需要设置放置无源器件的架子，不仅加工简单，而且也方便填充塑封料。

Description

一种集成电子装置及其生产方法
技术领域
本申请涉及电子技术领域，具体涉及一种集成电子装置及其生产方法。
背景技术
电子产品通常都集成有有源器件和无源器件，有源器件和无源器件之间通过电路导通连接。有源器件就是需要电源供电才能正常工作的器件，无源器件是电路中不需要额外电源供电也可以正常工作的器件。电子产品可以是光模块、手机、可穿戴设备、通信电源等对体积和功率密度有要求的产品，以通信电源为例，封装电源(Power Supply InPackage，PSIP)模块包括集成电路(Integrated Circuit，IC)、金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)等有源器件，还包括电感和电容等无源器件。
当前电子产品中无源器件和有源器件的布设方式通常如图1所示，将有源器件和无源器件都平铺布设在框架上，无源器件布设在有源器件的周围，无源器件和有源器件通过框架上的电路导通连接。由图1A可见，这种平铺布设的方式导致例如PSIP模块等电子产品在水平面上的平层面积过大，在电子产品的功率一定的情况下，面积越大，则功率密度就越小，而且，无源器件和有源器件之间需要通过框架上的导线连通，导线线路较长，也不利于电流的流通。
现有技术中上述电子产品中也出现了如图1B所示的3D堆叠结构，1B所示的方案采用框架折弯成型，通过架空方式将无源器件架空在有源器件上方，这种堆叠方式从一定程度上可以减小电子产品的平层面积，但是这种方式内部结构复杂，加工难度大，而且导致填充塑封料难点加大，易存在空洞，导致分层。
发明内容
为了解决现有技术中平铺布设导致电子产品平层面积过大，架空布设加工复杂，填充难度大的问题，本申请实施例提供一种集成电子装置，将无源器件和有源器件布设在上下两层，通过塑封料隔离该无源器件和有源器件，并通过连接件连接上下层的无源器件和有源器件，这样不仅减小了集成电子装置的平层面积，而且加工简单，填充方便。本申请实施例还提供了该集成电子装置的生产方法。
本申请第一方面提供一种集成电子装置，该集成电子装置可以是电子产品中的集成模块，例如：PSIP模块，该集成电子装置包括：底板、有源器件、无源器件、塑封料和导通件；该有源器件设置于该底板上；该塑封料覆盖在该有源器件和未被该有源器件覆盖的底板之上；该无源器件设置于该塑封料之上；该导通件穿透该塑封料，并导通连接该塑封料覆盖之下的有源器件和设置于该塑封料之上的无源器件。其中，有源器件可以是集成电路和晶体管等，无源器件可以是电感和电容等。从上述第一方面可以看出，将有源器件和无源器件在同一平面上堆叠实现，不仅减小了集成电子装置的平层面积，提高了集成电子装置的功率密度，而且通过导通件直接导通处于上下层的有源器件和无源器件，还缩短了导通路径，便于电流流通，而且也不需要设置放置无源器件的架子，不仅加工简单，而且也方便填充塑封料，不会出现塑封料有空洞导致分层的现象。
结合第一方面，在第一种可能的实现方式中，该导通件为电镀铜件，该电镀铜件为通过在覆盖该有源器件的塑封料上开设导通孔，并在该导通孔上电镀铜得到的，该导通孔底部为该有源器件。在覆盖有源器件的塑封料上根据需求开设一个或多个导通孔，并在导通孔上电镀铜，从而形成用于导通电流的电镀铜件。从上述第一方面第一种可能的实现方式中可以看出，通过电镀铜件导通有源器件和无源器件，不仅导电效果好，而且电镀铜工艺成熟，实现起来非常方便。
结合第一方面，在第二种可能的实现方式中，该导通件为锡料件，该锡料件为通过在覆盖该有源器件的塑封料上开设导通孔，并在钻出的导通孔上熔化锡料得到的，该导通孔底部为该有源器件。从上述第一方面第二种可能的实现方式中可以看出，通过熔化锡料实现有源器件和无源器件的导通，工艺上比电镀铜实现起来还要简单。
结合第一方面，在第三种可能的实现方式中，该导通件为铜柱，该铜柱安装在该塑封料的导通孔上，该导通孔为通过在覆盖该有源器件的塑封料上钻孔得到的，该导通孔底部为该有源器件。从上述第一方面第三种可能的实现方式中可以看出，直接在导通孔上安装铜柱，只是安装个配件，不需要引入化学工艺，实现起来更加简单。
本申请第一方面第一种、第二种和第三种中的导通件，不限于电镀、熔化锡料和安装铜柱等方式和材料，只要能导通连接有源器件和无源器件即可。
结合第一方面，第一方面第一种、第二种和第三种中的任意一种，在第四种可能的实现方式中，集成电子装置还包括上层塑封料、上层有源器件和上层导通件，该上层塑封料覆盖于该无源器件之上；该上层有源器件设置于该上层塑封料之上；该上层导通件穿透该上层塑封料，并导通连接该上层塑封料覆盖之下的无源器件和设置于该上层塑封料之上的上层有源器件。从上述第一方面第四种可能的实现方式中可以看出，在无源器件上再加上一层塑封料和有源器件，可以实现无源器件的双层互联，更进一步减少了平层面积，提高了电流的功率密度。
本申请第二方面提供一种上述第一方面或第一方面任一可能的实现方式所描述的集成电子装置的生产方法，包括：在底板上设置有源器件；在该有源器件之上，以及未被该有源器件覆盖的底板之上填充塑封料进行塑封；在覆盖有该有源器件的塑封料上开设导通孔；在该导通孔上设置导通件；在该塑封料上设置无源器件，该无源器件通过该导通件与该有源器件导通连接。其中，有源器件可以是集成电路和晶体管等，无源器件可以是电感和电容等。从上述第一方面可以看出，将有源器件和无源器件在同一平面上堆叠实现，不仅减小了集成电子装置的平层面积，提高了集成电子装置的功率密度，而且通过导通件直接导通处于上下层的有源器件和无源器件，还缩短了导通路径，便于电流流通，而且也不需要设置放置无源器件的架子，不仅加工简单，而且也方便填充塑封料，不会出现塑封料有空洞导致分层的现象。
结合第二方面，在第一种可能的实现方式中，通过在该导通孔上电镀铜的方式设置该导通件。从上述第二方面第一种可能的实现方式中可以看出，通过电镀铜件导通有源器件和无源器件，不仅导电效果好，而且电镀铜工艺成熟，实现起来非常方便。
结合第二方面，在第二种可能的实现方式中，通过在该导通孔上熔化锡料的方式设置该导通件。从上述第二方面第二种可能的实现方式中可以看出，通过熔化锡料实现有源器件和无源器件的导通，工艺上比电镀铜实现起来还要简单。
结合第二方面，在第三种可能的实现方式中，通过在该导通孔上安装铜柱的方式设置该导通件。从上述第二方面第三种可能的实现方式中可以看出，直接在导通孔上安装铜柱，只是安装个配件，不需要引入化学工艺，实现起来更加简单。
结合第二方面，第一方面第一种、第二种和第三种中的任意一种，在第四种可能的实现方式中，该生产方法还包括：在该无源器件之上覆盖上层塑封料；在该上层塑封料之上设置上层有源器件；在该上层塑封料上开设上层导通孔；在该上层导通孔上设置上层导通件，该上层导通件导通连接该无源器件和该上层有源器件。从上述第二方面第四种可能的实现方式中可以看出，在无源器件上再加上一层塑封料和有源器件，可以实现无源器件的双层互联，更进一步减少了平层面积，提高了电流的功率密度。
本申请第三方面提供一种包含上述第一方面或第一方面任一可能的实现方式所描述的集成电子装置的电子设备，所述电子设备还包括塑封壳，该塑封壳用于从整体上封装所述集成电子装置。
与现有技术中平铺布设导致电子产品平层面积过大，架空布设加工复杂，填充难度大相比，本申请实施例提供一种集成电子装置，将无源器件和有源器件布设在上下两层，通过塑封料隔离该无源器件和有源器件，并通过连接件在上下层的无源器件和有源器件，这样不仅减小了集成电子装置的平层面积，提高了集成电子装置的功率密度，而且通过导通件直接导通处于上下层的有源器件和无源器件，还缩短了导通路径，便于电流流通，而且也不需要设置放置无源器件的架子，不仅加工简单，而且也方便填充塑封料，不会出现塑封料有空洞导致分层的现象。
附图说明
图1A是现有技术中电子产品中器件的一布设方式示意图；
图1B是现有技术中电子产品中器件的另一布设方式示意图；
图2是本申请实施例中集成电子装置的垂直切面示意图；
图3是本申请实施例中集成电子装置中无源器件双层互联垂直切面示意图；
图4是本申请实施例中集成电子装置的生产方法的一示意图；
图5是本申请实施例中集成电子装置的生产方法的另一示意图；
图6是本申请实施例中集成电子装置的生产方法的另一示意图；
图7是本申请实施例中集成电子装置的生产方法的另一示意图；
图8是本申请实施例中集成电子装置的生产方法的另一示意图；
图9是本申请实施例中集成电子装置的生产方法的另一示意图；
图10是本申请实施例中电子设备的一示例示意图。
具体实施方式
为了解决现有技术中平铺布设导致电子产品平层面积过大，架空布设加工复杂，填充难度大的问题，本申请实施例提供一种集成电子装置，将无源器件和有源器件布设在上下两层，通过塑封料隔离该无源器件和有源器件，并通过连接件连接上下层的无源器件和有源器件，这样不仅减小了集成电子装置的平层面积，而且加工简单，填充方便。本申请实施例还提供了该集成电子装置的生产方法，以下分别进行详细说明。
如图2所示，本申请实施例提供一种集成电子装置，该集成电子装置包括底板10、有源器件20、塑封料30、导通件40和无源器件50，图2中的无源器件以电感为例，因为电感通常所占用的平层面积都较大，所以以电感为例，体现更直观。
有源器件20设置于底板10上，塑封料30覆盖在有源器件20和未被有源器件覆盖的底板10之上；无源器件50设置于塑封料之上；导通件40穿透塑封料，并导通连接塑封料覆盖之下的有源器件20和设置于塑封料30之上的无源器件50。
导通件40通过在塑封料30上开设导通孔41连接无源器件50和有源器件20。如图2所示，导通件40不限于导通孔41中的部分，导通孔外的部分42也属于导通件40，无源器件设置于塑封料30或者导通件40在导通孔外的部分42之上，就可以实现无源器件和有源器件的导通连接。
通过在塑封料30上开设导通孔，通过导通件40实现垂直方向上的导通连接，缩短了导通路径，导通路径缩短后，也更利于无源器件50和有源器件20之间电流的流通。
图2中的导通件40可以是通过电镀铜得到的电镀铜件，也可以是通过熔化锡料得到的锡料件，还可以是已经加工好的铜柱。
本申请实施例中的导通件40不限于电镀铜件、锡料件和铜柱这几种，可以是任何能实现无源器件50和有源器件20之间导通连接的部分，实现方式也不限于电镀和熔化锡料。
图2所示的集成电子装置通过无源器件和有源器件的堆叠缩小了集成电子装置的平层面积，在高度容许的条件下，本申请中的集成电子装置还可以实现双层互联，如图3所示，本申请实施例中集成电子装置还包括上层塑封料70、上层有源器件80和上层导通件60，其中，上层塑封料70覆盖于无源器件50之上；上层有源器件80设置于上层塑封料70之上；上层导通件60穿透上层塑封料70，并导通连接上层塑封料70覆盖之下的无源器件50和设置于上层塑封料70之上的上层有源器件80。在高度容许的前提下，在无源器件上再加上一层塑封料和有源器件，可以实现无源器件的双层互联，更进一步减少了平层面积，提高了电流的功率密度。
本申请实施例还提供了生产上述实施例中的集成电子装置的生产方法。
如图4所示，本申请实施例所提供的集成电子装置的生产方法包括：
101、在底板上设置有源器件。
102、在有源器件之上，以及未被有源器件覆盖的底板之上填充塑封料进行塑封。
103、在覆盖有有源器件的塑封料上开设导通孔。
104、在导通孔上设置导通件。
105、在塑封料上设置无源器件，无源器件通过导通件与有源器件导通连接。
本申请实施例所提供的生产过程可以结合图5至图9进行理解。
如图5所示，在底板10上设置有源器件20，有源器件20上还可以贴上一层金属片21，金属片21既能导电，又可以保护有源器件20。
如图6所示，在有源器件20之上，以及未被有源器件覆盖的底板10之上填充塑封料30进行塑封，塑封料30可以保护有源器件20和底板10，还可以实现有源器件和无源器件的分层堆叠结构设置。
如图7所示，在覆盖有有源器件20的塑封料30上开设导通孔41。导通孔的开设可以根据需求设计，开设方式可以使用机械或激光钻孔。
如图8所示，在导通孔上设置导通件40，导通件的设置方式可以是电镀铜、熔化锡料等方式，也可以在导通孔中直接安装铜柱等导通件。
如图9所示，还可以在导通件40上安装金属片21，当然也可以不用在导通件上安装金属片21，然后在导通件40或金属片21之上设置无源器件50，无源器件50可以是电感和电容等器件。
以上图4至图9是生产图2所示的集成电子装置的生产过程，若要生产图3所示的双层互联的集成电子装置，还可以在无源器件50之上覆盖上层塑封料；在上层塑封料之上设置上层有源器件；在上层塑封料上开设上层导通孔；在上层导通孔上设置上层导通件，上层导通件导通连接无源器件和上层有源器件。
该双层互联的集成电子装置，在无源器件上再加上一层塑封料和有源器件，可以实现无源器件的双层互联，更进一步减少了平层面积，提高了电流的功率密度。
如图10所示，本申请实施例提供一种电子设备，该电子设备包括按照图4至图9的生产方法所生成的如图2或图3所示的集成电子装置，该电子设备还包括塑封壳200，该塑封壳200用于塑封如图2或图3所示的集成电子装置。
以上对本申请实施例所提供的集成电子装置以及其生产方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (9)

1.一种集成电子装置，其特征在于，包括：
底板、有源器件、无源器件、塑封料和导通件；
所述有源器件设置于所述底板上；
所述塑封料覆盖在所述有源器件和未被所述有源器件覆盖的底板之上；
所述无源器件设置于所述塑封料之上；
所述导通件穿透所述塑封料，并直接导通连接所述塑封料覆盖之下的有源器件和设置于所述塑封料之上的无源器件；
所述集成电子装置还包括上层塑封料、上层有源器件和上层导通件；
所述上层塑封料覆盖于所述无源器件之上；
所述上层有源器件设置于所述上层塑封料之上；
所述上层导通件穿透所述上层塑封料，并导通连接所述上层塑封料覆盖之下的无源器件和设置于所述上层塑封料之上的上层有源器件。
2.根据权利要求1所述的集成电子装置，其特征在于，所述导通件为电镀铜件，所述电镀铜件为通过在覆盖所述有源器件的塑封料上开设导通孔，并在所述导通孔上电镀铜得到的，所述导通孔底部为所述有源器件。
3.根据权利要求1所述的集成电子装置，其特征在于，所述导通件为锡料件，所述锡料件为通过在覆盖所述有源器件的塑封料上开设导通孔，并在钻出的导通孔上熔化锡料得到的，所述导通孔底部为所述有源器件。
4.根据权利要求1所述的集成电子装置，其特征在于，所述导通件为铜柱，所述铜柱安装在所述塑封料的导通孔上，所述导通孔为通过在覆盖所述有源器件的塑封料上钻孔得到的，所述导通孔底部为所述有源器件。
5.一种集成电子装置的生产方法，其特征在于，所述生产方法用于生产如权利要求1-4任一所述的集成电子装置，所述生产方法包括：
在底板上设置有源器件；
在所述有源器件之上，以及未被所述有源器件覆盖的底板之上填充塑封料进行塑封；
在覆盖有所述有源器件的塑封料上开设导通孔；
在所述导通孔上设置导通件；
在所述塑封料上设置无源器件，所述无源器件通过所述导通件直接与所述有源器件导通连接；
所述生产方法还包括：
在所述无源器件之上覆盖上层塑封料；
在所述上层塑封料之上设置上层有源器件；
在所述上层塑封料上开设上层导通孔；
在所述上层导通孔上设置上层导通件，所述上层导通件导通连接所述无源器件和所述上层有源器件。
6.根据权利要求5所述的生产方法，其特征在于，通过在所述导通孔上电镀铜的方式设置所述导通件。
7.根据权利要求5所述的生产方法，其特征在于，通过在所述导通孔上熔化锡料的方式设置所述导通件。
8.根据权利要求5所述的生产方法，其特征在于，通过在所述导通孔上安装铜柱的方式设置所述导通件。
9.一种电子设备，其特征在于，包括如权利要求1-4任一所述的集成电子装置和塑封壳；
所述塑封壳用于从整体上封装所述集成电子装置。
CN201710174806.6A 2017-03-22 2017-03-22 一种集成电子装置及其生产方法 Active CN107146790B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710174806.6A CN107146790B (zh) 2017-03-22 2017-03-22 一种集成电子装置及其生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710174806.6A CN107146790B (zh) 2017-03-22 2017-03-22 一种集成电子装置及其生产方法

Publications (2)

Publication Number Publication Date
CN107146790A CN107146790A (zh) 2017-09-08
CN107146790B true CN107146790B (zh) 2020-04-28

Family

ID=59783608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710174806.6A Active CN107146790B (zh) 2017-03-22 2017-03-22 一种集成电子装置及其生产方法

Country Status (1)

Country Link
CN (1) CN107146790B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449609A (zh) * 2015-07-30 2017-02-22 联发科技股份有限公司 半导体封装结构及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI229433B (en) * 2004-07-02 2005-03-11 Phoenix Prec Technology Corp Direct connection multi-chip semiconductor element structure
US8558392B2 (en) * 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
US9385009B2 (en) * 2011-09-23 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming stacked vias within interconnect structure for Fo-WLCSP

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449609A (zh) * 2015-07-30 2017-02-22 联发科技股份有限公司 半导体封装结构及其形成方法

Also Published As

Publication number Publication date
CN107146790A (zh) 2017-09-08

Similar Documents

Publication Publication Date Title
US10128214B2 (en) Substrate and the method to fabricate thereof
CN108352361A (zh) 用于干扰屏蔽的引线接合线
US8906741B2 (en) Electronic package structure having side-wing parts outside of a package layer for dissipating heat and method for making the same
CN104229720B (zh) 芯片布置及用于制造芯片布置的方法
CN107046366B (zh) 电源变换器及其制备方法
US11004698B2 (en) Power module package
CN103151325A (zh) 半导体器件
CN102157394A (zh) 高密度系统级封装方法
CN103229293A (zh) 半导体芯片封装、半导体模块及其制造方法
CN105244347A (zh) 一种新型嵌入式封装及封装方法
WO2023179507A1 (zh) 一种高频大功率封装模组、模组的制作方法及混合基板
CN107818954A (zh) 半导体封装件、制造其的方法以及电子装置模块
CN103151328B (zh) 半导体封装件及其制造方法
CN105679738A (zh) 片式整流元件及其生产工艺
CN107146790B (zh) 一种集成电子装置及其生产方法
CN104952854B (zh) 电子封装结构及其封装方法
CN102157402B (zh) 系统级封装方法
CN104347572A (zh) 一种导线架及其制造方法
CN102176419A (zh) 高集成度系统级封装方法
CN106935517A (zh) 集成无源器件的框架封装结构及其制备方法
CN115763435A (zh) 电磁屏蔽的封装单元及方法、基板、电路和电子设备
US9799637B2 (en) Semiconductor package with lid having lid conductive structure
CN102157502B (zh) 系统级封装结构
CN106952886A (zh) 一种射频芯片封装结构
CN207068837U (zh) 共用电极半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant