CN106449936A - 半导体发光器件及其制造方法 - Google Patents

半导体发光器件及其制造方法 Download PDF

Info

Publication number
CN106449936A
CN106449936A CN201610635483.1A CN201610635483A CN106449936A CN 106449936 A CN106449936 A CN 106449936A CN 201610635483 A CN201610635483 A CN 201610635483A CN 106449936 A CN106449936 A CN 106449936A
Authority
CN
China
Prior art keywords
type semiconductor
finger electrodes
layer
conductive type
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610635483.1A
Other languages
English (en)
Inventor
李守烈
李进馥
朱铜赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106449936A publication Critical patent/CN106449936A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

本发明提供了一种半导体发光器件和一种制造半导体发光器件的方法。所述半导体发光器件包括半导体堆叠、绝缘层、电流扩散层以及第一指形电极和第二指形电极。半导体堆叠包括：第一导电类型半导体层；第二导电类型半导体层；位于第一导电类型半导体层与第二导电类型半导体层之间的有源层；以及穿过第二导电类型半导体层和有源层以暴露第一导电类型半导体层的一部分的沟槽。第一绝缘层设置在沟槽的内侧壁上。电流扩散层设置在第二导电类型半导体层上。第一指形电极设置在第一导电类型半导体层的暴露部分上。第二绝缘层设置在第一导电类型半导体层的暴露部分上，以覆盖第一指形电极。第二指形电极设置在沟槽中并且连接至电流扩散层。

Description

半导体发光器件及其制造方法
相关申请的交叉引用
本申请要求于2015年8月6日提交至韩国知识产权局的韩国专利申请第10-2015-0111296号的优先权，其全部公开内容通过引用合并于此。
技术领域
有关本发明构思的设备、装置、方法、及制造产品涉及半导体发光器件及其制造方法。
背景技术
半导体发光器件是通过电子和空穴的复合而产生特定的长波段中的光的器件。与基于灯丝的光源相比，这样的半导体发光器件具有诸如较长寿命、低功耗、优越的初始操作特性等积极属性。因此，对半导体发光器件的需求持续增长。特别地，能够发出可见光谱的短波长区域中的蓝光的III族氮化物半导体已引人注目。
正在积极进行对可改善发光效率的半导体发光器件的研究。特别地，正在开发用于改善发光效率和半导体发光器件的光输出的各种电极结构。
发明内容
一方面可提供一种具有新的电极结构的半导体发光器件及其制造方法，所述电极结构可防止发光效率恶化并改善光输出。
根据示例性实施例的一方面，提供了一种半导体发光器件，包括：半导体堆叠，其包括：第一导电类型半导体层；第二导电类型半导体层；位于第一导电类型半导体层与第二导电类型半导体层之间的有源层；以及穿过第二导电类型半导体层和有源层以暴露第一导电类型半导体层的一部分的沟槽；第一绝缘层，其设置在沟槽的内侧壁上；电流扩散层，其设置在第二导电类型半导体层上；第一指形电极，其设置在第一导电类型半导体层的暴露部分上；第二绝缘层，其设置在第一导电类型半导体层的暴露部分上，以覆盖第一指形电极；以及第二指形电极，其设置在沟槽中并且连接至电流扩散层。
第二指形电极可设置在第二绝缘层上以与第一指形电极重叠。
第二指形电极的宽度可大于第一指形电极的宽度。
电流扩散层可沿着第一绝缘层的上表面延伸至沟槽中。
第二指形电极和电流扩散层彼此连接的区域可位于沟槽中。
第二指形电极可设置在第二绝缘层上，并且可具有在宽度方向上延伸的延伸部分，以连接至电流扩散层的设置在沟槽外部的一部分。
在宽度方向上延伸的延伸部分可设置为多个延伸部分，并且所述多个延伸部分可沿着第二指形电极的长度方向排列并且彼此间隔开。
电流扩散层可沿着第一绝缘层的上表面延伸至沟槽中，并且第二指形电极可设置在电流扩散层的位于沟槽中的部分上。
第二指形电极可包括两个分支电极，其分别设置在电流扩散层的邻近于第一指形电极的部分上。
第二指形电极的一部分可位于电流扩散层的设置在第二导电类型半导体层的上表面上的部分上。
第一绝缘层可延伸至第二导电类型半导体层的上表面的邻近于沟槽的部分。
电流扩散层可包括透明电极层。
电流扩散层可包括氧化铟锡(ITO)、锌掺杂氧化铟锡(ZITO)、氧化锌铟(ZIO)、氧化镓铟(GIO)、氧化锌锡(ZTO)、氟掺杂氧化锡(FTO)、铝掺杂氧化锌(AZO)、镓掺杂氧化锌(GZO)、IN4Sn3O12以及Zn(1-x)MgxO(氧化锌镁，0≤x≤1)中的至少一种。
所述半导体发光器件还可包括连接至第一指形电极的第一电极焊盘以及连接至第二指形电极的第二电极焊盘。
第二指形电极的一部分可设置在第二导电类型半导体层上，所述半导体发光器件还可包括电流阻挡层，其设置在第二指形电极的一部分与第二导电类型半导体层之间。
根据示例性实施例的另一方面，提供了一种半导体发光器件，包括：半导体堆叠，其包括：第一导电类型半导体层；第二导电类型半导体层；位于第一导电类型半导体层与第二导电类型半导体层之间的有源层；以及穿过第二导电类型半导体层和有源层以暴露第一导电类型半导体层的一部分的沟槽；第一绝缘层，其设置在沟槽的内侧壁上；电流扩散层，其设置在第二导电类型半导体层上，并且沿着第一绝缘层的上表面延伸；第一指形电极，其设置在第一导电类型半导体层的暴露部分上；第二绝缘层，其设置在沟槽中以覆盖电流扩散层的一部分和第一指形电极；以及第二指形电极，其设置在第二绝缘层上并且连接至电流扩散层。
第二指形电极的宽度可大于第一指形电极的宽度，并且第二指形电极可具有在长度方向上与第一指形电极重叠的区域。
第二指形电极可设置在电流扩散层的位于沟槽中的部分上。
第一绝缘层可包括延伸部分，其朝向第二导电类型半导体层的上表面的邻近于沟槽的部分延伸。
根据示例性实施例的另一方面，提供了一种半导体发光器件，包括：半导体堆叠，其包括：第一导电类型半导体层；第二导电类型半导体层；位于第一导电类型半导体层与第二导电类型半导体层之间的有源层；以及穿过第二导电类型半导体层和有源层以暴露第一导电类型半导体层的一部分的沟槽；电流扩散层，其设置在第二导电类型半导体层的上表面上；第一指形电极，其设置在沟槽中的第一导电类型半导体层的暴露部分上；绝缘层，其设置在沟槽中以覆盖第一指形电极；以及第二指形电极，其设置在绝缘层的上表面上，并且连接至电流扩散层的邻近于沟槽的部分。
绝缘层可包括设置在沟槽的内侧壁上的第一绝缘层和覆盖第一指形电极的第二绝缘层。
根据示例性实施例的另一方面，提供了一种制造半导体发光器件的方法，所述方法包括步骤：通过在衬底上顺序地生长第一导电类型半导体层、有源层和第二导电类型半导体层来形成半导体堆叠；形成沟槽，其穿过半导体堆叠中的第二导电类型半导体层和有源层，以使第一导电类型半导体层的一部分暴露；在沟槽的内侧壁上形成第一绝缘层；在第二导电类型半导体层的上表面上以及在第一绝缘层上形成电流扩散层；在第一导电类型半导体层的暴露部分上形成第一指形电极；在第一导电类型半导体层的暴露部分上形成第二绝缘层，以覆盖第一指形电极；以及在沟槽中形成连接至电流扩散层的第二指形电极。
所述方法还可包括步骤：在形成第一指形电极之前对电流扩散层进行热处理。
可在等于或高于约500℃的温度下进行热处理。
根据示例性实施例的另一方面，提供了一种半导体发光器件，包括：沟槽，其穿过上部导电类型半导体层和有源层，并且暴露下部导电类型半导体层的一部分；第一绝缘层，其设置在所述沟槽的内侧壁上；电流扩散层，其设置在上部导电类型半导体层上；第一指形电极，其设置在下部导电类型半导体层的暴露部分上，并且与第一绝缘层和电流扩散层间隔开；第二绝缘层，其设置为覆盖第一指形电极；以及第二指形电极，其设置在沟槽中的第二绝缘层上。
电流扩散层可设置在第一绝缘层上。
第二指形电极可在与下部导电类型半导体层正交的方向上覆盖第一指形电极。
第二指形电极可延伸至沟槽的外部。
第二指形电极可设置在电流扩散层上。
第二指形电极可设置在电流扩散层上而不覆盖第一指形电极。
附图说明
根据下面结合附图的详细描述将更加清楚地理解以上和其它方面，在附图中：
图1为根据示例性实施例的半导体发光器件的示意性平面图；
图2为沿着图1的线I-I’截取的半导体发光器件的示意性截面图；
图3为示意性地示出图2的半导体发光器件的部分“A”的侧截面图；
图4A至图4F为示出制造根据示例性实施例的半导体发光器件的过程的截面图；
图5为示意性地示出根据示例性实施例的半导体发光器件的平面图；
图6A为沿着图5的线I-I’截取的半导体发光器件的示意性截面图；
图6B为沿着图5的线II-II’截取的半导体发光器件的示意性截面图；
图7为根据示例性实施例的半导体发光器件的示意性平面图；
图8为沿着图7的线X-X’截取的半导体发光器件的示意性截面图；
图9为根据示例性实施例的半导体发光器件的示意性截面图；
图10和图11为采用了图1所示半导体发光器件的封装件的侧截面图；
图12为采用了根据示例性实施例的半导体发光器件的背光装置的透视图；
图13为采用了根据示例性实施例的半导体发光器件的直下式背光装置的截面图；
图14为根据示例性实施例的显示装置的分解透视图；以及
图15为包括根据示例性实施例的半导体发光器件的灯泡式发光二极管(LED)灯的分解透视图。
具体实施方式
在下文中，将参照附图描述示例性实施例如下。
然而本发明构思可以以很多不同形式进行示例，并且不应理解为限于本文阐述的具体示例性实施例。相反，提供这些示例性实施例是为了使本公开是彻底和完整的，并且向本领域技术人员充分传达本公开的范围。
在整个说明书中，应当理解，当某个元件(例如层、区域或晶片(衬底))被称为“在”另一元件“上”、“连接至”或“耦接至”另一元件时，其可以直接“在”所述另一元件“上”、直接“连接至”或“耦接至”所述另一元件，或者也可以存在介于其间的其它中间元件。反之，当某个元件被称为“直接在”另一元件“上”、“直接连接至”或“直接耦接至”另一元件时，不存在介于其间的中间元件或层。相同的附图标记始终表示相同的元件。如在此使用的那样，术语“和/或”包括相关所列项目中的一个或多个的任何及全部组合。
将显而易见的是，虽然在此可以使用术语“第一”、“第二”、“第三”等来描述各种构件、组件、区域、层和/或部分，但是这些构件、组件、区域、层和/或部分不应受到这些术语的限制。这些术语仅用于区分一个构件、组件、区域、层或部分与另一个构件、组件、区域、层或部分。因此，下面讨论的“第一”构件、“第一”组件、区域、“第一”层或“第一”部分可以被称作“第二”构件、“第二”组件、“第二”区域、“第二”层或“第二”部分，而不脱离各示例实施例的教导。
为便于描述，本文可以使用诸如“在……之上”、“上部”、“在……之下”以及“下部”等空间相对术语来描述如图所示的一个元件与另一个(一些)元件的关系。应当理解，这些空间相对术语旨在涵盖使用中或操作中的器件除图中示出的指向以外的不同指向。例如，如果图中的器件被翻转，则描述为“在”其他元件“之上”或“上部”的元件会指向为“在”其他元件或特征“之下”或“下部”。因此，术语“在……之上”可以涵盖“在……之上”和“在……之下”两种指向，这取决于附图的具体方向。器件可以另外指向(旋转90度或其他指向)并且相应地解释本文使用的空间相对描述词。
本文使用的术语仅仅是为了描述具体示例性实施例的目的，并且并不旨在限制本发明构思。如本文使用的那样，单数形式“一个”、“一”和“该”旨在同样包括复数形式，除非上下文另外明确表示。还应当理解，若在本说明书中使用术语“包括”和/或“包括……的”，则表示存在所述特征、整体、步骤、操作、构件、元件和/或它们的组，但并不排除存在或增加一个或多个其他特征、整体、步骤、操作、构件、元件和/或它们的组。
在下文中，将参照示出各种示例性实施例的示意性示图来描述各示例性实施例。在附图中，例如，由于制造技术和/或公差，可估计所示出的形状的修改。因此，各示例性实施例不应理解为限于在此示出的区域的具体形状，例如，应包括由制造造成的形状的变化。下面的各示例性实施例也可以由一个实施例或其组合构成。
下面描述的本发明构思的内容可具有各种不同的配置并在本文中仅提出一种配置，但其不限于此。
图1为根据示例性实施例的半导体发光器件的示意性平面图。图2为沿着图1的线I-I’截取的半导体发光器件的示意性截面图。
参照图1和图2，半导体发光器件10可包括衬底11和设置在衬底11上的半导体堆叠15。
半导体堆叠15可包括第一导电类型半导体层15a、有源层15c和第二导电类型半导体层15b。缓冲层12可设置在衬底11与第一导电类型半导体层15a之间。
衬底11可为绝缘衬底、导电衬底或半导体衬底。例如，衬底11可为蓝宝石、SiC、Si、MgAl2O4、MgO、LiAlO2、LiGaO2或GaN衬底。可在衬底的上表面上形成凹凸部分P。凹凸部分P可允许在其上生长的单晶质量改善，同时提高光提取效率。在示例性实施例中采用的凹凸部分P可具有形成半球形突起或其它各种形状的非平坦结构。
缓冲层可为InxAlyGa1-x-yN(0≤x≤1，0≤y≤1)层。例如，缓冲层12可为AlN、AlGaN或InGaN层。还可通过多个层彼此组合或者逐渐改变其组成来形成缓冲层12。
第一导电类型半导体层15a可为满足n型AlxInyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的氮化物半导体层，n型杂质可为硅(Si)。例如，第一导电类型半导体层15a可为n型GaN层。第二导电类型半导体层15b可为满足p型AlxInyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的氮化物半导体层，p型杂质可为镁(Mg)。例如，第二导电类型半导体层15b可为p型AlGaN/GaN层。有源层15c可具有多个量子阱层和多个量子势垒层交替地堆叠的多量子阱(MQW)结构。例如，当使用氮化物半导体时，有源层15c可具有GaN/InGaN MQW结构。
在一些示例性实施例中，可设置第一电极18和第二电极19。第一电极18可包括第一电极焊盘18a以及从第一电极焊盘18a延伸的多个第一指形电极18b。第二电极19可包括第二电极焊盘19a以及从第二电极焊盘19a延伸的多个第二指形电极19b。在本说明书中，术语“指形电极”可指从连接至外部电路的电极焊盘延伸的电极。在一些示例性实施例中，将指形电极示为具有纵向延伸形式，但是指形电极的形状无具体限制并且还可具有各种形状。例如，指形电极可具有弯曲形式或者一个指形分成多个指形的形式。指形电极可根据其长度方向而具有不同宽度。
如图2的左侧所示，第一指形电极18b可设置在第一导电类型半导体层15a的通过沟槽T暴露的部分上。沟槽T可形成为穿过第二导电类型半导体层15b和有源层15c。第一指形电极18b可设置在沟槽T的底表面上，并且可连接至第一导电类型半导体层15a的暴露部分。多个第一指形电极18b中的其余的指形电极具有相似的配置，因而为简洁起见将省略重复的描述。
在本示例性实施例中采用的沟槽T可具有三个分支，对应于如图1所示的三个第一指形电极18b。然而，沟槽T的数量和形状不限于此，并且可根据第一指形电极18b的数量和形状不同地形成沟槽T。
第二指形电极19b可连同第一指形电极18b一起设置在沟槽T中，如图1所示。将参照图3来详细地描述第一指形电极18b和第二指形电极19b的具体布置。图3为示出部分“A”的放大示图，部分“A”示出了图2的半导体发光器件10的沟槽T周围的区域。
如图3所示，第一绝缘层14a可沿着沟槽T的内侧壁设置。设置在第二导电类型半导体层15b上的电流扩散层17可沿着第一绝缘层14a的上表面延伸至沟槽T中。例如，电流扩散层17可由透明电极材料(例如，诸如ITO的导电氧化物)形成。
第二绝缘层14b可设置在沟槽T中以覆盖第一指形电极18b。第二指形电极19b可设置在第二绝缘层14b上以与第一指形电极18b重叠。第二绝缘层14b可形成为覆盖沟槽T中的第一导电类型半导体层15a的暴露区域。如图3所示，第二绝缘层14b可覆盖电流扩散层17的一部分。
第二指形电极19b可连接至电流扩散层17的位于沟槽T中的部分。第二指形电极19b可形成为分别连接至电流扩散层17的设置在第二绝缘层14b两侧的部分。第二指形电极19b的宽度W2可大于第一指形电极18b的宽度W1。第一指形电极18b可具有较大厚度H。例如，第一指形电极18b的厚度H可为沟槽T的深度的约50％或更大，并且在一些示例性实施例中，可大于沟槽T的深度。第一指形电极18b的厚度H可实质上等于第一电极焊盘18a的厚度。
在一些示例性实施例中，第二指形电极19b可具有未设置在沟槽T中的部分。例如，如图1所示，第二指形电极19b的邻近于第二电极焊盘19a的部分可以不设置在沟槽T中，而是可设置在第二导电类型半导体层15b上。参照图2的右侧，第二指形电极19b的一部分可设置在第二导电类型半导体层15b的上方，以位于电流扩散层17上。在这种情况下，用于均匀电流扩散的电流阻挡层14可设置在电流扩散层17下方，对应于第二指形电极19b的设置在第二导电类型半导体层15b上方并位于电流扩散层17上的部分的位置。电流阻挡层14可与第一绝缘层14a同时形成，并且可由与第一绝缘层14a的材料相同的绝缘材料形成。
在具体示例中，第一绝缘层14a可为DBR多层膜，在其中交替地堆叠了具有不同折射率的介电层。因为第一绝缘层14a具有DBR多层结构，所以可进一步提高光提取效率。电流阻挡层14也可以类似于第一绝缘层14a的方式设置为DBR多层膜。然而，可通过在诸如第一绝缘层14a等钝化层的表面上额外形成反射金属层来提高光提取效率。
在一些示例性实施例中，因为电流扩散层17延伸至沟槽T中，第二指形电极19b与电流扩散层17彼此连接的区域C1(见图3)可位于沟槽T中。这样，因为第二指形电极19b位于已去除有源层15c的非发光区域上，所以可显著减少由第二指形电极19b造成的光损失。
如图3所示，第一绝缘层14a可延伸至第二导电类型半导体层15b上表面的位于邻近于沟槽T的区域中的部分。此外，电流扩散层17可沿着第一绝缘层14a的延伸部分延伸，以连接至第二导电类型半导体层15b。在一些示例性实施例中，可由第一绝缘层14a的延伸部分的长度d来确定电流扩散层17与第二导电类型半导体层15b开始连接的接触开始点C2，如图3所示。具体地，例如，当第一绝缘层14a的延伸部分的长度d增加时，接触开始点C2可更远离第二指形电极19b，因此，可改变电流路径。例如，当延伸部分的长度d增加时，半导体堆叠15中的电流分布可更加均匀。因此，可减小半导体发光器件10的驱动电压。
图4A至图4F为示出制造根据示例性实施例的半导体发光器件的过程的截面图。
如图4A所示，缓冲层12可形成在衬底11上，用于发光器件的半导体堆叠15可形成在缓冲层12上。
半导体堆叠15可包括第一导电类型半导体层15a、有源层15c和第二导电类型半导体层15b，并且可为上述的氮化物半导体。可使用诸如金属有机物化学气相沉积(MOCVD)、分子束外延(MBE)或氢化物气相外延(HVPE)的工艺在衬底11上生长半导体堆叠15。
随后，如图4B所示，可通过部分去除第二导电类型半导体层15b和有源层15c来形成暴露第一导电类型半导体层15a的一部分的沟槽T。在一些示例性实施例中，也可去除第一导电类型半导体层15a的一部分。
第一导电类型半导体层15a的通过沟槽T暴露的部分可设置为将要在其中形成第一指形电极的区域。可通过使用掩模的选择性刻蚀处理来进行这样的去除处理。如图4B所示的沟槽T还可形成为获得将要在其中形成第一电极焊盘18a(图1)的区域。
图4C至图4F为图4B的沟槽区域“A”的放大示图，示出了第一指形电极18b和第二指形电极19b的布置过程。
如图4C所示，可在沟槽T的内侧壁上形成第一绝缘层14a。
可以这样的方式来形成在本过程中形成的第一绝缘层14a，即，使沟槽T的底表面的部分e1暴露。暴露部分e1可设置为形成第一指形电极18b的区域。第一绝缘层14a可为SiO2或SiN层。要在后续过程中形成的电流扩散层17可利用第一绝缘层14a延伸至沟槽T中。这样的延伸可有助于第二指形电极19b与电流扩散层17之间的连接。
在图4C所示的示例性实施例中采用的第一绝缘层14a可在第二导电类型半导体层15b上延伸至第二导电类型半导体层15b的上表面的一部分。如上所述，可通过调节第一绝缘层14a的延伸部分的长度d来改变电流路径，从而呈现减小工作电压水平的效果。
随后，如图4D所示，可在第二导电类型半导体层15b和第一绝缘层14a上形成电流扩散层17。
如上所述，在此过程中形成的电流扩散层17可沿着第一绝缘层14a延伸至沟槽T中。延伸至沟槽T中的电流扩散层17的延伸部分可具有暴露沟槽T的底表面的开口e2。电流扩散层17可连接至第二导电类型半导体层15b的上表面。
为了有效的电流扩散，电流扩散层17可形成在第二导电类型半导体层15b的实质上整个上表面上(例如，见图2)。第二导电类型半导体层15b与电流扩散层17之间的连接区域可由第一绝缘层14a的延伸部分的长度d以及从沟槽T至由此定义的接触开始点的距离来确定。
例如，电流扩散层17可由作为透明电极材料的导电氧化物形成。例如，电流扩散层17可含有氧化铟锡(ITO)、锌掺杂氧化铟锡(ZITO)、氧化锌铟(ZIO)、氧化镓铟(GIO)、氧化锌锡(ZTO)、氟掺杂氧化锡(FTO)、铝掺杂氧化锌(AZO)、镓掺杂氧化锌(GZO)、IN4Sn3O12以及Zn(1-x)MgxO(氧化锌镁，0≤x≤1)中的至少一种。
为了获得电学/光学特性，可在沉积处理后对导电氧化物额外进行热处理工艺。热处理工艺的热处理温度可为，例如，约500℃或更高。在一些示例性实施例中，在形成第一指形电极18b之前，可进行电流扩散层17的热处理工艺，并且可从根本上预防对第一指形电极18b的破坏。
随后，如图4E所示，可在第一导电类型半导体层15a的暴露部分上形成第一指形电极18b。
第一指形电极18b可包括诸如Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au等材料，并且可具有单层结构或者双层或多层结构。例如，第一指形电极18b可包括用于欧姆接触的第一层18b'和设置在第一层18b'上的第二层18b″。第一层18b'可由Ni、Cr或其组合形成。第二层18b″可由Au、Al或其组合形成。在具体示例中，诸如Mo、Pt、W、TiV或TiW层的势垒层可形成在第一层18b'与第二层18b″之间。
随后，如图4F所示，可在第一导电类型半导体层15a的暴露部分中形成第二绝缘层14b，以覆盖第一指形电极18b，然后，可在第二绝缘层14b上形成第二指形电极19b。
在图4F所示的示例性实施例中，第二绝缘层14b可形成在沟槽T中以覆盖第一指形电极18b。在一些示例性实施例中，第二绝缘层14b可填充沟槽T的空间。在沟槽T中，第二绝缘层14b可覆盖第一绝缘层14a的一部分和电流扩散层17的一部分。第二绝缘层14b可由与第一绝缘层14a的材料类似的材料形成。
第二指形电极19b可形成在第二绝缘层14b上，同时具有足够宽的宽度以连接至邻近于第二绝缘层14b的电流扩散层17。这样，因为第二指形电极19b可设置在已去除有源层15c的非发光区域上，所以可显著减少由第二指形电极19b造成的光损失。第二指形电极19b可由适合与电流扩散层17形成欧姆接触的材料形成。第二指形电极19b可由类似于第一指形电极18b的金属形成，例如，可包括Ag或Ag-Ni。
在如上所述的先前过程中，虽然电极形成过程被描述为形成第一指形电极18b和第二指形电极19b的过程，但是还可与形成第一指形电极18b和第二指形电极19b的过程同时地分别由相同材料形成第一电极焊盘18a和第二电极焊盘19a。在这种情况下，在形成第二指形电极19b之后，可在单次处理中额外沉积用于第一电极焊盘18a和第二电极焊盘19a的键合金属。第一电极焊盘18a和第二电极焊盘19a可包括Au、Sn或Au/Sn。
图5为示意性地示出根据示例性实施例的半导体发光器件的平面图。图6A和图6B为分别沿着图5的线I-I'和线II-II'截取的半导体发光器件的示意性截面图。
除了布置在沟槽T附近的组成元件之外，如图5所示的半导体发光器件20可理解为具有与图1和图2所示的半导体发光器件10相同或相似的结构。
第一指形电极18b可设置在沟槽的底表面上，例如，以类似于上述示例性实施例的方式设置在第一导电类型半导体层15a的暴露部分上，而电流扩散层17'可不延伸至沟槽T内部，并且可设置为限定于第二导电类型半导体层15b的上表面。在沟槽T中，第一绝缘层14'a可沿着沟槽T的内侧壁形成，该沟槽中无电流扩散层17'的延伸部分，并且第二绝缘层14'b可在沟槽T中覆盖第一指形电极18b。
在本示例性实施例中采用的第二指形电极19'b可设置在第二绝缘层14'b上，并且可具有在第二指形电极19'b的宽度方向上延伸的多个延伸部分E。如图5所示，在宽度方向上延伸的延伸部分E可设置为多个，并且可在第二指形电极19'b的长度方向上彼此间隔开。
如图6A(其示出了图5中的截面I-I')所示，第二指形电极19'b的不包括延伸部分E的部分可设置在沟槽T中的第一绝缘层14'a上。以不同方式，在第二指形电极19'b的包括延伸部分E的部分中，从第二指形电极19'b延伸的延伸部分E可连接至电流扩散层17'的位于沟槽T外部的部分，如图6B(其示出了图5中的截面II-II')所示。
因此，如图6B所示，第二指形电极19'b的主要区域可位于沟槽T中，并且可在“C”处通过第二指形电极19'b的延伸部分E电连接至电流扩散层17'。
在这样的结构中，因为电流扩散层17'形成在第二导电类型半导体层15b的上表面上，所以可在形成第一指形电极18b之前形成电流扩散层17'，并且可在对电流扩散层17'进行热处理工艺之后形成第一指形电极18b。
在图6B所示的示例性实施例中，第一绝缘层14'a可具有向第二导电类型半导体层15b的上表面的邻近于沟槽T的部分延伸长度d的延伸部分，可通过长度d来调节接触开始点“C”，从而控制电流扩散效应。
如图6B所示的示例性实施例示出了连接至电流扩散层17'的接触开始点“C”位于沟槽T的外部的情况，但不限于此。在一些示例性实施例中，电流扩散层17'可与第一绝缘层14'a一起延伸至沟槽T中，如图3所示的电流扩散层17和第一绝缘层14a，并且如图3中那样可连接至电流扩散层17的延伸部分。此外，例如，当电流扩散层17'位于沟槽T外部时，第二指形电极19'b的整个宽度可在长度方向上延伸，以电连接至电流扩散层17'。
图7为根据示例性实施例的半导体发光器件的示意性平面图。图8为沿着图7的线X-X'截取的半导体发光器件的示意性截面图。
除了布置在沟槽T附近的组成元件之外，如图7所示的半导体发光器件70可理解为就电极的布置而言具有与图1和图2所示的半导体发光器件10相同或相似的结构。
如图7所示的半导体发光器件70可以不同于前述示例性实施例的方式，包括具有从其延伸的三个第一指形电极78b的一个第一电极焊盘78a以及具有从其延伸的三个第二指形电极79b的两个第二电极焊盘79a。可以垂直对称形式设置第一电极78和第二电极79。
在本示例性实施例中，电流扩散层77可与第一绝缘层74a一起延伸至在其中设置了第一指形电极78b的沟槽T中。具体地，按照与图3的示例性实施例相似的方式，电流扩散层77可设置在第二导电类型半导体层15b上，并且可沿着第一绝缘层74a延伸至沟槽T中。
在本示例性实施例中，第二指形电极79b可设置在电流扩散层77的位于沟槽T中的部分上，如图8所示。如图7和图8所示，第二指形电极79b可包括分别设置在位于电流扩散层77的第一指形电极78b两侧的区域中的两个分支电极。在这样的布置中，第二指形电极79b可具有连接至电流扩散层77的连接区域C1，电流扩散层77可沿着第一绝缘层74a延伸以具有连接至第二导电类型半导体层15b的连接区域C2。
第二绝缘层74b可设置为覆盖第一指形电极78b，以使得第一指形电极78b与第二指形电极79b彼此绝缘。在一些示例性实施例中，第二绝缘层74b可设置在第一指形电极78b与第二指形电极79b之间，而没有完全覆盖第一指形电极78b。或者，在其它示例性实施例中，在第一指形电极78b和第二指形电极79b彼此间隔开足够的间隙的情况下可省略第二绝缘层74b。
在示例性实施例中采用的第二指形电极79b位于沟槽T中，因此，对有源层15c中产生的光的提取可不受第二指形电极79b的影响，并且可显著改善光输出。
虽然图7和图8的示例性实施例示出了第二指形电极79b的大部分区域位于沟槽T中的形式，但是在其它示例性实施例中，第二指形电极79b可按这样的方式设置：将第二指形电极79'b的一部分设置在电流扩散层77的位于第二导电类型半导体层15b的上表面上的部分上，如图9所示。
根据上述示例性实施例的半导体发光器件可在各种类型的产品中用作光源。
图10为在其中采用图1所示半导体发光器件10的封装件500的截面图。
图10所示的半导体发光器件封装件500可包括图1所示的半导体发光器件10、封装体502和一对引线框架503。
半导体发光器件10可安装在引线框架503上，并且半导体发光器件10的各个电极焊盘可以倒装芯片键合方式分别电连接至引线框架503。在一些示例性实施例中，半导体发光器件10可安装在除引线框架503以外的其它区域中，例如，安装在封装体502上。此外，封装体502可具有杯状的凹进部分，以提高光反射效率。由光传输材料形成的包封体508可形成在凹进部分中，以包封半导体发光器件10。
图11为采用了图1所示半导体发光器件10的封装件600的截面图。
图11所示的半导体发光器件封装件600可包括图1所示的半导体发光器件10、安装衬底610和包封体608。半导体发光器件10可安装在安装衬底610上，以通过导线W与其电连接。安装衬底610可包括衬底主体611、上电极613、下电极614以及连接上电极613与下电极614的穿通电极612。安装衬底610可设置为诸如印刷电路板(PCB)、金属核印刷电路板(MCPCB)、MPCB、柔性印刷电路板(FPCB)等的衬底，并且安装衬底610的结构可有多种应用。
包封体608可具有上表面为凸形的圆顶形透镜结构，并且还可具有其它结构，以调节发光光束发散角。
图10和图11中的包封体508和包封体608分别可含有波长转换材料，例如磷光体和/或量子点。可使用诸如磷光体和/或量子点的各种材料作为波长转换材料。
可使用由以下化学式和颜色表示的磷光体来作为磷光体。
基于氧化物的磷光体：黄色和绿色Y3Al5O12:Ce、Tb3Al5O12:Ce、Lu3Al5O12:Ce；
基于硅酸盐的磷光体：黄色和绿色(Ba,Sr)2SiO4:Eu和黄橙色(Ba,Sr)3SiO5:Ce；
基于氮化物的磷光体：绿色β-SiAlON:Eu、黄色La3Si6N11:Ce、黄橙色α-SiAlON:Eu、红色CaAlSiN3:Eu、Sr2Si5N8:Eu、SrSiAl4N7:Eu、SrLiAl3N4:Eu、Ln4-x(EuzM1-z)xSi12-yAlyO3+x+ yN18-x-y(0.5≤x≤3，0＜z＜0.3，0＜y≤4)——方程式1。
在方程式1中，Ln可以是从包括IIIa族元素和稀土元素的组合中选择的至少一种元素，并且M可以是从包括Ca、Ba、Sr和Mg的组合中选择的至少一种元素。
基于氟化物的磷光体：基于KSF的红色K2SiF6:Mn4 +、K2TiF6:Mn4 +、NaYF4:Mn4 +、NaGdF4:Mn4 +
此外，作为波长转换材料，量子点(QD)可用作磷光体替代物或者与磷光体混合使用。量子点可根据其尺寸来实现各种颜色。具体地，当量子点被用作磷光体替代物时，量子点可用作红色或绿色磷光体。在使用量子点的情况下，可实现较窄的半高全宽，例如，约35nm。
虽然可按照包含在包封部分中的方式来实现波长转换材料，但是波长转换材料还可以事先形成为通过粘贴至光学结构表面(例如，发光二极管(LED)电子组件或导光板)而待使用的膜的形式。在这种情况下，波长转换材料可以均匀厚度的结构容易地应用于所要求的区域。
这样的波长转换材料可用在诸如背光装置、显示装置或照明装置等的各种光源装置中。图12和图13为根据示例性实施例的背光装置截面图。图14为根据示例性实施例的显示装置的分解透视图。
参照图12，背光装置1200可包括导光板1203以及设置在导光板1203一侧上的电路板1202。多个光源1201可安装在电路板1202上。在背光装置1200中，反射层1204可设置在导光板1203之下。
光源1201可向导光板1203一侧发光，以入射至导光板1203然后在导光板1203的上部发出。根据本示例性实施例的背光装置可被称为“边缘型背光装置”。光源1201可包括上述半导体发光器件或者含上述半导体发光器件和波长转换材料的半导体发光器件封装件。例如，光源1201可为上述半导体发光器件封装件(例如，参见图10和图11)。
参照图13，背光装置1500可为直下式背光装置，并且可包括波长转换器1550、设置在波长转换器1550之下的光源模块1510以及收纳光源模块1510的底壳1560。此外，光源模块1510可包括印刷电路板1501以及安装在印刷电路板1501的上表面上的多个光源1505。光源1505可为诸如上述半导体发光器件或包括上述半导体发光器件的半导体发光器件封装件之类的光源。在一些示例性实施例中，对于光源而言，可省略波长转换材料。
可根据光源1505发出的光的波长适当选择波长转换器1550以发出白光。波长转换器1550可制造为待使用的单独的膜，并且还可设置为与诸如单独光扩散板的其它光学元件一体化的形式。因此，在本示例性实施例中，因为波长转换器1550设置为从光源1505间隔开，所以可减少由排放自光源1505的热量导致的波长转换器1550的可靠性的恶化。
图14为根据示例性实施例的显示装置的分解透视图。
参照图14，显示装置2000可包括背光装置2200、光学片2300和诸如液晶板的图像显示板2400。
背光装置2200可包括底壳2210、反射板2220、导光板2240以及设置在导光板2240的至少一侧上的光源模块2230。光源模块2230可包括印刷电路板2001和光源2005。光源2005可为诸如上述半导体发光器件或者包括上述半导体发光器件的半导体发光器件封装件之类的光源。本示例性实施例中采用的光源2005可为安装在邻近于发光表面的一侧上的侧视型发光器件。此外，根据示例性实施例，背光装置2200可用图12和图13的背光装置1200和1500之一来替代。
光学片2300可设置在导光板2240与图像显示板2400之间，并且可包括若干类型的片，例如散射片、棱镜片或保护片。
图像显示板2400可使用穿过光学片2300发出的光来显示图像。图像显示板2400可包括阵列基板2420、液晶层2430和滤色器基板2440。阵列基板2420可包括以矩阵形式设置的像素电极、向像素电极施加工作电压的薄膜晶体管以及操作薄膜晶体管的多个信号线。滤色器基板2440可包括透明基板、滤色器和公共电极。滤色器可包括用于使背光装置2200发出的白光中的特定波长的光选择性地通过的多个过滤器。可通过形成在像素电极与公共电极之间的电场而使液晶层2430重排以控制透光率。调节透光率后的光可穿过滤色器基板2440的滤色器以显示图像。图像显示板2400还可包括处理图像信号等的驱动电路单元。
图15为在其中采用根据示例性实施例的半导体发光器件的LED灯的分解透视图。
参照图15，照明装置4300可包括插座4210、电源4220、散热器4230和光源模块4240。在一些示例性实施例中，光源模块4240可包括发光器件阵列，并且电源4220可包括发光器件驱动部分。
插座4210可配置为用现有照明装置来替代。可通过插座4210来施加供应给照明装置4200的电力。如图15所示，电源4220可包括彼此分离或彼此耦接的第一电源部分4221和第二电源部分4222。散热器4230可包括内部散热部分4231和外部散热部分4232。内部散热部分4231可直接连接至光源模块4240和/或电源4220，热量可通过内部散热部分4231传到外部散热部分4232。
光源模块4240可从电源4220接收电力，以向光学模块4330发光。光源模块4240可包括光源4241、电路板4242和控制器4243，并且控制器4243可在其中存储光源4241的驱动信息。光源4241可为根据上述半导体发光器件或者包括该半导体发光器件的半导体发光器件封装件的光源。
反射板4310可设置在光源模块4240上方。反射板4310可允许来自光源的光向侧方和向后均匀发散，从而降低眩光效应。通信模块4320可安装在反射板4310的上部，并且可通过通信模块4320来实现家庭网络通信。例如，通信模块4320可为使用ZigbeeTM、Wi-Fi或Li-Fi的无线通信模块，并且可通过智能手机或无线控制器来控制安装在室内或室外的照明装置的照明，例如开启/关闭照明装置、调节亮度等。此外，可利用Li-Fi通讯模块(其使用安装在室内或室外的照明装置的可见光波长)来控制家中、室外或汽车系统中的电子装置，例如电视机、冰箱、空调、门锁、汽车等。反射板4310和通信模块4320可被罩4330覆盖。
如在上面阐述的，根据示例性实施例，第二指形电极可设置在设有第一指形电极的沟槽中，从而防止由第二指形电极造成的光损失，以实现改善的光输出。
虽然已经在上面示出和描述各示例性实施例，但是对于本领域技术人员将显而易见的是，可以在不脱离随附权利要求所限定的本公开的范围的前提下进行许多修改和变化。

Claims (25)

1.一种半导体发光器件，包括：
半导体堆叠，其包括：第一导电类型半导体层；第二导电类型半导体层；位于第一导电类型半导体层与第二导电类型半导体层之间的有源层；以及穿过第二导电类型半导体层和有源层以暴露第一导电类型半导体层的一部分的沟槽；
第一绝缘层，其设置在沟槽的内侧壁上；
电流扩散层，其设置在第二导电类型半导体层上；
第一指形电极，其设置在第一导电类型半导体层的暴露部分上；
第二绝缘层，其设置在第一导电类型半导体层的暴露部分上，以覆盖第一指形电极；以及
第二指形电极，其设置在沟槽中并且连接至电流扩散层。
2.根据权利要求1所述的半导体发光器件，其中，第二指形电极设置在第二绝缘层上以与第一指形电极重叠。
3.根据权利要求2所述的半导体发光器件，其中，第二指形电极的宽度大于第一指形电极的宽度。
4.根据权利要求2所述的半导体发光器件，其中，电流扩散层沿着第一绝缘层的上表面延伸至沟槽中。
5.根据权利要求4所述的半导体发光器件，其中，第二指形电极和电流扩散层彼此连接的区域位于沟槽中。
6.根据权利要求1所述的半导体发光器件，其中，第二指形电极设置在第二绝缘层上，并且具有在宽度方向上延伸的延伸部分，以连接至电流扩散层的设置在沟槽外部的一部分。
7.根据权利要求6所述的半导体发光器件，其中，在宽度方向上延伸的延伸部分设置为多个延伸部分，并且所述多个延伸部分沿着第二指形电极的长度方向排列并且彼此间隔开。
8.根据权利要求1所述的半导体发光器件，其中，电流扩散层沿着第一绝缘层的上表面延伸至沟槽中，并且第二指形电极设置在电流扩散层的位于沟槽中的部分上。
9.根据权利要求8所述的半导体发光器件，其中，第二指形电极包括两个分支电极，所述两个分支电极分别设置在电流扩散层的邻近于第一指形电极的部分上。
10.根据权利要求9所述的半导体发光器件，其中，第二指形电极的一部分位于电流扩散层的设置在第二导电类型半导体层的上表面上的部分上。
11.根据权利要求1所述的半导体发光器件，其中，第一绝缘层延伸至第二导电类型半导体层的上表面的邻近于沟槽的部分。
12.根据权利要求1所述的半导体发光器件，其中，电流扩散层包括透明电极层。
13.根据权利要求12所述的半导体发光器件，其中，电流扩散层包括下列中的至少一种：氧化铟锡、锌掺杂氧化铟锡、氧化锌铟、氧化镓铟、氧化锌锡、氟掺杂氧化锡、铝掺杂氧化锌、镓掺杂氧化锌、IN4Sn3O12以及Zn(1-x)MgxO，其中0≤x≤1。
14.根据权利要求1所述的半导体发光器件，还包括连接至第一指形电极的第一电极焊盘以及连接至第二指形电极的第二电极焊盘。
15.根据权利要求1所述的半导体发光器件，其中，第二指形电极的一部分设置在第二导电类型半导体层上，
所述半导体发光器件还包括电流阻挡层，其设置在第二指形电极的一部分与第二导电类型半导体层之间。
16.一种半导体发光器件，包括：
半导体堆叠，其包括：第一导电类型半导体层；第二导电类型半导体层；位于第一导电类型半导体层与第二导电类型半导体层之间的有源层；以及穿过第二导电类型半导体层和有源层以暴露第一导电类型半导体层的一部分的沟槽；
第一绝缘层，其设置在沟槽的内侧壁上；
电流扩散层，其设置在第二导电类型半导体层上，并且沿着第一绝缘层的上表面延伸；
第一指形电极，其设置在第一导电类型半导体层的暴露部分上；
第二绝缘层，其设置在沟槽中以覆盖电流扩散层的一部分和第一指形电极；以及
第二指形电极，其设置在第二绝缘层上并且连接至电流扩散层。
17.根据权利要求16所述的半导体发光器件，其中，第二指形电极的宽度大于第一指形电极的宽度，并且第二指形电极具有在长度方向上与第一指形电极重叠的区域。
18.根据权利要求16所述的半导体发光器件，其中，第二指形电极设置在电流扩散层的位于沟槽中的部分上。
19.根据权利要求16所述的半导体发光器件，其中，第一绝缘层包括延伸部分，其朝向第二导电类型半导体层的上表面的邻近于沟槽的部分延伸。
20.一种半导体发光器件，包括：
半导体堆叠，其包括：第一导电类型半导体层；第二导电类型半导体层；位于第一导电类型半导体层与第二导电类型半导体层之间的有源层；以及穿过第二导电类型半导体层和有源层以暴露第一导电类型半导体层的一部分的沟槽；
电流扩散层，其设置在第二导电类型半导体层的上表面上；
第一指形电极，其设置在沟槽中的第一导电类型半导体层的暴露部分上；
绝缘层，其设置在沟槽中以覆盖第一指形电极；以及
第二指形电极，其设置在绝缘层的上表面上，并且连接至电流扩散层的邻近于沟槽的部分。
21.根据权利要求20所述的半导体发光器件，其中，绝缘层包括设置在沟槽的内侧壁上的第一绝缘层和覆盖第一指形电极的第二绝缘层。
22.一种制造半导体发光器件的方法，所述方法包括步骤：
通过在衬底上顺序地生长第一导电类型半导体层、有源层和第二导电类型半导体层来形成半导体堆叠；
形成沟槽，所述沟槽穿过半导体堆叠中的第二导电类型半导体层和有源层，以使第一导电类型半导体层的一部分暴露；
在沟槽的内侧壁上形成第一绝缘层；
在第二导电类型半导体层的上表面上以及在第一绝缘层上形成电流扩散层；
在第一导电类型半导体层的暴露部分上形成第一指形电极；
在第一导电类型半导体层的暴露部分上形成第二绝缘层，以覆盖第一指形电极；以及
在沟槽中形成连接至电流扩散层的第二指形电极。
23.根据权利要求22所述的方法，还包括步骤：在形成第一指形电极之前对电流扩散层进行热处理。
24.根据权利要求23所述的方法，其中，在等于或高于500℃的温度下进行热处理。
25.一种半导体发光器件，包括：
沟槽，其穿过上部导电类型半导体层和有源层，并且暴露下部导电类型半导体层的一部分；
第一绝缘层，其设置在沟槽的内侧壁上；
电流扩散层，其设置在上部导电类型半导体层上；
第一指形电极，其设置在下部导电类型半导体层的暴露部分上，并且与第一绝缘层和电流扩散层间隔开；
第二绝缘层，其设置为覆盖第一指形电极；以及
第二指形电极，其设置在沟槽中的第二绝缘层上。
CN201610635483.1A 2015-08-06 2016-08-05 半导体发光器件及其制造方法 Pending CN106449936A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0111296 2015-08-06
KR1020150111296A KR20170018201A (ko) 2015-08-06 2015-08-06 반도체 발광소자 및 제조방법

Publications (1)

Publication Number Publication Date
CN106449936A true CN106449936A (zh) 2017-02-22

Family

ID=58053526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610635483.1A Pending CN106449936A (zh) 2015-08-06 2016-08-05 半导体发光器件及其制造方法

Country Status (3)

Country Link
US (1) US20170040515A1 (zh)
KR (1) KR20170018201A (zh)
CN (1) CN106449936A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400213A (zh) * 2018-01-11 2018-08-14 河源市众拓光电科技有限公司 具有占空比优化的通孔超结构的led芯片及其制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475962B2 (en) * 2017-02-15 2019-11-12 Epistar Corporation Optoelectronic device
US10090440B1 (en) * 2017-05-05 2018-10-02 Epistar Corporation Light-emitting device and method of manufacturing thereof
DE102017117645A1 (de) * 2017-08-03 2019-02-07 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102018101393A1 (de) * 2018-01-23 2019-07-25 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102018124341B4 (de) * 2018-10-02 2024-05-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit vergrößerter aktiver Zone und Verfahren zur Herstellung
US11387392B2 (en) * 2018-12-25 2022-07-12 Nichia Corporation Light-emitting device and display device
CN113939920A (zh) * 2019-06-05 2022-01-14 新唐科技日本株式会社 半导体发光元件
KR20210062777A (ko) * 2019-11-21 2021-06-01 삼성전자주식회사 반도체 발광 소자 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891761B1 (ko) * 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR100930195B1 (ko) * 2007-12-20 2009-12-07 삼성전기주식회사 전극 패턴을 구비한 질화물 반도체 발광소자
KR101020910B1 (ko) * 2008-12-24 2011-03-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100999806B1 (ko) * 2009-05-21 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI433357B (zh) * 2010-08-26 2014-04-01 Huga Optotech Inc 高亮度發光二極體結構
TW201216517A (en) * 2010-10-06 2012-04-16 Chi Mei Lighting Tech Corp Light-emitting diode device and manufacturing method thereof
TWI479694B (zh) * 2012-01-11 2015-04-01 Formosa Epitaxy Inc Light emitting diode wafers
US8969901B2 (en) * 2012-05-17 2015-03-03 Samsung Electronics Co., Ltd. Semiconductor light emitting device
WO2014178651A1 (ko) * 2013-04-30 2014-11-06 주식회사 세미콘라이트 반도체 발광소자
WO2015053595A1 (ko) * 2013-10-11 2015-04-16 주식회사 세미콘라이트 반도체 발광소자
JP6485019B2 (ja) * 2013-12-19 2019-03-20 日亜化学工業株式会社 半導体発光素子
KR102282141B1 (ko) * 2014-09-02 2021-07-28 삼성전자주식회사 반도체 발광소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400213A (zh) * 2018-01-11 2018-08-14 河源市众拓光电科技有限公司 具有占空比优化的通孔超结构的led芯片及其制备方法

Also Published As

Publication number Publication date
KR20170018201A (ko) 2017-02-16
US20170040515A1 (en) 2017-02-09

Similar Documents

Publication Publication Date Title
CN106449936A (zh) 半导体发光器件及其制造方法
US9705041B2 (en) Light emitting device packages and methods of forming the same
US9300111B2 (en) Semiconductor light emitting device
CN105591016B (zh) 互连凸块、半导体器件、半导体器件封装件和照明设备
CN102217105B (zh) 半导体发光器件
CN107180900B (zh) 发光器件
US20170069794A1 (en) Semiconductor light emitting device and method of manufacturing same
US10276629B2 (en) Light emitting device package
US10566502B2 (en) Semiconductor light-emitting device
US9705040B2 (en) Light-emitting device
CN102074625B (zh) 发光器件、发光器件封装以及照明系统
US20170098736A1 (en) Material layer stack, light emitting element, light emitting package, and method of fabricating light emitting element
CN106206890A (zh) 发光器件封装件及其制造方法
US20160163663A1 (en) Semiconductor light-emitting device and semiconductor light-emitting apparatus having the same
US9567669B2 (en) Chemical vapor deposition apparatus and method of manufacturing light-emitting diode device using the same
CN102623594A (zh) 发光器件
US20160172532A1 (en) Method of manufacturing semiconductor light-emitting device
US10304990B2 (en) Method of fabricating semiconductor light emitting device
US20160284927A1 (en) Method of manufacturing semiconductor device package such as light-emitting diode package
US20170040494A1 (en) Semiconductor light emitting device and method of manufacturing same
CN107851698A (zh) 发光元件封装件
US9899565B2 (en) Method of manufacturing semiconductor substrate including separating two semiconductor layers from a growth substrate
US20170292071A1 (en) Phosphor composition, light emitting element package comprising same, and lighting system
US11502221B2 (en) Semiconductor light-emitting device including buffer structure
KR20180047387A (ko) 반도체 소자 패키지 어레이

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170222

WD01 Invention patent application deemed withdrawn after publication