CN106448738B - 一种可编程存储器读出自检电路及方法 - Google Patents

Abstract

本发明公开了一种可编程存储器的读出自检电路及方法；所述读出自检电路包括：一个二输入异或门，用于检测一位数据经数据传输通路前后的异同；还包括：一个三态反相器，用于控制经数据传输通路传输的数据是否输出到最终的端口，其使能控制端由上述二输入异或门的输出控制；所述读出自检电路，其输入还可扩展为多位数据，各输入先经一个多输入或非门后作为上述二输入异或门的一个输入，以此来检测多位数据经数据传输通路前后的异同。本发明能够对数据传输通路上产生的数据错误进行检测，优化可编程存储器的读出性能。

Description

一种可编程存储器读出自检电路及方法

技术领域

本发明涉及可编程存储器领域，具体涉及一种存储器数据读出自检电路及方法。

背景技术

传统的可编程存储器的数据读取，其核心机理是基于脉冲展宽电路对地址信号跳变检测电路产生的窄脉冲进行PWM调制，PWM调制将产生的两个极其重要的信号，一是预充电控制信号，二是数据采样脉冲信号，这两个信号控制着数据从存储器存储单元的读出和锁存，以及数据在数据传输通路的传输与通断。其一，产生于PWM调制模块的预充电控制信号控制着预充电控制电路；预充电控制电路的主要功能就是通过预充电晶体管和放电晶体管产生充电电流给各灵敏放大器，对各灵敏放大器的读取电流通道中的位线，关键反相器的输入端等节点进行快速充电和放电，以达到读锁存操作前的最佳电位工作点，优化存储器的性能。其二，数据采样脉冲信号，其产生来自于PWM调制模块，用于对各灵敏放大器的输出进行二次采样锁存控制，降低噪声等因素的影响，以进一步提高自灵敏放大器读出的数据的稳定性和可靠性。换句话说，数据从存储器存储单元的读出到最终数据输出端口输出，整个读出过程，即数据传输通路，就主要依靠这两个信号和地址译码控制信号的控制。

但上述传统的可编程存储器读取电路存在以下两个问题。

一、目前的数据采样锁存电路模块，其采样脉冲信号的脉宽和时序在PWM模块就已确定，在制造工艺、环境温度、工作电压等外界因素和动态因素影响下，这会导致在实际采样锁存的时候，传输门在错误的时候打开与关闭，采样和锁存错误的数据，这使得存储器在最终的输出端口输出错误，直接影响了存储器的读出性能。

二、目前的数据传输通路，仅仅是一个数据传输通路；数据在数据传输通路中，受PWM调制产生的预充电控制信号和数据采样锁存信号以及地址译码信号的控制，实现逻辑翻转，传输与中断。在读操作期间，缺乏数据自检这个功能，不能确定存储器输出端口最终输出的数据是否是存储器存储单元所存的数据，降低了存储器数据读出的准确性。

典型的存储器读出自检电路，是在正式读取数据前“预读”一段特定的数据，其实现机理是在存储器芯片内，或在由存储器芯片组成的系统中引进了大量的传感器，由传感器来实现数据的自检；传感器电路能够实时的检测并报告芯片读取的异常情况，具有较好的实现存储器数据自检测；其缺陷，一是传感器电路不能保证探测到芯片所有的受制造工艺、环境温度、工作电压、噪声等因素影响的工作环境，在未探测到的工作环境下，存储器芯片仍可能读取错误；二是传感器电路探测到存储器芯片处于极端恶劣工作环境时，存储器芯片不一定会读取错误。

由上所述，数据从存储器存储单元的读出到最终数据输出端口输出，整个读出过程，即数据传输通路，就主要依靠这两个信号和地址译码控制信号的控制。而存储器在不同的工作条件下，在受制造工艺、环境温度、工作电压、噪声等因素的影响下，数据的传输有各种的延迟或者超前，与理论设计有差别，导致从存储单元读出错误或者数据采样锁存错误，这些错误导致最终读出数据错误，影响存储器的读出性能，降低了可靠性与稳定性。基于上述这样一种随机不稳定状况的存在，本发明应运而生。

发明内容

本发明要解决的技术问题是如何构造一种用于数据自检的通路，提高存储器读出数据的可靠性与稳定性，优化存储器的读出性能。

为了解决上述问题，本发明提供了一种可编程存储器读出自检电路，包括：

一个二输入异或门，用于检测一位数据经数据传输通路前后的异同；

还包括：一个三态反相器，用于控制经数据传输通路传输的数据是否输出到最终的端口，其使能控制端由上述二输入异或门的输出控制；

所述检测一位数据经数据传输通路前后的异同是指二输入异或门的两个输入为同一位数据经两个不同传输通路后的结果，这两个结果做一个异或逻辑比较，得到第一处理结果。

进一步地，所述的二输入异或门，其特征在于，上述的两个不同传输通路包括：

第一传输通路，由可编程存储器的数据传输通路和第一反相器组成，用于传输原始数据；

第二传输通路，由第一二输入或非门组成，用于直接引用原始数据，为第二处理结果。

所述的三态反相器，其特征在于，其使能控制端为二输入异或门的第一处理结果。

进一步地，所述的三态反相器，其特征在于，其输入端为第一传输通路的第一反相器的输出端，其输出端为最终的数据输出端。

第一传输通路，其特征在于，所述的数据传输通路为可编程存储器的数据读出通路，由地址端和控制端控制数据的翻转和传输，确保传输前后数据的逻辑电平保持一致。

进一步地，其数据输入端为可编程存储器的灵敏放大器中的关键反相器的反向输出，而且该信号被预充电控制信号控制的传输门锁存，以实现存储单元状态的数字逻辑化和确保采样数据正确。

所述的读出自检电路，其特征还在于，上述的的数据输入端可扩展为多位。

各数据输入端直接输入第一传输通路和第二传输通路的第一多输入或非门，第二处理结果和第一反相器的输出接至所述二输入异或门，其第一处理结果控制所述三态反相器的使能控制端，控制着第一反相器的结果的最终输出。

本发明还提供了一种可编程存储器读出自检方法，包括：

二输入异或门检测一位数据经数据传输通路前后的异同；

所述二输入异或门的第一处理结果控制三态反相器的使能控制端，控制着原始数据的最终输出。

进一步地，上述二输入异或门的两个输入为同一位数据经第一传输通路和第二传输通路到达异或门的输入端，做异或逻辑比较，得到第一处理结果。

进一步地，上述的第一处理结果，其特征在于，当所述二输入异或门的两个输入保持逻辑一致，即同时为逻辑1或逻辑0，第一处理结果为逻辑0；

当所述二输入异或门的两个输入逻辑不一致，即一个为逻辑1，另一个为逻辑0，第一处理结果为逻辑1。

所述二输入异或门的第一处理结果控制三态反相器的使能控制端，当所述第一处理结果为逻辑0，三态反相器输出原始数据的反相数据；

当所述第一处理结果为逻辑1，三态反相器输出为高阻状态，原始数据就得不到输出。

所述的读出自检方法，其特征在于，其输入还可扩展为多位数据，读出自检输入的数据与可编程存储器的地址关系紧密。

可编程存储器的地址成功命中某存储单元，且该存储单元存储数据为逻辑0时，与该存储单元对应的读出自检输入端的输入数据为逻辑1，而且逻辑1被预充电控制信号控制的传输门锁存，确保采样数据正确。

进一步地，可编程存储器的地址成功命中某存储单元，且该存储单元存储数据为逻辑1时，与该存储单元对应的读出自检输入端的输入数据为逻辑0，而且逻辑0被预充电控制信号控制的传输门锁存，确保采样数据正确。

进一步地，可编程存储器的地址未命中某存储单元时，无论该存储单元存储的数据为逻辑1还是逻辑0，与该存储单元对应的读出自检输入端的输入数据为逻辑0，而且传输门一直锁存信号为逻辑0，确保输入端数据稳定。

本发明的可编程存储器读出自检电路可以对从可编程存储器的存储单元读出的每一位数据进行实时自检，且对存储器的读出时间性能指标影响不大，因此读出自检电路可以提高存储器的数据读出准确性，易于知晓读出数据是否错误，优化存储器的读出性能。

附图说明

图1为本发明一位可编程存储器读出自检电路结构示意图。

图2为本发明八位可编程存储器读出自检电路结构示意图。

具体实施方式

下面将结合附图及实施例对本发明的技术方案进行更详细的说明。

实施例一。

如图1所示，这是一位的数据读出自检电路，其输入为一位位线数据，且经预充电控制信号控制的传输门锁存。在限定芯片面积，或者仅针对某一冗余行位线，或者仅针对某一特殊的默认的存储行时，这可应用于仅针对某一位的数据读出自检测。

读出自检电路输入的数据与可编程存储器的地址关系紧密，当可编程存储器的地址成功命中某存储单元，且该存储单元存储数据为逻辑0时，与该存储单元对应的读出自检输入端的输入数据为逻辑1，而且逻辑1被预充电控制信号控制的传输门锁存，确保采样数据正确。当可编程存储器的地址成功命中某存储单元，且该存储单元存储数据为逻辑1时，与该存储单元对应的读出自检输入端的输入数据为逻辑0，而且逻辑0被预充电控制信号控制的传输门锁存，确保采样数据正确。当可编程存储器的地址未命中某存储单元时，无论该存储单元存储的数据为逻辑1还是逻辑0，与该存储单元对应的读出自检输入端的输入数据为逻辑0，而且传输门一直锁存信号为逻辑0，确保输入端数据稳定。

在这里，假设该存储单元被地址命中，且所存数据为逻辑0，则读出自检电路的输入端数据为逻辑1，逻辑1经数据传输通路后在没有错误发生的情况下为逻辑1，再经第一反相器反相翻转为逻辑0，这为第一传输通路的结果。逻辑1经第二传输通路或非门翻转为逻辑0；至此，二输入异或门的两个输入都同为逻辑0，因此，第一处理结果为逻辑0，三态反相器使能，且输出端口为反向输出，所以最终输出端输出结果为逻辑0。

若是在受制造工艺、环境温度、工作电压、噪声等因素的影响下，数据的传输出现延迟或者超前，与理论设计有差别，导致从存储单元读出错误或者数据采样锁存错误，逻辑1经数据传输通路后为逻辑0，再经第一反相器反相翻转为逻辑1，这为第一传输通路的结果。逻辑1经第二传输通路或非门翻转为逻辑0；至此，二输入异或门的两个输入不相同，因此，第一处理结果为逻辑1，三态反相器输出高阻Z，且输出端口为反向输出，所以最终输出端输出结果为高阻Z。

实施例二。

如图2所示，图2相对于图1将一位输入扩展成八位数据数据输入，二输入或非门扩展成多输入或非门，其余构件与图1完全相同，在不限芯片面积的情况下，这可应用于可编程存储器全芯片的数据自检测。

在这里，假设Data1所在数据存储单元被地址选中，Data2～8未被地址所选中；相应地，则无Data2～8所在存储单元存储逻辑0或者逻辑1Data2～8都为逻辑0。在这里，假设Data1所在数据存储单元存储数据逻辑1，则Data1为逻辑0。Data1～8经第一传输通路后，由于受地址译码控制，仅data1传输至第一反相器输入端，在数据传输通路没有发生错误的情况下，结果相应地也为逻辑0，第一反相器的输出为逻辑1。对于第二传输通路，Data1～8的或非的输出结果为逻辑1；至此，二输入异或门的两个输入都同为逻辑1，因此，第一处理结果为逻辑0，三态反相器使能，且输出端口为反向输出，所以最终输出端输出结果为逻辑1。

同样地，若是在受制造工艺、环境温度、工作电压、噪声等因素的影响下，数据的传输出现延迟或者超前，与理论设计有差别，导致从存储单元读出错误或者数据采样锁存错误。Data1～8经第一传输通路后，由于受地址译码控制，仅Data1传输至第一反相器输入端，且数据传输通路发生数据传输错误，传输结果为逻辑0，这为第一传输通路的结果。对于第二传输通路Data1～8的或非的输出结果为逻辑1；至此，二输入异或门的两个输入不相同，因此，第一处理结果为逻辑1，三态反相器输出高阻Z，且输出端口为反向输出，所以最终输出端输出结果为高阻Z。

当然，本发明还可以有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这种相应的改变和变形都应属于本发明的权利要求的保护范围。

Claims (5)

1.一种可编程存储器读出自检电路，包括：

一个二输入异或门，用于检测一位数据经数据传输通路前后的异同；

所述检测一位数据经数据传输通路前后的异同是指二输入异或门的两个输入为同一位数据经两个不同传输通路后的结果，这两个结果做一个异或逻辑比较，得到第一处理结果；

所述的两个不同传输通路包括：

第一传输通路，由可编程存储器的数据传输通路和第一反相器组成，用于传输原始数据；

第二传输通路，由第一二输入或非门组成，用于直接引用原始数据，为第二处理结果；或非门的另一输入端是0；

所述的数据传输通路为可编程存储器的数据读出通路，由地址端和控制端控制数据的翻转和传输，确保传输前后数据的逻辑电平保持一致；

还包括：一个三态反相器，用于控制经数据传输通路传输的数据是否输出到最终的端口，其使能控制端由上述二输入异或门的输出控制；

所述的三态反相器，其使能控制端为所述的第一处理结果，其输入端为所述的第一传输通路的第一反相器的输出端，其输出端为最终的数据输出端；

所述读出自检电路，其输入还可扩展为多位数据，各输入先经一个第一多输入或非门后作为上述二输入异或门的一个输入，以此来检测多位数据经数据传输通路前后的异同；

该自检电路结构的自检过程为：

所述二输入异或门检测一位数据经数据传输通路前后的异同；

所述二输入异或门的第一处理结果控制三态反相器的使能控制端，控制着原始数据的最终输出，确保存储器的数据读出准确性，确保存储器读出数据的可靠性与稳定性；

进一步地，所述二输入异或门的两个输入为同一位数据经第一传输通路和第二传输通路到达异或门的输入端，做异或逻辑比较，得到第一处理结果；

进一步地，所述的第一处理结果，其特征在于，当所述二输入异或门的两个输入保持逻辑一致，即同时为逻辑1或逻辑0，第一处理结果为逻辑0；

当所述二输入异或门的两个输入逻辑不一致，即一个为逻辑1，另一个为逻辑0，第一处理结果为逻辑1；

所述二输入异或门的第一处理结果控制三态反相器的使能控制端，当所述第一处理结果为逻辑0，三态反相器输出原始数据的反相数据；

当所述第一处理结果为逻辑1，三态反相器输出为高阻状态，原始数据就得不到输出。

2.如权利要求1所述的一种可编程存储器读出自检电路，其特征在于，其所述数据传输通路的数据输入端为可编程存储器的灵敏放大器的输出，而且被预充电控制信号控制的传输门锁存，确保输入端数据稳定可靠，以实现存储单元状态的数字逻辑化。

3.如权利要求2所述的一种可编程存储器读出自检电路，其特征还在于，所述的数据传输通路的数据输入端可扩展为多位；各数据输入端直接输入第一传输通路和第二传输通路的第一多输入或非门，第二处理结果和第一反相器的输出接至所述二输入异或门，其第一处理结果控制所述三态反相器的使能控制端，控制着第一反相器的结果的最终输出。

4.一种如权利要求1-3任一项所述的可编程存储器读出自检电路的自检方法，其特征在于，二输入异或门检测一位数据经数据传输通路前后的异同；

所述二输入异或门的第一处理结果控制三态反相器的使能控制端，控制着原始数据的最终输出；

进一步地，所述二输入异或门的两个输入为同一位数据经第一传输通路和第二传输通路到达异或门的输入端，做异或逻辑比较，得到第一处理结果；

进一步地，所述的第一处理结果，其特征在于，当所述二输入异或门的两个输入保持逻辑一致，即同时为逻辑1或逻辑0，第一处理结果为逻辑0；

当所述二输入异或门的两个输入逻辑不一致，即一个为逻辑1，另一个为逻辑0，第一处理结果为逻辑1；

所述二输入异或门的第一处理结果控制三态反相器的使能控制端，当所述第一处理结果为逻辑0，三态反相器输出原始数据的反相数据；

当所述第一处理结果为逻辑1，三态反相器输出为高阻状态，原始数据就得不到输出。

5.如权利要求4所述的一种可编程存储器读出自检电路的自检方法，其特征在于，其输入还可扩展为多位数据，读出自检输入的数据与可编程存储器的地址关系紧密；

可编程存储器的地址成功命中某存储单元，且该存储单元存储数据为逻辑0时，与该存储单元对应的读出自检输入端的输入数据为逻辑1，而且逻辑1被预充电控制信号控制的传输门锁存，确保采样数据正确；

进一步地，可编程存储器的地址成功命中某存储单元，且该存储单元存储数据为逻辑1时，与该存储单元对应的读出自检输入端的输入数据为逻辑0，而且逻辑0被预充电控制信号控制的传输门锁存，确保采样数据正确；

进一步地，可编程存储器的地址未命中某存储单元时，无论该存储单元存储的数据为逻辑1还是逻辑0，与该存储单元对应的读出自检输入端的输入数据为逻辑0，而且传输门一直锁存信号为逻辑0，确保输入端数据稳定。