CN106201961B - 控制处理器工作频率的计算器系统与方法 - Google Patents

控制处理器工作频率的计算器系统与方法 Download PDF

Info

Publication number
CN106201961B
CN106201961B CN201610512876.3A CN201610512876A CN106201961B CN 106201961 B CN106201961 B CN 106201961B CN 201610512876 A CN201610512876 A CN 201610512876A CN 106201961 B CN106201961 B CN 106201961B
Authority
CN
China
Prior art keywords
control signal
signal
control
switch
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610512876.3A
Other languages
English (en)
Other versions
CN106201961A (zh
Inventor
韩应贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201610512876.3A priority Critical patent/CN106201961B/zh
Priority to US15/225,645 priority patent/US20180004549A1/en
Publication of CN106201961A publication Critical patent/CN106201961A/zh
Application granted granted Critical
Publication of CN106201961B publication Critical patent/CN106201961B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Programmable Controllers (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

本发明提供了一种控制处理器工作频率的计算器系统，包括平台路径控制器、复杂可编程逻辑器件、第一开关与处理器。复杂可编程逻辑器件耦接于平台路径控制器与第一开关之间。处理器耦接第一开关。平台路径控制器用以依据第一固件与指令输入单元的第一控制信号生成并输出第二控制信号。复杂可编程逻辑器件用以依据第二固件与第二控制信号生成并输出第三控制信号。第一开关用以接收第三控制信号。若第三控制信号为有效信号，第一开关导通，并输出触发信号。处理器具有PROCHOT接脚。处理器接收触发信号，触发PROCHOT接脚，以实现频率控制。

Description

控制处理器工作频率的计算器系统与方法
技术领域
本发明涉及一种控制处理器工作频率的计算器系统与方法，尤其是一种针对触发处理器改变频率的计算器系统与方法。
背景技术
服务器一般具备完整的机箱、电源、主板或储存设备等标准组件，除此之外，一般的服务器都会有一个关联于处理器的主芯片。作为服务器的运算核心，处理器的验证工作至关重要。其中，处理器的频率切换操作是一个很关键的验证项目。以往在测试处理器的频率切换操作时，往往是直接提供一个预设的环境，例如以热风枪直接对处理器进行加热，以检查处理器是否能够对应地切换操作频率，从而去分析处理器的效能。这种方式使得在相关测试工作上还是相当地倚重人工，另一方面，目前服务器逐渐朝向不具基板处理控制器(baseboard management board，BMC)的方向发展，如何在不藉由基板处理控制器的情况下去进行触发控制也是一个至关重要的题目。
发明内容
本发明的目的在于提供一种控制处理器工作频率的计算器系统与方法，得以在不藉由基板管理控制器的情况下自动地触发和控制处理器的工作频率，以提升效率以及正确率。
为了达到上述目的，本发明提供了一种控制处理器工作频率的计算器系统，所述的计算器系统包括平台路径控制器、复杂可编程逻辑器件、第一开关与处理器。平台路径控制器耦接复杂可编程逻辑器件，第一开关耦接复杂可编程逻辑器件，处理器耦接第一开关。平台路径控制器用以接收指令输入单元的第一控制信号。且平台路径控制器用以依据第一固件与第一控制信号生成并输出第二控制信号。复杂可编程逻辑器件用以接收所述第二控制信号。复杂可编程逻辑器件依据第二固件与第二控制信号生成并输出第三控制信号。第一开关用以接收第三控制信号。若第三控制信号为有效信号，第一开关导通，并输出触发信号。处理器具有PROCHOT接脚。处理器接收触发信号，触发PROCHOT接脚，以实现频率控制。
本发明还揭露了一种控制处理器工作频率的方法，所述的方法包括提供第一控制信号给平台路径控制器，并今平台路径控制器接收第一控制信号。且依据第一固件与第一控制信号生成并输出第二控制信号。今复杂可编程逻辑器件接收第二控制信号，且依据第二固件与第二控制信号生成并输出第三控制信号。今第一开关接收第三控制信号，并判断第三控制信号是否有效，若第三控制信号为有效信号，则第一开关导通，并输出触发信号。今处理器的PROCHOT接脚接收触发信号，PROCHOT接脚被触发，进而实现频率控制。
综合以上所述，本发明提供了一种控制处理器工作频率的计算器系统与方法，藉由平台路径控制器(platform controller hub，PCH)及复杂可编程逻辑器件(ComplexProgrammable Logic Device，CPLD)选择性地经由处理器的PROCHOT接脚触发处理器对应地控制工作频率。藉此，得以在不需基板管理控制器的情况下，直接触发处理器以控制工作频率。另一方面，在工作环境配合的情况下，更能直接经由计算机的操作系统，例如是窗口(windows)操作系统或者是linux操作系统，直接经由本发明提供的计算器系统与方法来对处理器下指令以控制处理器的工作频率。
以上之关于本揭露内容之说明及以下之实施方式之说明系用以示范与解释本发明之精神与原理，并且提供本发明之专利申请范围更进一步之解释。
附图说明
图1为本发明实施例中控制处理器工作频率的计算器系统的功能方块图；
图2为本发明实施例中控制处理器工作频率的计算器系统的局部电路示意图；
图3为本发明实施例中控制处理器工作频率的方法的流程示意图。
图中：
1 控制处理器工作频率的计算器系统
12 处理器
122 PROCHOT接脚
14 第一开关
16 复杂可编程逻辑器件
18 平面路径控制器
20 指令输入单元
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参照图1，图1为本发明实施例中控制处理器工作频率的计算器系统的功能方块图。本发明提供了一种控制处理器工作频率的计算器系统1，后续系以所述的计算器系统1简要称之。所述的计算器系统1包括平台路径控制器18(platform controller hub，PCH)、复杂可编程逻辑器件16(complex programmable logic device，CPLD)、第一开关14与处理器12。平台路径控制器18耦接复杂可编程逻辑器件16，第一开关14耦接复杂可编程逻辑器件16，处理器12耦接第一开关14。处理器12具有PROCHOT接脚122。
平台路径控制器18用以接收指令输入单元20的第一控制信号。平台路径控制器18具有一第一固件，第一固件中储存有对应于第一控制信号的指令。当平台路径控制器18接收到第一控制信号时，平台路径控制器18依据第一控制信号与第一固件产生并输出第二控制信号。在一实施例中，指令输入单元20例如可插拔地耦接平台路径控制器18，但并不以此为限。
复杂可编程逻辑器件16例如是以序列通用型的输入输出传输接口(SerialGeneral Purpose Input Output，SGPIO)耦接平台路径控制器18。当复杂可编程逻辑器件16接收到第二控制信号时，复杂可编程逻辑器件16依据第二控制信号与第二固件产生并输出第三控制信号。第二固件中储存有对应于第二控制信号的指令。在一实施例中，第二固件中具有逻辑判断式，并判断第二控制信号所载的信息是否符合逻辑判断式中的判断条件，并对应地产生第三控制信号。所述的逻辑判断式可具有至少一判断条件。在一实施例中，第二控制信号例如指示有主板上的至少一组件的温度监控结果，也就是说，第二控制信号用以指示对应的至少一组件是否过热。用户得以藉由提供第一控制信号给平台路径控制器18以控制第二控制信号中的相应字段或位区段，以仿真所述至少一组件过热的情况。而所述的至少一组件判断条件在一种解读方式中，则可被视为用以判断所述的至少一组件是否过热或者有其他的异常情况。判断式的设计考虑为所属技术领域具有通常知识者可自由设计，并不以所举之例为限。
处理器12具有PROCHOT接脚。处理器12经由PROCHOT接脚接收触发信号，以实现频率控制。第一开关14耦接于复杂可编程逻辑器件16与处理器12的PROCHOT接脚122之间。当第三控制信号为有效信号时，第一开关14导通，并输出触发信号至PROCHOT接脚，以经由PROCHOT接脚122触发处理器12调整工作频率，以实现频率控制。在一实施例中，当第三控制信号为有效信号时，第一开关14导通而将处理器12的PROCHOT接脚122耦接至低电压准位或耦接至地。于实务上，第一开关14可以是NPN型的双极性场效晶体管(bipolar junctiontransistor，BJT)或PNP型的双极性场效晶体管，但并不以此为限。为求叙述简明，后续以第一开关14具有第一端、第二端与控制端举例说明之。在一实施例中，第三控制信号例如为一电压准位信号并被提供至第一开关14的控制端，当第三控制信号为相对的低电压准位时，第一开关14被复杂可编程逻辑器件16导通。第一开关14的第一端、第二端与控制端于实务上更可耦接电阻或其他电子组件以达到更好的工作效能，在此并不加以限制。
在一实施例中，用户可藉由指令输入单元20简便地对计算器系统1下指令以控制处理器12的工作频率。指令输入单元20例如为运作有窗口(windows)操作系统或者是linux操作系统的计算机或服务器，但不以此为限。首先，经由操作系统释放(release)平台路径控制器18与复杂可编程逻辑器件16之间的序列通用型的输入输出传输接口当中的一个通道。此通道例如为SGPIO_SATA_LOAD。在一实施例中，此信道的默认值为高电压准位。所述的高电压准位系相对于使用者所使用的标准而言，在此并不限定其详细的电压值。当平台路径控制器18接收到第一控制信号时，平台路径控制器18依据第一控制信号与第一固件产生并输出第二控制信号至所述的序列通用型的输入输出传输通道。
被释放的此序列通用型的输入输出传输通道在复杂可编程逻辑器件16的第二固件中对应有相对的指令语句。换句话说，复杂可编程逻辑器件16的第二固件具有第二控制指令，当复杂可编程逻辑器件16自如前述的通道接收到第二控制信号时，复杂可编程逻辑器件16会依据第二控制信号与第二固件中的相关指令产生第三控制信号。在一实施例中，当第一控制信号指示降低处理器12的工作频率时，第三控制信号为低电压准位。
对应于上述，以下为举各组件相关的控制语句或指令进行说明，但实际上的实施方式并不以下述为限。
于一实施例中，提供一个平台路径控制器(接脚为：GPP_F11)与复杂可编程逻辑器件连通的GPIO通道(如为：SGPIO_SATA_LOAD)，其默认为低电位有效，其中，平台路径控制器对应所述GPIO通道的寄存器为0xfdae640，所述输出脚位的目标标识符(Target Port ID)为0xAE.F6。
用户可藉由窗口操作系统输入指令以提供第一控制信号给平台路径控制器18以触发处理器降频或恢复默认值。其中，指令(1)系用以触发处理器降频，如为：GPIO Settingenable，指令(2)用以恢复默认值，如为：GPIO Setting default。当接收指令为指令(1)时，PCH执行指令：clear bit 0 of 0xfdae0640，使GPIO电位拉低；当接收指令为指令(2)时，PCH执行指令：set bit0 of 0xfdae0640，使GPIO电位恢复为高电位。
具体的，以下为当平台路径控制器18接收到指令(1)时，第一固件如何执行拉低GPIO电位。如果设0xAE.F6的补偿量(offset)为0x618，则其地址(Address)为：Address＝(SBREG)|(0xAE<<16)|(0x618)，即在Address地址中写入0x80000201；如果GPP_F11设为低输出(Low output)，0xAE.F6的补偿量为0x61C，则其地址(Address)为：Address＝(SBREG)|(0xAE<<16)|(0x61C)，即在Address地址中写入0x00000000。基于上述设定，平台路径控制器18内部涉及GPIO读写的控制语句包括：
unsigned long long addressCtrl＝(address)|(0xAE<<16)|(0x618)；
setMemLong32(addressCtrl，0x80000201)；
unsigned int outputValue＝0；
unsigned long long addressData＝address|(0xAE<<16)|(0x61C)；
setMemLong32(addressData，outputValue)；
通过执行上述读写语句后，address的执行结果为0xfd000000，最终实现平台路径控制器18输出为低电位，并通过SGPIO将低电位信号传输给复杂可编程逻辑器件。
对应的，复杂可编程逻辑器件接收到上述SGPIO低电位信号后，通过执行预先存储于其第二固件中的指令：「assign PAL_CPU_PROCHOT＝FM SLPS0N？(～VR PVCC CPU VR HOTN)|(～CPU dimm event co n)|(～SGPIO_SATA_LOAD)」，所述执行结果为一电位信号。
复杂可编程逻辑器件输出端与处理器脚位PROCHOT连接，其传递信号为PAL_CPU_PROCHOT，若所述电位信号为有效信号时，即处理器脚位PROCHOT触发，实现处理器降频。
请参照图2以说明复杂可编程逻辑器件、第一开关与处理器的PROCHOT之间的连接方式，图2为根据本发明控制处理器工作频率的计算器系统的局部电路示意图。如前所述，第一开关14例如为NPN型的双极性晶体管。第一开关14的控制端用以接收复杂可编程逻辑器件16提供的第三控制信号，处理器12的PROCHOT接脚122例如耦接于第一开关14的第一端，第一开关14的第二端则例如耦接至低电压准位或者是耦接至地。在这样的电路架构下，处理器12的PROCHOT接脚122默认为高电压准位。而当第三控制信号为相对的高电压准位时，处理器12的PROCHOT接脚122被耦接至低电压准位或被耦接至地，而今处理器12受触发而降频。其中，第一开关14可以是NPN型的双极性晶体管、PNP型的双极性晶体管、N型金属氧化物半导体晶体管或者是P型金属氧化物半导体晶体管。所属技术领域具有通长知识者经详阅本说明书后，当可类推而自行定义各参考电压的相对大小，而不以此为限。
依据上述的概念，本发明还提供了一种控制处理器工作频率的方法。请参照图3，图3为根据本发明控制处理器工作频率的方法的流程示意图。在步骤S301中，提供第一控制信号给平台路径控制器。接着在步骤S303中，今平台路径控制器接收第一控制信号，平台路径控制器的第一固件依据第一控制信号执行，生成并输出第二控制信号。并且，在步骤S305中，今复杂可编程逻辑器件接收第二控制信号，复杂可编程逻辑器件的第二固件依据第二控制信号执行，生成并输出第三控制信号。再在步骤S307中，今第一开关接收第三控制信号，并判断第三控制信号是否有效，若第三控制信号为有效信号，则第一开关导通，并输出触发信号。然后，在步骤S309中，今第一开关接收第三控制信号，并判断第三控制信号是否有效，若第三控制信号为有效信号，则第一开关导通，并输出触发信号。
综合以上所述，本发明提供了一种控制处理器工作频率的计算器系统与方法，藉由复杂可编程逻辑器件选择性地经由处理器的PROCHOT接脚触发处理器，以对应地控制处理器的工作频率。藉此，得以在不需基板管理控制器的情况下，直接触发处理器以控制工作频率。另一方面，还能藉由平台路径控制器来驱动复杂可编程逻辑器件，而今用户可以直接经由计算机的操作系统，例如是窗口操作系统或者是linux操作系统，直接经由本发明提供的计算器系统与方法来对处理器下指令以控制处理器的工作频率。藉此，提供了一种新型态的控制方法，此控制方法可作为测试使用，大大地提高了相关测项的测试效率，相当具有实用性。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种控制处理器工作频率的计算器系统，其特征在于，包括：
一平台路径控制器，接收一指令输入单元的一第一控制信号，所述平台路径控制器依据一第一固件与所述第一控制信号生成并输出一第二控制信号；
一复杂可编程逻辑器件，耦接所述平台路径控制器，接收所述第二控制信号，依据一第二固件与所述第二控制信号生成并输出一第三控制信号；
一第一开关，耦接所述复杂可编程逻辑器件，接收所述第三控制信号，若所述第三控制信号为有效信号，所述第一开关导通，并输出一触发信号；以及
一处理器，具有一PROCHOT接脚，耦接所述第一开关，接收所述触发信号，触发所述PROCHOT接脚，以实现频率控制。
2.如权利要求1所述的计算器系统，其特征在于，所述第一开关包含一第一端、一第二端以及一控制端，所述第一端耦接一接地端，所述第二端耦接所述PROCHOT接脚，所述控制端耦接所述复杂可编程逻辑器件。
3.如权利要求1所述的计算器系统，其特征在于，所述第三控制信号为一电压准位信号，当所述电压准位信号为低电压准位时，所述复杂可编程逻辑器件导通所述第一开关。
4.如权利要求1所述的计算器系统，其特征在于，所述指令输入单元为一外部指令输入设备，可插拔地耦接所述平台路径控制器。
5.如权利要求1所述的计算器系统，其特征在于，所述第二控制信号为SGPIO信号，所述第二固件包含一第二控制指令，所述第二控制指令依据所述第二控制信号执行，生成并输出所述第三控制信号。
6.如权利要求1所述的计算器系统，其特征在于，所述PROCHOT接脚默认具有高电压准位。
7.一种控制处理器工作频率的方法，其特征在于，包括：
提供一第一控制信号给一平台路径控制器；
令所述平台路径控制器接收所述第一控制信号，且依据一第一固件与所述第一控制信号生成并输出一第二控制信号；
令一复杂可编程逻辑器件接收所述第二控制信号，且依据一第二固件与所述第二控制信号生成并输出一第三控制信号；
令一第一开关接收所述第三控制信号，并判断所述第三控制信号是否有效，若所述第三控制信号为有效信号，则所述第一开关导通，并输出一触发信号；以及
令一处理器的一PROCHOT接脚接收所述触发信号，所述PROCHOT接脚被触发，进而实现频率控制。
8.如权利要求7所述的方法，其特征在于，所述第三控制信号为一电压准位信号，当所述电压准位信号为低电压准位时，令所述复杂可编程逻辑器件导通所述第一开关。
9.如权利要求7所述的方法，其特征在于，所述第二控制信号为SGPIO信号，所述第二固件包含一第二控制指令，依据所述第二控制信号执行所述第二控制指令以生成并输出所述第三控制信号。
10.如权利要求7所述的方法，其特征在于，令所述PROCHOT接脚默认具有高电压准位。
CN201610512876.3A 2016-07-01 2016-07-01 控制处理器工作频率的计算器系统与方法 Active CN106201961B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610512876.3A CN106201961B (zh) 2016-07-01 2016-07-01 控制处理器工作频率的计算器系统与方法
US15/225,645 US20180004549A1 (en) 2016-07-01 2016-08-01 Computer system and method for controlling operating frequency of processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610512876.3A CN106201961B (zh) 2016-07-01 2016-07-01 控制处理器工作频率的计算器系统与方法

Publications (2)

Publication Number Publication Date
CN106201961A CN106201961A (zh) 2016-12-07
CN106201961B true CN106201961B (zh) 2019-05-07

Family

ID=57463823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610512876.3A Active CN106201961B (zh) 2016-07-01 2016-07-01 控制处理器工作频率的计算器系统与方法

Country Status (2)

Country Link
US (1) US20180004549A1 (zh)
CN (1) CN106201961B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10754410B2 (en) * 2018-11-09 2020-08-25 Monolithic Power Systems, Inc. System and method for standby mode operation of power management system
CN113727049B (zh) * 2020-08-28 2024-02-02 青岛海信商用显示股份有限公司 显示设备及其界面显示方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101751067B (zh) * 2008-11-11 2012-05-23 盛群半导体股份有限公司 应用于多个微处理器的同步电路
CN102375775B (zh) * 2010-08-11 2014-08-20 英业达股份有限公司 一种具有检测系统不可恢复错误指示信号的计算机系统
CN102708031B (zh) * 2012-05-15 2016-08-31 浪潮电子信息产业股份有限公司 一种快速定位故障内存的方法
CN104461805A (zh) * 2014-12-29 2015-03-25 浪潮电子信息产业股份有限公司 基于cpld的系统状态检测方法、cpld及服务器主板

Also Published As

Publication number Publication date
US20180004549A1 (en) 2018-01-04
CN106201961A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
US20160196194A1 (en) Automatic hardware recovery system
US9274174B2 (en) Processor TAP support for remote services
CN106610712B (zh) 基板管理控制器复位系统及方法
EP3117327B1 (en) Universal serial bus emulation of peripheral devices
US9678914B2 (en) Hot removing an I/O module with multiple hot plug slots
CN107608847B (zh) 电子设备及其控制方法和控制装置
US8935451B2 (en) Network card detecting circuit
CN106201961B (zh) 控制处理器工作频率的计算器系统与方法
CN103605596A (zh) 用于atca刀片上的fpga芯片与bmc芯片协同电源管理系统和方法
US9665526B2 (en) Implementing IO expansion cards
US7620320B2 (en) Fibre selective control switch system
CN114356671A (zh) 板卡调试装置、系统及方法
CN113608970A (zh) 核心板，服务器，故障修复方法、装置以及存储介质
CN112948186B (zh) 检测装置和接口信号的检测方法
US11341013B2 (en) Electronic device having a debugging device
US11803491B1 (en) Method for controlling a target memory by programmably selecting an action execution circuit module corresponding to a triggered preset state
CN108009117B (zh) 飞腾计算机功能接口的控制装置及方法
CN105868042B (zh) 一种看门狗电路
CN111338907A (zh) 一种pcie设备的远程状态监测系统及方法
CN109542198A (zh) 一种控制pcie卡上电的方法及设备
TWI483124B (zh) 電腦系統及電腦系統的使用方法
US11334506B2 (en) Interface connection device, system and method thereof
US9959235B2 (en) Input/output switching method, electronic device, and system for a server
JP6036229B2 (ja) バッテリ制御装置、バッテリ制御方法及びプログラム
CN206833587U (zh) 一种触屏pos设备pin数据保护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant