CN106130092B - 一种升压电路 - Google Patents

Abstract

本申请提供了一种升压电路，电容C1、C2、电感L1、二极管D1、开关、控制电路、被供电电路、充电控制电路和BAT，C1的一端、L1的一端和控制电路均与输入节点VIN相连，L1的另一端、D1的一端与开关的第一端相连，控制电路的输出端与开关的第二端相连，D1的另一端、C2的一端和被供电电路与输出节点VO相连，C1的另一端、开关的第三端、C2的另一端和被供电电路接地；充电控制电路分别与VO、控制电路相连，BAT分别与控制电路和充电控制电路相连；在VIN的电压低于第一参考电压时，BAT对控制电路供电；当输出节点的电压高于充电控制电路的启动电压时，所述充电控制电路从所述输出节点取电并对BAT充电。本申请可在输入电压很低时启动升压电路。

Description

一种升压电路

技术领域

本申请涉及电路技术领域，尤其涉及一种升压电路。

背景技术

图1示出了现有技术中升压电路的结构示意图，如图所示，控制电路输出占空比信号来控制开关S1的导通与关断。

当开关S1导通时，电流由输入电压VIN经过电感L1流经开关S1到地，此时对电感储能，电感电流以VIN/L的斜率上升，其中VIN为输入电压VIN的电压值，L为电感L1的电感值；被供电电路靠输出电容C2上的电荷供电。

当开关S1关断时，电流由VIN经过电感L1流经二极管D1到输出，对输出电容充电，此时电感释放能量，电感电流以-(VO-VIN)/L的斜率下降，其中负号表示其斜率下降，VO为VO节点的输出电压值。电感对输出电容C2和被供电电路供电。

一般控制电路中晶体管的阈值电压在0.7V左右，即，控制电路的最低工作电压不能低于0.7V；另外，开关S1的开启电压也需要0.7V，在较低温度和器件性能较差时，开关S1的开启电压可能高达1V，甚至更高。

现有技术不足在于：

在输入电压较低时升压电路不能工作。

发明内容

本申请实施例提出了一种升压电路，以解决现有技术中在输入电压较低时升压电路不能工作的技术问题。

本申请实施例提供了一种升压电路，包括：电容C1、电容C2、电感L1、二极管D1、开关、控制电路、被供电电路、充电控制电路和可充电电池BAT，其中，所述C1的第一端、L1的第一端和控制电路均与输入节点VIN相连，L1的另一端、D1的第一端均与开关的第一端相连，所述控制电路的输出端与开关的第二端相连，D1的第二端、C2的第一端和被供电电路均与输出节点VO相连，所述C1的第二端、S1的第三端、C2的第二端和被供电电路均接地；所述充电控制电路分别与VO、控制电路相连，所述BAT正极分别与控制电路和充电控制电路相连，所述BAT负极接地；

在输入节点的电压低于第一参考电压时，所述可充电电池对所述控制电路供电；当输出节点的电压高于充电控制电路的启动电压时，所述充电控制电路从所述输出节点取电并对BAT充电。

有益效果如下：

由于本申请实施例所提供的升压电路，通过改进传统升压电路，增加了充电控制电路和可充电电池，当输入电压VIN低于第一参考电压时，可以由可充电电池向所述控制电路充电来支持其工作；当输出电路足以支持充电控制电路工作时，充电控制电路可以从输出节点VO取电对可充电电池充电，通过及时对电池充电来保证电池一直有电，通过电池供电来保证输入电压VIN很低时也可以支持控制电路工作、进而启动升压电路正常工作。

附图说明

下面将参照附图描述本申请的具体实施例，其中：

图1示出了现有技术中升压电路的结构示意图；

图2示出了本申请实施例中升压电路的结构示意图一；

图3示出了本申请实施例中升压电路的结构示意图二；

图4示出了本申请实施例中控制电路的结构示意图一；

图5示出了本申请实施例中控制电路的结构示意图二；

图6示出了本申请实施例中电平移动电路的结构示意图一；

图7示出了本申请实施例中电平移动电路的结构示意图二；

图8示出了本申请实施例中电平移动电路的结构示意图三；

图9示出了本申请实施例中第一驱动器的结构示意图一；

图10示出了本申请实施例中第一驱动器的结构示意图二。

具体实施方式

为了使本申请的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。并且在不冲突的情况下，本说明中的实施例及实施例中的特征可以互相结合。

发明人在发明过程中注意到：

一般控制电路中晶体管的阈值电压可能在0.7V左右，这意味着控制电路的最低工作电压不能低于0.7V；当输入电压过低时(例如：输入电压来自太阳能电池，或其他无线信号中耦合产生的能量，这些电压有时会非常低，如0.3V)，无法支持控制电路工作。

另外，开关S1的开启电压也需要0.7V，在较低温度和器件性能较差时，开关S1的开启电压可能高达1V，甚至更高。

综上所述，当输入电压较低时，传统的升压电路则无法工作。

基于此，本申请提出了一种升压电路，通过改进现有技术，使得升压电路可以工作在更低的输入电压下。

下面结合具体实施例对本申请所提出的升压电路进行说明。

图2示出了本申请实施例中升压电路的结构示意图一，如图所示，所述升压电路可以包括：电容C1、电容C2、电感L1、二极管D1、开关、控制电路、被供电电路、充电控制电路和可充电电池BAT，其中，所述C1的第一端、L1的第一端和控制电路均与输入节点VIN相连，L1的第二端、D1的第一端均与开关的第一端相连，所述控制电路的输出端与开关的第二端相连，D1的第二端、C2的第一端和被供电电路均与输出节点VO相连，所述C1的第二端、开关的第三端、C2的第二端和被供电电路均接地；所述充电控制电路分别与VO、控制电路相连，所述BAT正极分别与控制电路和充电控制电路相连，所述BAT负极接地；

在输入节点的电压低于第一参考电压时，所述可充电电池对所述控制电路供电；当输出节点的电压高于充电控制电路的启动电压时，所述充电控制电路从所述输出节点取电并对BAT充电。

其中，本申请实施例中所述可充电电池为可以多次充电、放电的电池，例如：锂电池。

具体实施时，所述控制电路和所述充电控制电路可以分别由两个芯片实现，为了进一步节省成本，也可以将控制电路和充电控制电路在一个芯片内实现。

所述第一参考电压可以设置为所述升压电路的启动电压。所述升压电路的启动电压通常可以设置为高于控制电路的最低工作电压，所述充电控制电路的启动电压通常可以设置为支持充电控制电路正常工作的电压。

具体实施时，在输入节点的电压高于第一参考电压(例如：升压电路的启动电压)时，可以由输入节点或所述可充电电池对所述控制电路进行供电，也可以由输入节点对所述控制电路的一部分元器件(例如：较为耗电的元器件)进行供电、由可充电电池对所述控制电路的另一部分元器件(例如：耗电较少的元器件)进行供电，本申请对此不作限制。

由于本申请实施例所提供的升压电路，对传统升压电路进行了改进，增加了充电控制电路和可充电电池，当输入电压VIN低于第一参考电压时，由可充电电池向所述控制电路充电来支持其工作；当输出电路足以支持充电控制电路工作时，充电控制电路从输出节点VO取电对可充电电池充电，通过及时对电池充电来保证电池一直有电，通过电池供电来保证输入电压VIN很低时也可以支持控制电路工作、进而启动升压电路，使得升压电路正常工作。

实施中，所述开关可以包括：第一开关MN1和第二开关MN2，所述MN1和MN2的第一端相连作为开关的第一端，所述MN1和MN2的第三端相连作为开关的第三端，所述控制电路的第一输出端DRV1与所述第一开关MN1的第二端相连，所述控制电路的第二输出端DRV2与所述第二开关MN2的第二端相连。

图3示出了本申请实施例中升压电路的结构示意图二，如图所示，所述升压电路的第一开关可以为N型金属氧化物(MOS，metal-oxide-semiconductor)管MN1，所述升压电路的第二开关可以为NMOS管MN2，其中，

MN1的漏极作为第一开关的第一端，MN1的栅极作为第一开关的第二端，MN1的衬体和源极作为第一开关的第三端；

MN2的漏极作为第二开关的第一端，MN2的栅极作为第二开关的第二端，MN2的衬体和源极作为第一开关的第三端。

实施中，所述控制电路可以包括：误差放大器EA、比较器Comp1、脉宽调制电路、逻辑运算单元、电平移动电路LVL、第一驱动器DR1和第二驱动器DR2；所述DR1由VIN提供电源，所述DR2由BAT提供电源；

所述Comp1的第一输入端输入VIN电压、第二输入端输入第一参考电压VR1，所述EA的第一输入端输入VO电压、第二输入端输入第二参考电压VR2，所述EA的输出端与所述脉宽调制电路相连；所述逻辑运算单元的输入端分别与Comp1的输出端和脉宽调制电路的输出端相连，所述逻辑运算单元的输出端分别与第一支路和第二支路相连；所述第一支路包括LVL和DR1，所述LVL分别与BAT和VIN相连，所述DR1的输入端与LVL的输出端相连，所述DR1的输出端作为控制电路的第一输出端DRV1；所述第二支路包括DR2，所述DR2的输出端作为控制电路的第二输出端DRV2；

在输入节点的电压高于所述第一参考电压时，所述Comp1输出有效信号，所述逻辑运算单元向第一支路输出脉冲调制信号、向第二支路输出无效信号，所述第一支路根据所述脉冲调制信号控制MN1交替导通和截止、所述第二支路控制MN2关断；在输入节点的电压低于所述升压电路的启动电压时，所述Comp1输出无效信号，所述逻辑运算单元向第一支路输出无效信号、向第二支路输出脉冲调制信号，所述第一支路控制MN1关断、所述第二支路根据所述脉冲调制信号控制MN2交替导通和截止。

具体实施时，所述控制电路可以进一步包括参考电压产生电路REF，所述REF的第一输出端与所述Comp1的第二输入端相连，用于输出第一参考电压；所述REF的第二输出端与所述EA的第二输入端相连，用于输出第二参考电压。

图4示出了本申请实施例中控制电路的结构示意图一，如图所示，所述控制电路可以包括参考电压产生电路REF、误差放大器EA、比较器Comp1、脉宽调制电路、逻辑运算单元、电平移动电路LVL、第一驱动器DR1和第二驱动器DR2。

所述逻辑运算单元的第一输入端可以与Comp1的输出端相连，所述逻辑运算单元的第二输入端可以与脉冲调制电路的输出端相连，所述逻辑运算单元的第一输出端可以与第一支路相连，所述逻辑运算单元的第二输出端可以与第二支路相连。

在输入节点的电压高于所述升压电路的启动电压时，所述Comp1输出有效信号；在输入节点的电压低于所述升压电路的启动电压时，所述Comp1输出无效信号。

在所述Comp1的输出端为有效信号时，所述逻辑运算单元向第一支路输出脉冲调制信号，所述LVL将脉冲调制信号经驱动器DR1输出至DRV1，进而控制MN1交替导通和截止，所述逻辑运算单元向第二支路输出无效信号，并经驱动器DR2输出至DRV2，进而控制MN2关断；

在所述Comp1的输出端为无效信号时，所述逻辑运算单元向第二支路输出脉冲调制信号并经驱动器DR2输出至DRV2，进而控制MN2交替导通和截止，所述逻辑运算单元向第一支路输出无效信号并经驱动器DR1输出至DRV1，进而控制MN1关断。

实施中，所述逻辑运算单元可以包括：反相器INV1、第一与门AND1和第二与门AND，所述INV1的输入端与所述Comp1的输出端相连，所述AND1的输入端分别与Comp1的输出端和脉冲调制电路的输出端相连，所述AND2的输入端分别与INV1的输出端和脉冲调制电路的输出端相连，所述AND1的输出端作为逻辑运算单元的第一输出端与第一支路相连，所述AND2的输出端作为逻辑运算单元的第二输出端与第二支路相连。

图5示出了本申请实施例中控制电路的结构示意图二，如图所示，所述控制电路可以包括参考电压产生电路REF、误差放大器EA、比较器Comp1、反相器INV1、脉宽调制电路、第一与门AND1、第二与门AND2、电平移动电路LVL、第一驱动器DR1和第二驱动器DR2。

其中，参考电压产生电路REF可以采用各种现有技术中带隙基准电路实现，其可以产生两个参考电压输出信号VR1、VR2；比较器Comp1比较来自VIN输入端的输入电压和参考电压VR1，产生模式信号Mode1，经反相器INV1后产生Mode2。当输入电压VIN大于参考电压VR1时，Mode1为高电平，电路工作在第一模式；当输入电压VIN小于参考电压VR1时，Mode2为高电平，电路工作在第二模式。

误差放大器放大VR2和VO的电压差信号，产生误差电压EAO，经过脉宽调制电路后，产生PWM信号。当Mode1为高电平时，电路工作在第一模式，D1与PWM信号保持相同，经过电平转换电路LVL后，将产生高电平为VIN的开关信号DI1，经过驱动器DR1输出至DRV1，从而实现对图3中MN1的控制。

当Mode1为高电平时，Mode2为低电平，导致与门AND2的输出信号D2恒为低电平，经过驱动器DR2后，DRV2仍为低电平，MN2处于关断状态。当Mode2为高电平时，电路工作在第二模式，D2与PWM信号保持相同，由于D2信号的电源与后级驱动器DR2的电源相同，因此无需电平移动电路。D2信号经过驱动器DR2输出至DRV2，从而实现对图3中MN2的控制。

当Mode2为高电平时，Mode1为低电平，导致与门AND1的输出信号D1恒为低电平，经过驱动器DR1后，DRV1仍为低电平，MN1处于关断状态。

图5中，参考电压产生电路REF、比较器Comp1、误差放大器EA、脉宽调制电路、反相器INV1、与门AND1、AND2以及部分LVL中的电路都是以VBAT供电。原因是这些电路的电流消耗很小，对电池放电较少。而驱动器DR1和DR2的电流消耗较大，这样当VIN电压较低时，可以通过工作在第二模式下，实现电路的正常工作，从而实现升压功能。当VIN电压较高时，可以直接让DR1工作在VIN下，实现升压功能，此时不让DR2工作，有助于节省电池上的能量，避免电池电量容易被耗尽。

实施中，所述第一参考电压VR1可以为所述第一驱动器DR1与所述第一开关MNI均正常工作时的最低工作电压。

本申请实施例中第一参考电压VR1可以被设置为驱动器DR1和MN1能同时正常工作的最低工作电压。

实施中，所述LVL的输入信号D1与输出信号DI1有效性相同，在所述D1与DI1均有效时，所述D1的电压值为BAT的电压值，所述DI1的电压值为VIN的电压值。

具体实施时，本申请实施例中LVL的输出信号DI1的逻辑关系可以与输入信号D1相同，即当输入信号D1为高电平时，输出信号也为高电平；当输入信号D1为低电平时，输出信号也为低电平。输入信号和输出信号高电平的电压值可以不同，输入信号高电平的电压值可以等于VBAT的电压值，输出信号高电平的电压值可以等于VIN的电压值。

图6示出了本申请实施例中电平移动电路的结构示意图一，如图所示，实施中，所述LVL可以包括：第三NMOS晶体管MN3、第四NMOS晶体管MN4、第一PMOS晶体管MP1、第二PMOS晶体管MP2和反相器，所述反相器由BAT供电，所述LVL的输入端分别与MN3的栅极、反相器的输入端相连，所述反相器的输出端与MN4的栅极相连，所述MN3的漏极分别与MP1的漏极、MP2的栅极相连，所述MN4的漏极分别与MP1的栅极、MP2的漏极相连并作为LVL的输出端，所述MP1和MP2的衬体和源极均连接至VIN，所述MN3和MN4的衬体和源极均接地。

实施中，所述反相器可以包括：第三PMOS晶体管MP3和第五NMOS晶体管MN5，所述MP3和MN5的栅极相连并与LVL的输入端相连，所述MP3和MN5的漏极相连并作为反相器的输出端，所述MP3的衬体和源极接BAT，所述MN5的衬体和源极接地。

图7示出了本申请实施例中电平移动电路的结构示意图二，如图所示，当输入信号D1为高电平(等于VBAT电压)时，MN3导通，导致A点被拉至低电平(等于地电位)，MP2导通，导致DI1被上拉至高电平(等于VIN的电压)，D1经过MN5、MP3形成的反相器后，信号DN为低电平，MN4被关断。

当输入信号D1为低电平(等于地电位)时，MN3被关断，输入信号D1经过MN5、MP3形成的反相器后，信号二DN为高电平，MN4导通，将输出DI1拉低至低电平(即地电位)，MP1导通，将节点A上拉至高电平，导致MP2被关断。

为了避免流经MP1和MP2的瞬间电流过大，本申请实施例还可以采用如下方式实施。

实施中，所述MN3的漏极经第一电阻R1与所述MP1的漏极相连，所述MN4的漏极经第二电阻R2与所述MP2的漏极相连。

图8示出了本申请实施例中电平移动电路的结构示意图三，如图所示，R1连接于MN3的漏极与MP1的漏极之间，R2连接于MN4的漏极与MP2的漏极之间。

其中，电阻R1、R2的目的是现在电平移动电流工作的瞬间电流，避免流经MP1和MP2的瞬间电流过大，减少对电源的冲击。

实施中，所述第一驱动器DR1可以包括：第一级反相器和第二级反相器，所述第一级反相器和第二级反相器均由VIN供电，所述第一级反相器的输入端为所述DR1的输入端，所述第一级反相器的输出端与所述第二级反相器的输入端相连，所述第二级反相器的输出端为所述DR1的输出端。

图9示出了本申请实施例中第一驱动器的结构示意图一，如图所示，所述DR1可以由两级反相器组成，第一级反相器与第二级反相器顺次相连，所述第一级反相器的输入端作为DR1的输入端，所述第二级反相器的输入端作为DR1的输出端，即DRV1。

图10示出了本申请实施例中第一驱动器的结构示意图二，如图所示，实施中，所述第一级反相器可以包括：第四PMOS晶体管MP4和第六NMOS晶体管MN6，所述第二级反相器包括第五PMOS晶体管MP5和第七NMOS晶体管MN7，所述MP4的栅极与MN6的栅极相连并作为第一级反相器的输入端，所述MP4的漏极与所述MN6的漏极相连并连接至所述MP5的栅极与所述MN7的栅极的连接点，所述MP5的漏极与所述MN7的漏极相连并作为DR1的输出端，所述MP4与MP5的衬体和源极均与VIN相连，所述MN6和MN7的衬体和源极均接地。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

Claims (9)

1.一种升压电路，其特征在于，包括：电容C1、电容C2、电感L1、二极管D1、开关、控制电路、被供电电路、充电控制电路和可充电电池BAT，其中，所述C1的第一端、L1的第一端和控制电路均与输入节点VIN相连，L1的第二端、D1的第一端均与开关的第一端相连，所述控制电路的输出端与开关的第二端相连，D1的第二端、C2的第一端和被供电电路均与输出节点VO相连，所述C1的第二端、开关的第三端、C2的第二端和被供电电路均接地；所述充电控制电路分别与VO、控制电路相连，所述BAT正极分别与控制电路和充电控制电路相连，所述BAT负极接地；

在输入节点的电压低于第一参考电压时，所述可充电电池对所述控制电路供电；当输出节点的电压高于充电控制电路的启动电压时，所述充电控制电路从所述输出节点取电并对BAT充电；

所述控制电路包括：误差放大器EA、比较器Comp1、脉宽调制电路、逻辑运算单元；

所述Comp1的第一输入端输入VIN电压、第二输入端输入第一参考电压VR1，所述EA的第一输入端输入VO电压、第二输入端输入第二参考电压VR2，所述EA的输出端与所述脉宽调制电路相连；所述逻辑运算单元的输入端分别与Comp1的输出端和脉宽调制电路的输出端相连，所述逻辑运算单元的输出端分别与第一支路和第二支路相连；

所述开关包括第一开关MN1和第二开关MN2，所述MN1和MN2的第一端相连作为开关的第一端，所述MN1和MN2的第三端相连作为开关的第三端，所述控制电路的第一输出端DRV1与所述第一开关MN1的第二端相连，所述控制电路的第二输出端DRV2与所述第二开关MN2的第二端相连；所述控制电路还包括：电平移动电路LVL、第一驱动器DR1和第二驱动器DR2；所述DR1由VIN提供电源，所述DR2由BAT提供电源；

所述第一支路包括LVL和DR1，所述LVL分别与BAT和VIN相连，所述DR1的输入端与LVL的输出端相连，所述DR1的输出端作为控制电路的第一输出端DRV1；所述第二支路包括DR2，所述DR2的输出端作为控制电路的第二输出端DRV2；

在所述VIN电压高于所述第一参考电压时，所述Comp1输出有效信号，所述逻辑运算单元向第一支路输出脉冲调制信号、向第二支路输出无效信号，所述第一支路根据所述脉冲调制信号控制MN1交替导通和截止、所述第二支路控制MN2关断；在所述VIN电压低于所述第一参考电压时，所述Comp1输出无效信号，所述逻辑运算单元向第一支路输出无效信号、向第二支路输出脉冲调制信号，所述第一支路控制MN1关断、所述第二支路根据所述脉冲调制信号控制MN2交替导通和截止。

2.如权利要求1所述的升压电路，其特征在于，所述逻辑运算单元包括反相器INV1、第一与门AND1和第二与门AND2，所述INV1的输入端与所述Comp1的输出端相连，所述AND1的输入端分别与Comp1的输出端和脉冲调制电路的输出端相连，所述AND2的输入端分别与INV1的输出端和脉冲调制电路的输出端相连，所述AND1的输出端作为逻辑运算单元的第一输出端与第一支路相连，所述AND2的输出端作为逻辑运算单元的第二输出端与第二支路相连。

3.如权利要求1所述的升压电路，其特征在于，所述第一参考电压VR1为所述第一驱动器DR1与所述第一开关MN1均正常工作时的最低工作电压。

4.如权利要求1所述的升压电路，其特征在于，所述LVL的输入信号D1与输出信号DI1有效性相同，在所述D1与DI1均有效时，所述D1的电压值为BAT的电压值，所述DI1的电压值为VIN的电压值。

5.如权利要求1所述的升压电路，其特征在于，所述LVL包括：第三NMOS晶体管MN3、第四NMOS晶体管MN4、第一PMOS晶体管MP1、第二PMOS晶体管MP2和反相器，所述反相器由BAT供电，所述LVL的输入端分别与MN3的栅极、反相器的输入端相连，所述反相器的输出端与MN4的栅极相连，所述MN3的漏极分别与MP1的漏极、MP2的栅极相连，所述MN4的漏极分别与MP1的栅极、MP2的漏极相连并作为LVL的输出端，所述MP1和MP2的衬体和源极均连接至VIN，所述MN3和MN4的衬体和源极均接地。

6.如权利要求5所述的升压电路，其特征在于，所述反相器包括：第三PMOS晶体管MP3和第五NMOS晶体管MN5，所述MP3和MN5的栅极相连并与所述LVL的输入端相连，所述MP3和MN5的漏极相连并作为反相器的输出端，所述MP3的衬体和源极接BAT，所述MN5的衬体和源极接地。

7.如权利要求5所述的升压电路，其特征在于，所述MN3的漏极经第一电阻R1与所述MP1的漏极相连，所述MN4的漏极经第二电阻R2与所述MP2的漏极相连。

8.如权利要求1所述的升压电路，其特征在于，所述第一驱动器DR1包括：第一级反相器和第二级反相器，所述第一级反相器和第二级反相器均由VIN供电，所述第一级反相器的输入端为所述DR1的输入端，所述第一级反相器的输出端与所述第二级反相器的输入端相连，所述第二级反相器的输出端为所述DR1的输出端。

9.如权利要求8所述的升压电路，其特征在于，所述第一级反相器包括：第四PMOS晶体管MP4和第六NMOS晶体管MN6，所述第二级反相器包括第五PMOS晶体管MP5和第七NMOS晶体管MN7，所述MP4的栅极与MN6的栅极相连并作为第一级反相器的输入端，所述MP4的漏极与所述MN6的漏极相连并连接至所述MP5的栅极与所述MN7的栅极的连接点，所述MP5的漏极与所述MN7的漏极相连并作为DR1的输出端，所述MP4与MP5的衬体和源极均与VIN相连，所述MN6和MN7的衬体和源极均接地。