CN106003935A - 膜材和使用了它的电子部件以及电子部件的制造方法 - Google Patents

膜材和使用了它的电子部件以及电子部件的制造方法 Download PDF

Info

Publication number
CN106003935A
CN106003935A CN201610028405.5A CN201610028405A CN106003935A CN 106003935 A CN106003935 A CN 106003935A CN 201610028405 A CN201610028405 A CN 201610028405A CN 106003935 A CN106003935 A CN 106003935A
Authority
CN
China
Prior art keywords
film layer
resin
fiber
film
volume ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610028405.5A
Other languages
English (en)
Other versions
CN106003935B (zh
Inventor
本村耕治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2015063429A external-priority patent/JP6455784B2/ja
Priority claimed from JP2015063422A external-priority patent/JP2016182698A/ja
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN106003935A publication Critical patent/CN106003935A/zh
Application granted granted Critical
Publication of CN106003935B publication Critical patent/CN106003935B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B33/00—Layered products characterised by particular properties or particular surface features, e.g. particular surface coatings; Layered products designed for particular purposes not covered by another single class
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2262/00—Composition or structural features of fibres which form a fibrous or filamentary layer or are present as additives
    • B32B2262/02—Synthetic macromolecular fibres
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/302—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being pressure-sensitive, i.e. tacky at temperatures inferior to 30°C
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/314—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive layer and/or the carrier being conductive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/408—Additional features of adhesives in the form of films or foils characterized by the presence of essential components additives as essential feature of the adhesive layer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2463/00—Presence of epoxy resin
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2481/00—Presence of sulfur containing polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0278—Polymeric fibers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0293—Non-woven fibrous reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Laminated Bodies (AREA)

Abstract

提供一种热膨胀率小，适合作为电路构件之间的接合材料的膜材，和连接可靠性优异的电子部件。本发明的膜材具备基材和配置在所述基材的一侧的主面的膜层，所述膜层含有纤维状的第一树脂和未固化或半固化状态的热固性的第二树脂，所述第一树脂的线膨胀系数CF比固化状态的所述第二树脂的线膨胀系数CR小。

Description

膜材和使用了它的电子部件以及电子部件的制造方法
技术领域
本发明涉及膜材和使用了它的电子部件以及电子部件的制造方法，特别是涉及线膨胀系数小的膜材。
背景技术
作为将具有许多连接部位的电路构件安装在其他的电路构件上的方法，广泛采用的有引线接合法和倒装法。其中，基于细距连接和可以使电子设备轻量化和薄型化这一点，倒装法受到注目。
作为倒装法，有如下方法：通过焊料凸点连接电路构件彼此，以底部填充对两者之间进行密封的方法；经由导电性粘接剂连接两者的方法(专利文献1等)；经由ACF(Anisotropic Conductive Film：各向异性导电膜)接合和连接两者的方法；通过NCF(Non-conductive Film：非导电膜)接合两者，并且由焊料凸点连接两者的方法等。特别是作为接合材料，使用ACF或NCF等的膜材的方法，因为制造工序简便，所以有用。
另外，拾取个体化的半导体芯片等的电路构件，使之与作为支承体的其他电路构件接合时，有使用被称为管芯连接膜的膜状的粘接剂的情况(专利文献2)。
现有技术文献
专利文献
专利文献1：日本国特开2008-69316号公报
专利文献2：日本国特开2003-261833号公报
发明要解决的课题
在构成ACF、NCF和管芯连接膜等的树脂中，通常使用环氧树脂等的热固性树脂。因此，电路构件之间的接合采用的是热压合。例如，将硅制的半导体芯片经由含有热固性树脂的膜层，通过热压合而接合于玻璃环氧基板，制造安装结构体。但是，在热压合后的冷却工序中，有安装结构体发生翘曲，或各电路构件与膜层之间发生剥离的情况。这是由于各材料的热膨胀率不同。若组合使用线热膨胀系数不同的材料进行加热和冷却，则由于热膨胀率的差异而产生热应力。热应力容易在各材料之间的界面，特别是界面的端部集中。
热固性树脂一般与硅、玻璃环氧基板相比，线膨胀系数非常大。热固性树脂的线膨胀系数例如能够达到硅的数十倍。另外，热固性树脂的线膨胀系数例如能够达到玻璃环氧基板的数倍。
因此，考虑将热固性树脂，与线膨胀系数小的工程塑料和特种工程塑料(以下，统称为工程塑料)这样的树脂一起使用。通过使用工程塑料，可期待膜层整体的热膨胀率变小。
例如为了将环氧树脂成形为膜状，一般使用的方法是，使环氧树脂溶解于有机溶剂，把该溶液浇铸在基材上，并除去有机溶剂的方法(溶液流延法)。但是，工程塑料等耐热性优异的树脂，一般来说难以溶解于另外的树脂(例如，环氧树脂等)的溶解所用的通用的有机溶剂。因此，含有工程塑料的膜层的均质性降低，接合性降低。
为了提高膜的均质性，考虑使用可使工程塑料溶解的有机溶剂(例如，N，N-二甲基乙酰胺、N-甲基-2-吡咯烷酮等)。但是，这些有机溶剂的沸点高。因此，作为膜的材料若使用这些有机溶剂，则为了除去有机溶剂，必须以高温进行干燥处理。经过该干燥处理，会发生环氧树脂进行固化这样的问题。
另外，作为环氧树脂的固化剂，有使用以聚合物被覆固化成分的潜在性固化剂的情况。但是，在被覆固化成分的聚合物通过上述这样的使工程塑料溶解的有机溶剂而溶解、成形为膜之前，会发生环氧树脂进行固化这样的问题。
发明内容
用于解决课题的手段
本发明的一个方面涉及一种膜材，其中，具备基材和配置在所述基材的一侧的主面的膜层，所述膜层含有纤维状的第一树脂和未固化或半固化状态的热固性的第二树脂，所述第一树脂的线膨胀系数CF比固化状态的所述第二树脂的线膨胀系数CR小。
本发明的另一方面涉及一种膜材，其中，具备基材和配置在所述基材的一侧的主面的膜层，所述膜层含有纤维状的第一树脂和未固化或半固化状态的热固性的第二树脂，所述第一树脂的软化开始温度ST1比未固化或半固化状态的所述第二树脂的软化开始温度ST2高，设所述膜层的厚度为T时，从所述膜层的所述基材侧的表面至0.5T的区域中的所述纤维的体积比例VF10.5，比从所述膜层的另一侧表面至0.5T的区域中的所述纤维的体积比例VF20.5大。
本发明的又一方面涉及一种电子部件，其中，具备第一电路构件和第二电路构件，所述第二电路构件经由接合材料而被安装于第一电路构件，所述接合材料含有纤维状的第一树脂和固化状态的热固性的第二树脂，所述第一树脂的线膨胀系数CF比固化状态的所述第二树脂的线膨胀系数CR小。
本发明的再一方面涉及一种电子部件的制造方法，其中，包括如下工序：准备具有基材和配置在所述基材的一侧的主面的膜层的膜材的工序；以第一电路构件与所述膜层对置的方式在所述第一电路构件上层叠所述膜材的工序；剥离所述基材的工序；以所述膜层与第二电路构件对置的方式在所述第一电路构件上层叠所述第二电路构件，将所述第一电路构件和所述第二电路构件热压合的工序，所述膜层含有纤维状的第一树脂和未固化或半固化状态的热固性的第二树脂，所述第一树脂的线膨胀系数CF比固化状态的所述第二树脂的线膨胀系数CR小。
发明效果
根据本发明，能够提供热膨胀率小，适合作为电路构件之间的接合材料的膜材。此外，还能够提供连接可靠性优异的电子部件。
附图说明
图1A是示意性地表示本发明的实施方式1和2的膜材的剖面图。
图1B是示意性地表示本发明的实施方式1和2的膜材的剖面图。
图1C是示意性地表示本发明的实施方式1的膜材的剖面图。
图1D是示意性地表示本发明的实施方式1的膜材的剖面图。
图1E是示意性地表示本发明的实施方式1的膜材的剖面图。
图2是示意性地表示本发明的实施方式1和2的电子部件的剖面图。
图3是用于说明本发明的实施方式1和2的电子部件的制造方法的剖面图((a)～(e))。
图4是示意性地表示从本发明的实施方式1和2的膜材的制造至制造电子部件的工序的说明图。
具体实施方式
(实施方式1)
本发明的实施方式1的膜材具备基材和配置在基材的一侧的主面的膜层，膜层含有纤维状的第一树脂和未固化或半固化状态的热固性的第二树脂，第一树脂的线膨胀系数CF比固化状态的第二树脂的线膨胀系数CR小。由此，膜层的热膨胀率变小。因此，使用该膜材得到的电子部件的连接可靠性优异。所谓膜材，例如是ACF、NCF、管芯连接膜等。
膜层的纤维的体积比例VF优选为0.01～0.5。由此，膜层的热膨胀率变得更小，电子部件的连接可靠性进一步提高。
设膜层的厚度为TF时，从膜层的基材侧的表面至0.5TF的区域中的纤维的体积比例，与从膜层的另一侧的表面至0.5TF的区域中的纤维的体积比例也可以不同。特别是优选从膜层的基材侧的表面至0.15TF的区域中的纤维的体积比例VF0.15，与从膜层的另一侧的表面至0.85TF的区域中的纤维的体积比例VF0.85不同。这样的膜材适合作为热膨胀率不同的电路构件彼此接合的接合材料。
膜层所含的纤维的直径优选为1μm以下。这是为了以膜层为接合材料而在电路构件间的接合中使用时，热压合时第二树脂的流动难以受到阻碍。另外，膜层含有导电性材料时，导电性材料容易移动，易于确保导通。
纤维优选以无纺布的形状包含在膜层中。这是为了使膜层中的纤维的体积比例易于调整。另外，关于柔软性，因为不具有方向性，所以在热转印时，也易于顺应具有凹凸的被转印体。
膜层还含有导电性材料时，能够将膜层作为膜状的导电性粘接剂，利用于具有相互对置的电极的电路构件间的连接。
本发明的电子部件具备第一电路构件和第二电路构件，第二电路构件经由接合材料安装在第一电路构件上。这时，接合材料含有纤维状的第一树脂和固化状态的热固性的第二树脂，第一树脂的线膨胀系数CF比固化状态的第二树脂的线膨胀系数CR小。由此，电子部件的连接可靠性提高。
第一电路构件与第二电路构件的线膨胀系数不同时，设接合材料的厚度为TJ，优选从接合材料的第一电路构件侧的表面至0.5TJ的区域中的纤维的体积比例VJ10.5，与从接合材料的第二电路构件侧的表面至0.5TJ的区域中的纤维的体积比例VJ20.5不同。
例如，第一电路构件与接合材料的接触部分的线膨胀系数CC1和第二电路构件与接合材料的接触部分的线膨胀系数CC2满足CC1＞CC2时，优选体积比例VJ10.5和体积比例VJ20.5满足VJ10.5＜VJ20.5。这是为了能够减小各电路构件与各电路构件接触的接合材料的各表面之间的热膨胀率之差，进一步提高电子部件的连接可靠性。
第一电路构件和第二电路构件具有相互对置的电极时，优选接合材料含有导电性材料。这是为了能够实现通过接合材料，对置电极间进行电连接。
本发明的电子部件的制造方法包括如下工序：准备具有基材和配置在基材的一侧的主面的膜层的膜材的工序；以第一电路构件与膜层对置的方式在第一电路构件上层叠所述膜材的工序；剥离基材的工序；以膜层与第二电路构件对置的方式在第一电路构件上层叠第二电路构件，并将第一电路构件和第二电路构件热压合的工序。
这时，转印在第一电路构件上的膜层含有纤维状的第一树脂和未固化或半固化状态的热固性的第二树脂。第一树脂的线膨胀系数CF比固化状态的第二树脂的线膨胀系数CR小。由此，膜层2整体的热膨胀率比单独含有第二树脂时要小。其结果是，与各电路构件的热膨胀率之差变小，电子部件的连接可靠性提高。
膜材也可以通过包括如下工序的制造方法制造，即，在基材上使第一树脂纤维状堆积的工序；在基材的堆积有纤维的面涂布第二树脂的工序。这种情况下，在基材侧大量配置有纤维。或者，也可以通过包括如下工序的制造方法制造，即，在基材上涂布第二树脂的工序；在基材的涂布有上述液体的面，使第一树脂纤维状堆积的工序。这种情况下，在基材相反侧大量配置有纤维。
[膜材]
以下，一边参照图1A～1E，一边说明本发明的实施方式1的膜材的一个实施方式。本实施方式中，主要对于膜材是ACF或NCF这样的作为电路构件之间的接合材料被使用的情况进行说明。图1A～1E是示意性地表示本发明各自不同的一个实施方式的膜材的剖面图。
膜材10，作为第一电路构件和第二电路构件的接合材料(例如，ACF、NCF、管芯连接膜等)使用时，膜层2被热转印到一侧的电路构件上，基材1被剥离。接着，层叠另一侧的电路构件，通过热压合，电路构件彼此被接合。
膜材10具备基材1和配置在基材1的一侧的主面的膜层2。膜层2含有未固化或半固化状态、并且在常温(例如，20～35℃)下呈固化的状态的第二树脂(热固性树脂2R)和纤维状的第一树脂(纤维2F)。所谓半固化状态是虽然没有完全固化，但丧失了流动性的状态。所谓固化是丧失了流动性的状态，例如，如后所述，将含有热固性树脂2R的液体涂布在基材1上时，是该溶液中包含的溶剂的一部分或全部都被除去的状态。
纤维2F具有比固化状态的热固性树脂2R的线膨胀系数CR(以下，仅称为“线膨胀系数CR”)小的线膨胀系数CF。因此，将电路构件彼此层叠，进行热压合之后而冷却的过程中，膜层2整体的热膨胀率比单独含有热固性树脂2R时小。因此，由于与电路构件的热膨胀率的差异而发生的热应力减少，在电路构件和膜层的界面的剥离受到抑制。另外，电子部件的翘曲也减少。
[膜层]
纤维2F相对于膜层2整体的体积比例VF优选为0.01～0.5，更优选为0.04～0.5。如果体积比例VF在此范围，则膜层2的热膨胀率充分减小，并且膜材柔软性优异。由此，与被转印体的密接性提高。此外，如果体积比例VF在此范围，则热压合时难以妨碍热固性树脂2R的流动。因此，电路构件之间的接合性提高，所得到的电子部件的连接可靠性也提高。
线膨胀系数例如使用热机械分析装置(Thermal Mechanical Analysis：TMA)测量。具体来说，使膜层2以达到规定的厚度(例如，0.5mm)的方式重合，切割成规定的长度和宽度(例如，长30mm×宽5mm)而制作试料。将所得到的试料的纵长方向的两端部分别以拉伸夹具卡紧，一边以一定的温度使之升温，一边实施试料不会发生变形的程度的载荷。测量这时的试料的延伸量。
线膨胀系数CR没有特别限定，但例如优选为30～80ppm/℃。另外，固化状态的热固性树脂2R的玻璃化转变点Tg，基于连接可靠性这一点，优选为100～150℃。玻璃化转变点Tg根据DMA法，在升温温度2℃/分、频率1Hz的测量条件下进行测量(下同)。
膜层2中，以纤维的形状含有第一树脂2Fa。换言之，使纤维状成形的第一树脂2Fa配置在基材1上。因此，不使用用于使第一树脂2Fa溶解的沸点高的有机溶剂，就能够制造膜材10。总之，在有机溶剂的除去工序不需要以高温进行处理，在膜材的制造工序中热固性树脂的固化难以进行。因此，在热转印工序中，膜层2与被转印体(例如，后述的第一电路构件)的密接性不会受损。其结果是，电路构件之间的接合性提高。
纤维2F的线膨胀系数CF只要比线膨胀系数CR小，则没有特别限定。其中，基于连接可靠性这一点，线膨胀系数CF优选为20～70ppm/℃。
由膜材10接合的第一电路构件和第二电路构件的线膨胀系数不同时，优选在膜层2的厚度方向，纤维2F的体积比例在一个方向上具有梯度。例如，设膜层2的厚度为TF时，优选从膜层2的基材1侧的表面至0.5TF的区域中的纤维2F的体积比例VF10.5，与从膜层2的另一侧的表面至0.5TF的区域中的纤维2F的体积比例VF20.5不同。以下，从膜层2的基材1侧的表面至规定的位置的区域称为第一区域，其余的区域(包括膜层2的另一侧的表面的第一区域以外的区域)称为第二区域。
在电子部件中，在线膨胀系数较小的电路构件上，以大量含有纤维2F的区域对置的方式层叠膜层2，则各电路构件和膜层的热膨胀率之差变小，热应力减少。
例如，第一电路构件与接合材料的接触部分的线膨胀系数CC1和第二电路构件与接合材料的接触部分的线膨胀系数CC2满足CC1＞CC2时，如果第一区域的纤维的体积比例VF1＞第二区域的纤维的体积比例VF2(参照图1A和1B)，则使膜层2的第一区域与具有较小的线膨胀系数CC2的第二电路构件对置而进行配置。另外，第一电路构件与接合材料的接触部分的线膨胀系数CC1和第二电路构件与接合材料的接触部分的线膨胀系数CC2满足CC1＞CC2时，如果体积比例VF1＜体积比例VF2(参照图1C～1E)，则使膜层2的第一区域与具有较大的线膨胀系数CC1的第一电路构件对置而进行配置。
纤维2F的体积比例，是将相对于膜材10的主面垂直的截面拍摄成照片，分别求得膜层2的第一区域和第二区域中所含的纤维2F的面积。能够用其分别除以膜层2的第一区域或第二区域的面积而求得。纤维2F的面积，例如能够通过对拍摄的图像进行二值化处理，特定纤维2F占据的部分并计算。
特别是从热应力的观点出发，优选从膜层2的基材1侧的表面至0.15TF的第一区域中的纤维2F的体积比例VF10.15，与从膜层2的另一侧的表面至0.85TF的第二区域中的纤维2F的体积比例VF20.85不同(参照图1B、1D和1E)。
从膜层2由基材1的剥离性的观点出发，优选膜层2的第一区域中的纤维2F的体积比例VF1，比膜层2的第二区域中的纤维2F的体积比例VF2大。这时，体积比例VF1优选为0.1～0.5，更优选为0.1～0.4。体积比例VF2，从密接性的观点出发，优选为0～0.1，更优选为0～0.05。这种情况下，在电子部件中，优选以与第一区域对置的方式配置线膨胀系数较小的电路构件。
由膜材10接合的第一电路构件和第二电路构件的线膨胀系数为同等程度时，纤维2F也可以均匀配置在膜层2的内部，也可以朝向膜层2的中央部或朝向外侧，使纤维2F的体积比例以变大的方式形成梯度。
膜材10在热固性树脂2R不发生固化这样比较低温(例如，100℃以下)下被热转印。因此，从与被转印体的密接性的观点出发，优选膜层2即使在常温下也柔软。
膜层2在常温下的柔软性，例如由抗拉强度表示。抗拉强度能够使用拉伸试验机测量。具体来说，使膜层2以达到规定厚度(例如，0.1mm)的方式重合，切割成规定的长度和宽度(例如，长30mm×宽5mm)而制作试料。将所得到的试料的纵长方向的两端部分别用拉伸夹具卡紧(卡紧间隔20mm)，以一定的速度(例如，速度100mm/分)使拉伸夹具分离。试料断裂时的强度作为膜层2的抗拉强度。如此测量的膜层2的抗拉强度优选为10～200mN，更优选为20～100mN。
膜层2也可以含有导电性材料3。由此，由膜层2接合的构件间(例如，后述的第一电路构件与第二电路构件之间)被导通。因此，能够将膜层2作为用于连接对置的电极(对置电极)彼此的像ACF这样的膜状的导电性粘接剂使用。
作为导电性材料3，例如可列举银粒子、焊料粒子、绝缘性的球状粒子上镀覆金属的粒子、镍粒子等。作为用于金属镀覆的金属，例如，可列举金、银、镍-磷合金、钯等。作为球状粒子的材料，可列举二氧化硅等的无机材料、聚氨酯树脂、环氧树脂、酚醛树脂、三聚氰胺树脂、聚酰胺、聚酰亚胺、有机硅树脂、氟树脂、聚酯、聚苯硫醚、聚苯醚等耐热性的树脂等。其中，基于导电性这一点，作为导电性材料3优选使用焊料粒子。
导电性材料3的含量没有特别限定，但从接合性和导通性的观点出发，优选膜层2中含有1～10体积％。另外，导电性材料3为粒状时，其平均粒径D50没有特别限定。其中，从电路构件间的导通性的观点出发，优选为1～10μm，更优选为2～5μm。还有，所谓平均粒径D50，是由激光衍射式的粒度分布测量装置求得的体积粒度分布中的中值粒径(下同)。
膜层2的第一区域与第二区域的纤维的体积比例不同时，优选在体积比例VF小的区域大量含有导电性材料3。例如，第一区域是从膜层2的基材1侧的表面至0.15TF的区域，体积比例VF10.15＞体积比例VF20.85时(参照图1B)，第一区域的导电性材料3的体积比例VP10.15和第二区域的导电性材料3的体积比例VP20.85，优选满足体积比例VP10.15＜体积比例VP20.85。这是为了在上述热压合工序中，导电性材料3容易流动，让导电性材料容易进入到对置电极彼此之间。这时，第一区域中，更优选不含导电性材料3。还有，通过热压合工序，导电性材料3进入到处于对置电极彼此之间的纤维2F之间的空隙，因此，即使对置电极彼此之间存在纤维2F，也可确保导通。
膜层2中所含的热固性树脂2R未特别限定，例如，能够含有环氧树脂、丙烯酸类树脂、聚酰亚胺、酚醛树脂、有机硅树脂、三聚氰胺树脂、尿素树脂、醇酸树脂、聚氨酯、不饱和聚酯等作为主剂。其可以单独使用，也可以组合两种以上使用。其中，基于处理性这一点，优选环氧树脂。
作为环氧树脂，例如，可列举双酚A型环氧树脂、苯酚酚醛环氧树脂、双酚F型环氧树脂、双酚AD型环氧树脂、萘型环氧树脂、联苯型环氧树脂、缩水甘油胺型环氧树脂、脂环族环氧树脂、双环戊二烯型环氧树脂、聚醚型环氧树脂、有机硅改性环氧树脂等。其中，基于接合性这一点，优选双酚A型环氧树脂。环氧树脂在常温可以为液状，也可以为固体。
热固性树脂2R与固化剂、固化促进剂和有机溶剂等混合，成为膜层2的原料。热固性树脂2R为环氧树脂时，作为固化剂，例如可使用酸酐、胺化合物等。作为固化促进剂，可使用咪唑系促进剂、磷系固化促进剂、鏻盐系固化促进剂、双环式脒类、有机金属络合物、聚胺的脲化物等。有机溶剂优选具有比所使用的热固性树脂的固化温度低的沸点。作为有机溶剂例如优选使用甲苯(沸点110℃)、己烷(沸点69℃)、醋酸乙酯(沸点77℃)、甲基乙基酮(沸点80℃)等。其可以单独使用或组合两种以上使用。
膜层2整体的厚度TF优选为5～100μm，更优选为10～30μm。如果膜层2的厚度TF在此范围，则柔软性提高，并且能够减薄以其作为接合材料而使用的电子部件的厚度。所谓厚度，就是膜层2的2个主面之间的距离。
纤维2F的材质(第一树脂2Fa的种类)没有特别限定，但基于耐热性这一点，优选使用工程塑料。工程塑料，一般认为是抗拉强度500kg/cm2以上的树脂，低线膨胀率，强度、耐冲击性、耐热性等优异。作为工程塑料例如可列举聚酰胺(PA)、聚缩醛(POM)、聚碳酸酯(PC)、聚醚醚酮(PEEK)、聚酰胺酰亚胺(PAI)、聚砜(PSF)、聚醚砜(PES)、聚苯硫醚(PPS)、聚四氟乙烯(PTFE)、聚芳酯(PAR)、聚醚酰亚胺(PEI)，聚酰亚胺(PI)等。其可以单独使用或者组合两种以上使用。其中，基于适合电纺丝法这一点，第一树脂2Fa优选PES。
纤维2F的纤维直径优选低于1μm，更优选低于800nm，特别优选低于600nm。另外，纤维2F的纤维直径优选为10nm以上，更优选为50nm以上，特别优选为200nm以上。这是为了在以膜层作为接合材料用于电路构件间的接合时的热压合中，热固性树脂2R的流动难以受到阻碍。此外，如果纤维2F的纤维直径在此范围，则膜层2的柔软性优异。另外，膜层2含有粒状的导电性材料3时，优选纤维2F的纤维直径比导电性材料3的平均粒径D50小。这是为了使导电性材料3的移动难以受到纤维2F妨碍，容易确保作为接合材料时的导通性。
在此，所谓纤维直径是纤维的直径。所谓纤维的直径，是纤维的相对于长度方向垂直的截面的直径。这样的截面不是圆形时，将最大径视为直径即可。另外，从膜材10的一侧的主面的法线方向观看时，也可以将纤维2F的相对于长度方向垂直的方向的宽度视为纤维2F的直径。
纤维2F的膜层2的每单位面积的质量，从连接可靠性、还有耐热性的观点出发，优选为0.05～5g/m2，更优选为0.1～1g/m2。
从接合性的观点出发，纤维2F例如优选以一条以上的纤维2F随机重叠(或缠绕)的纤维的集合体即无纺布的形状，包含在膜层2的基材1侧。无纺布也可以由两种以上的纤维2F构成。其中，从生产率的观点出发，优选无纺布中所含的纤维2F为一种。无纺布的平均厚度，从接合性的观点出发，优选相对于膜层的厚度TF为0.05TF～0.2TF。具体来说，无纺布的平均厚度优选为1～3μm。
所谓平均厚度例如是无纺布的任意的10处厚度的平均值。所谓厚度，是无纺布的2个主面之间的距离。具体来说，无纺布的厚度，是以上述相同的方式将膜材10的截面拍摄成照片，从处于膜层2的基材1相反侧的表面上任意的1处地点至基材1引出相对于该表面垂直的线时，在与该线重叠的纤维2F之中，将处于最远离的位置的2个纤维2F之间的距离作为无纺布的厚度而求得。对于其他的任意的多处地点(例如，9处地点)也同样计算无纺布的厚度，将使其平均化的数值作为无纺布的平均厚度。计算上述厚度时，也可以使用经过二值化处理的图像。
[基材片]
基材1的材质未特别限定，例如能够使用树脂片、纸片、布片、玻璃纤维片等。其中，基于处理性这一点，优选使用树脂片。作为构成树脂片的树脂，能够使用聚丙烯、聚乙烯、聚酯(聚对苯二甲酸乙二醇酯、聚对苯二甲酸丁二醇酯、聚萘二甲酸乙二醇酯等)等。其中，从尺寸稳定性、耐溶剂性、成本的观点出发，优选聚对苯二甲酸乙二醇酯。基材1的厚度也没有特别限定，但优选为10～100μm，更优选为20～50μm。
从转印性的观点出发，基材1优选与膜层2对置的面被脱模剂涂覆。作为脱模剂，可列举有机硅树脂、氟系化合物等。
[膜材的制造方法]
膜材10例如由以下的方法制造。即，膜材10通过在基材1中，例如以无纺布的形状配置纤维2F后，再层叠膜状的热固性树脂2R的方法来制造。这种情况下，纤维2F和热固性树脂2R分别能够层叠为单独的层状。另外，在基材1中，例如以无纺布的形状配置纤维2F之后，再涂布含有热固性树脂2R的液体，接着除去液体中的有机溶剂，由此可制造膜材10。这种情况下，纤维2F之间的空隙浸透含有热固性树脂2R的液体，无纺布的一部分或全部埋没或浸渍在含有热固性树脂2R的液体中。因此，热转印时，纤维2F和热固性树脂2R的剥离受到抑制。通过涂布充分量的热固性树脂2R，能够增大膜层2的第一区域的纤维2F的体积比例(参照图1A和1B)。
膜材10也能够通过在基材1上层叠膜状的热固性树脂2R之后，或在基材1上涂布含有热固性树脂2R的液体，并除去液体中的有机溶剂之后，再将纤维2F例如以无纺布的形状加以配置的方法进行制造。这种情况下，纤维2F和热固性树脂2R，能够分别层叠成单独的层状(参照图1E)。
另外，通过在基材1上涂布含有热固性树脂2R的液体，并除去液体中的有机溶剂之前，将纤维2F例如以无纺布的形状加以配置，也可以制造膜材。这种情况下，在纤维2F之间的空隙浸透含有热固性树脂2R的液体，无纺布的一部分或全部埋没在含有热固性树脂2R的液体中。这种情况下，通过涂布含有充分量的热固性树脂2R的液体，能够减小膜层2的第一区域的纤维2F的体积比例(参照图1C和1D)。其中，从膜材的转印性的观点出发，膜材优选通过使膜层2的第一区域的纤维2F的体积比例大这样的方法制造。
在基材1或含有热固性树脂2R的层(热固性树脂层)上，作为以无纺布的形状配置纤维2F的方法，能够优选例示电纺丝法。在电纺丝法中，首先，准备将含有第一树脂2Fa的纤维2F的原料溶解于有机溶剂的溶液(原料液)。其次，使基材1接地或带负电，从喷嘴对其喷射施加有正电压的原料液。在到达基材1的过程中，原料液中所含的有机溶剂挥发，在基材1或热固性树脂层上，第一树脂2Fa的纤维状物(纤维2F)呈无纺布状堆积。
涂布含有热固性树脂2R的液体的方法，没有特别限定。例如，可列举微型凹版涂布法、狭缝式涂布法、刮刀式涂布法等。
特别是优选在基材1上配置纤维2F的工序、以及膜状层叠热固性树脂2R或涂布含有热固性树脂2R的液体的(以下，有一并称为送给热固性树脂2R的情况)工序连续进行。这是为了使制造工序简化。
例如，一边将卷取成卷的细长的基材1在传送带上送出，一边在基材1上配置纤维2F。一边在此状态下搬送配置有纤维2F的基材1，一边继续进行热固性树脂2R的送给。根据需要，继续将基材1搬送至干燥机内进行干燥，由此能够得到膜材。膜材也可以之后卷取成卷。
配置在基材1上的纤维2F具有1μm以下的纤维直径时，纤维2F容易飞散或切断。因此，在纤维2F的配置后，没有连续送给热固性树脂2R时，优选在纤维2F的配置后，夹住纤维2F而使保护片与基材1粘贴在一起。其后，进行卷取成卷状的工序和裁切工序等。保护片未特别限定，例如，可使用聚对苯二甲酸乙二醇酯制的薄片等。
作为纤维2F的原料液中包含的有机溶剂，能够使用N-甲基-2-吡咯烷酮(沸点202℃)，N,N-二甲基甲酰胺(沸点153℃)，N,N-二甲基乙酰胺(DMAc，沸点165℃)，环己酮(沸点156℃)等。其可以单独使用，也可以组合多种使用。使第一树脂2Fa溶解于这些有机溶剂中，能够得到原料液。在原料液中，也可以包含其他的溶剂。原料液的有机溶剂和第一树脂2Fa的混合比率，根据选定的有机溶剂的种类和第一树脂2Fa的种类而有所不同。原料液的有机溶剂的比例，例如为60质量％至95质量％。
上述有机溶剂均具有高沸点。但是，如上所述，从喷射原料液之后至在基材1上堆积纤维2F期间，有机溶剂挥发，几乎不会残留在基材1上。因此，在形成膜材10的过程中，不特别需要除去使纤维2F溶解的有机溶剂的工序。
[电子部件]
接着，一边参照图2，一边说明本发明的电子部件的一个实施方式。图2是示意性地表示本发明的一个实施方式的电子部件20的剖面图。
电子部件20具备第一电路构件5和第二电路构件4，第二电路构件4经由接合材料而安装在第一电路构件5上。接合材料含有纤维状的第一树脂和固化状态的第二树脂，第一树脂的线膨胀系数CF比固化状态的第二树脂的线膨胀系数CR小。因此，所得到的电子部件20的连接可靠性优异。这样的接合材料例如由上述膜层2形成。
所谓固化状态的第二树脂，是热固性树脂2R在固化剂和固化促进剂作用下而固化了的状态的第二树脂，含有热固性树脂2R、固化剂和固化促进剂。换言之，固化状态的第二树脂，在接合材料之中，占据的是除去第一树脂、和在含有导电性材料时除去导电性材料的部分。
第一电路构件5和第二电路构件4，例如，是半导体元件、IC和LSI等半导体芯片、其裸芯片，电子部件模块、无源元件(芯片部件)半导体封装、玻璃基板、树脂基板、陶瓷墓板和硅基板。作为树脂基板，例如可列举环氧树脂基板(例如，玻璃环氧基板)、氟树脂基板、双马来酰亚胺三嗪基板、柔性树脂基板(例如，聚酰亚胺树脂基板)等。第一电路构件5和第二电路构件4可以相同，也可以不同。
即，本发明的电子部件20，能够为如下结构：圆晶上芯片(CoW：chipon wafer)、膜上芯片(CoF：chip on film)、玻璃上芯片(CoG：chip on glass)等板上芯片(CoB：chip on board)结构；芯片叠加(CoC：chip on chip)结构；板上柔性基板(FoB：flexible board on board)结构；柔性基板叠加(FoF：flexible board on flexible board)结构。
第一电路构件5和第二电路构件4的线膨胀率不同时，作为接合材料，优选使用在膜层2的厚度方向上，纤维2F的体积比例在一个方向上具有梯度的膜材10(10A～10E，参照图1A～1E)。这种情况下，设接合材料的厚度为TJ，从接合材料的第一电路构件侧的表面至0.5TJ的区域中的纤维的体积比例VJ10.5，与从接合材料的第二电路构件侧的表面至0.5TJ的区域中的纤维的体积比例VJ20.5不同。由此，能够减小各电路构件和各电路构件接触的膜层2的各表面之间的热膨胀率之差。其结果是，各电路构件与膜层2的各界面的剥离得到抑制。
例如，第一电路构件与接合材料的接触部分的线膨胀系数CC1和第二电路构件与接合材料的接触部分的线膨胀系数CC2满足CC1＞CC2时，优选体积比例VJ10.5与体积比例VJ20.5满足VJ10.5＜VJ20.5。具体来说，能够例示第一电路构件5是树脂基板，第二电路构件4是硅制的半导体芯片的情况等。
由此，第一电路构件5和与之接触的接合材料的热膨胀率之差变小，并且第二电路构件和与之接触的接合材料的热膨胀率之差也变小。因此，各电路构件与膜层的各界面产生的热应力降低，界面的剥离被抑制。另外，电子部件的翘曲也减少。还有，上述体积比例VJ，在各电路构件具有对置的电极(6a，6b)时，对于除了夹在对置电极之间的区域以外的区域适用。
通常，膜材被热转印到面积大的树脂基板上之后，配置半导体芯片。因此，若将第一区域的纤维的体积比例VF1比第二区域的纤维的体积比例VF2大的膜材(例如，膜材10A和10B)作为接合材料使用，则转印性也提高。
第一电路构件5和第二电路构件4具有相互对置的电极(6a，6b)时，优选接合材料含有导电性材料。这是因为利用接合材料，可以进行对置电极间的连接。作为电极的材料，例如可列举铝、铝合金、铜、银、金(镀层)、镍、碳或其化合物等。电子部件20中包含的导电性材料，可以是上述导电性材料3，也可以是上述导电性材料3先熔融后再固化的材料。
[电子部件的制造方法]
一边参照图3和图4，一边具体地说明本发明的电子部件的制造方法的一个实施方式。图3(a)～(e)是用于说明本发明的一个实施方式的电子部件的制造方法的剖面图。图3中，表示作为膜材而使用膜材10A或10B的情况。图4是表示从作为细长体的基材1展开之后，至电子部件20的回收的一系列的工序的说明图。
(1)膜材的准备工序
准备具有基材和配置在基材的一侧的主面的膜层的膜材。作为这样的膜材，例如，可使用上述膜材10。
对于膜材10而言，在上述方法之中，优选通过在基材1上使纤维2F堆积后，连续在基材1的堆积有纤维2F的面送给热固性树脂2R的方法进行制造。这是为了使膜材10的制造工序简化，生产率提高。如此制造的膜材10，根据需要被裁切成规定的形状和大小，层叠于第一电路构件5。
以此方法制造膜材10，从而如图4所示，从基材1的展开至通过后述的方法制造的电子部件20的回收，可作为一系列的工序(所谓的辊到辊(Roll to roll)工序)进行。图4中表示的是制造膜材10A或10B，并用其制造电子部件20的工序。
例如，首先，缠绕到供给卷轴30的细长的基材1被供给到传送带，搬送至纤维堆积装置31。在纤维堆积装置31中，纤维2F被堆积在基材1上。接着，基材1被搬送至树脂送给装置32，热固性树脂2R被送给至基材1，形成膜材10A(或10B)。接着，使膜材10A(或10B)反转，搬送至转印装置34。
形成膜材10A(或10B)之后至搬送到转印装置34之间，配置裁切装置33。裁切装置33在基材1的膜层2上，以使膜层2成为规定的形状和大小的方式形成狭长切口。在形成膜材10之后至裁切装置33之间或从裁切装置33至搬送到转印装置34之间，也可以具备用于卷取膜材10的卷轴(未图示)。由此，消除膜材10的制造工序与电子部件20的制造工序的搬送速度之差。
对于转印装置34，另行供给第一电路构件5。转印装置34具备在第一电路构件5的上方升降的升降机构(未图示)。第一电路构件5配置在转印装置34的规定的位置，若形成有狭长切口的膜材10A(或10B)以与第一电路构件5对置的方式配置，则转印装置34下降。转印装置34具备加热机构(未图示)，膜层2被热转印到第一电路构件5上。
若膜层2被热转印到第一电路构件5上，则基材1被回收卷轴35卷取、回收。另一方面，层叠有膜层2的第一电路构件5上，层叠有第二电路构件4，被搬送至热压合装置36。通过热压合装置36，第一电路构件5和第二电路构件4被热压合，电子部件20完成。最后，电子部件20被托盘37回收，一系列的工序结束。据此方法，电子部件20的生产率进一步提高。
制造膜材10C～E时，例如，纤维堆积装置31和树脂送给装置32的位置交替。
(2)第一电路构件的层叠工序
在第一电路构件5上，以膜层2对置的方式层叠膜材10A(或10B)。第一电路构件5和第二电路构件4分别具有电极(6a，6b)时，也可以使用具有导电性材料3的膜材。
(3)热转印和剥离工序
接着，在第一电路构件5上热转印膜层2。热转印按如下方式进行，将膜材10A(或10B)，以热固性树脂2R软化而没有固化的这种程度的低温，一边施加例如0.2～0.8MPa左右的压力，一边以1～3秒压合在第一电路构件5上(图3(b))。温度条件例如为100℃以下，60～90℃。压合后，基材1被剥离(图3(c))。
(4)第二电路构件的层叠和热压合工序
接着，在第一电路构件5的层叠有膜层2的面，层叠第二电路构件4。这时，第一电路构件5和第二电路构件4分别具有电极时，以第一电路构件5的电极6b与第二电路构件4的电极6a对置的方式，层叠第二电路构件4(图3(d))。
最后，以膜层2的热固性树脂2R固化的温度，例如一边施加1～4MPa左右的压力，一边以20～60秒，对于第一电路构件5和第二电路构件4进行热压合，制造电子部件20(图3(e))。温度条件例如为120℃以上，一般为140～200℃。
还有，电子部件20的制造方法不限定于此。例如，也可以在热转印工序之后、第二电路构件的层叠和热压合工序之前，包括对于层叠有膜层2的第一电路构件5进行划片的工序。这种情况下，将经由划片而个体化的第一电路构件5，经由膜层2而层叠于第二电路构件，进行热压合工序。
所得到的电子部件20，作为接合材料而具备含有线膨胀系数小的纤维的膜层2。因此，接合材料的热膨胀率比单独含有热固性树脂2R时小。其结果是，因热应力而产生的电路构件与接合材料的剥离被抑制，电子部件20的连接可靠性提高。
以下，具体说明本发明的实施例，但本发明不受这些实施例限定。
[实施例1]
(1)膜材的制作
将含有PES(第一树脂2Fa)20质量％的DMAc溶液作为原料液使用，通过电纺丝法，在具有有机硅树脂涂层的基材1(聚对苯二甲酸乙二醇酯制，厚度38μm)上使纤维2F无纺布状堆积。纤维2F的纤维直径为440nm，纤维2F在基材1上堆积0.2g/m2。无纺布的平均厚度为1.4μm。
接着，在堆积有基材1的纤维2F面上，涂布用于形成膜层2的溶液。溶液的组成为，双酚A型环氧树脂22质量％(热固性树脂2R，液状的上述环氧树脂和固体的上述环氧树脂的混合物)、母料型咪唑系潜在性固化剂22质量％、甲苯20质量％、醋酸乙酯20质量％、焊料粒子(平均粒径D50：4.5μm，熔点139℃)16质量％。接着，使用70～80℃的暖风进行干燥，得到膜层2的厚度为20μm，由纤维2F形成的无纺布的厚度为1μm的膜材。
纤维2F的线膨胀系数CF为56ppm/℃，膜层2的抗拉强度为78mN。另外，由上述的方法计算的纤维2F的体积比例VF10.5为0.09，体积比例VF20.5为0。同样，体积比例VF10.15为0.62，体积比例VF20.85为0.02，纤维2F相对于膜层2全体的体积比例VF约0.05。另外，导电性材料3的体积比例VP10.5为0.018，体积比例VP20.5为0.023。
(2)电子部件的制作
作为第一电路构件5使用玻璃环氧基板，作为第二电路构件4使用硅制IC芯片，作为接合材料使用上述膜材10，通过上述方法制作10个电子部件20。热转印工序，在80℃的条件下，以0.5MPa进行2秒压合。在压合工序中，在180℃的条件下，以1MPa进行20秒的热压合。固化状态的上述热固性树脂2R的线膨胀系数CR为72ppm/℃，玻璃化转变点Tg为127℃。对于所得到的10个电子部件20，进行以下的耐热性评价试验。结果显示在表1中。
[实施例2]
使纤维2F的堆积量为0.5g/m2，由纤维2F形成的无纺布的厚度为3μm，除此以外，均与实施例1同样而得到膜材和10个电子部件。
膜层2的抗拉强度为96mN。另外，由上述的方法计算的纤维2F的体积比例VF10.5为0.27，体积比例VF20.5为0.01。同样，体积比例VF10.15为0.94，体积比例VF20.85为0.11，纤维2F相对于膜层2全体的体积比例VF约为0.14。另外，导电性材料3的体积比例VP10.5为0.008，体积比例VP20.5为0.032。10个电子部件20的耐热性评价试验的结果显示在表1中。
[比较例1]
省略在基材上堆积纤维的工序，作为热固性树脂2R，使用液状的双酚A型环氧树脂7质量％和苯氧基树脂15质量％，除此以外，均与实施例1同样而得到膜材和电子部件。膜层的抗拉强度为48mN。固化状态的上述热固性树脂2R的线膨胀系数CR为74ppm/℃，玻璃化转变点Tg为125℃。电子部件的耐热性评价试验的结果显示在表1中。
[评价法]
(1)连接可靠性
进行热循环试验来评价。试验以40℃保持1小时后，升温至125℃保持1小时，以此为1个循环，进行250个循环。测量试验前后的导通电阻值，计算电阻变化率(％)。其后，使用超声波探伤装置，确认电子部件内部的接合材料有无剥离。IC芯片下面的剥离面积比率为10％以上的为剥离NG，统计10个中为剥离NG的个数。
【表1】
实施例1 实施例2 比较例1
电阻变化率 2.5 1.9 5.6
剥离NG个数/10个 3 0 9
(实施方式2)
以下，说明本发明的实施方式2。还有，只要没有特别说明，即与实施方式1同样。本发明的实施方式2的膜材具备基材和配置在基材的一侧的主面的膜层。膜层含有纤维状的第一树脂和未固化或半固化状态的热固性的第二树脂，第一树脂的软化开始温度ST1比未固化或半固化状态的第二树脂的软化开始温度ST2高。这种情况下，设膜层的厚度为T，从膜层的基材侧的表面至0.5T的区域中的纤维的体积比例VF10.5，比从膜层的另一侧的表面至0.5T的区域中的纤维的体积比例VF20.5大。由此，膜材的耐热性和热转印性提高。所谓膜材，例如是ACF、NCF、管芯连接膜等。
膜层中包含的纤维的直径优选为1μm以下。这是为了在以膜层作为接合材料而用于电路构件间的接合时，难以在热压合时阻碍第二树脂的流动。另外，膜层含有导电性材料时，导电性材料容易移动，易确保导通。
纤维优选以无纺布状包含在膜层中。这是为了使膜层的纤维的体积比例容易调整。另外，关于柔软性，因为没有方向性，所以在热转印时，也容易顺应具有凹凸的被转印体。
优选从膜层的基材侧的表面至0.15T的区域中的纤维的体积比例VF10.15，比从膜层的另一侧的表面至0.85T的区域中的纤维的体积比例VF20.85大。这种情况下，优选体积比例VF10.15为0.5～1。由此，膜材的耐热性和热转印性进一步提高。
膜层还含有导电性材料时，能够将膜层作为膜状的导电性粘接剂，利用于具有相互对置的电极的电路构件间的连接。这种情况下，优选从膜层的基材侧的表面至0.5T的区域中的导电性材料的体积比例，比从膜层的另一侧的表面至0.5T的区域中的导电性材料的体积比例小。这了为了使导电性材料容易进入对置的电极彼此之间。
本发明的电子部件具备第一电路构件和第二电路构件，第二电路构件经由接合材料而安装于第一电路构件，接合材料含有纤维状的第一树脂和固化状态的热固性的第二树脂。这时，第一树脂的软化开始温度ST1比固化状态的第二树脂的玻璃化转变温度Tg高。由此，电子部件的耐热性提高。
上述的情况下，设接合材料的厚度为TJ时，从接合材料的第一电路构件侧的表面至0.5TJ的区域中的纤维的体积比例VJ10.5，能够比从接合材料的第二电路构件侧的表面至0.5TJ的区域中的纤维的体积比例VJ20.5小。
第一电路构件和第二电路构件具有相互对置的电极时，优选接合材料含有导电性材料。这是因为利用接合材料，可以进行对置电极间的电连接。
本发明的电子部件的制造方法包括如下工序：准备具有基材和配置在所述基材的一侧的主面的膜层的膜材的工序；以第一电路构件与膜层对置的方式在第一电路构件上层叠膜材的工序；剥离基材的工序；以膜层与第二电路构件对置的方式在第一电路构件上层叠第二电路构件，并将第一电路构件和第二电路构件热压合的工序。
这种情况下，转印到第一电路构件的膜层含有纤维状的第一树脂和未固化或半固化状态的热固性的第二树脂，第一树脂的软化开始温度ST1比未固化或半固化状态的第二树脂的软化开始温度ST2高。设膜层的厚度为T时，从膜层的基材侧的表面至0.5T的区域中的纤维的体积比例VF10.5，比从膜层的另一侧表面至0.5T的区域中的纤维的体积比例VF20.5大。这样的膜层因为转印性优异，所以生产率提高。此外，因为膜层的耐热性高，所以得到的电子部件的耐热性也提高。
膜材优选通过包括如下工序的制造方法制造，即，在基材上使第一树脂纤维状堆积的工序，和在基材的堆积有纤维的面上涂布第二树脂的工序。这是为了使膜材的制造工序得到简化，生产率提高。
[膜材]
以下，一边参照图1A和1B，一边说明本发明的实施方式2的膜材的一个实施方式。本实施方式中，主要是对于膜材被热转印到电路构件上，作为ACF或NCF使用的情况进行说明。图1A和1B是示意性地表示本发明各自不同的一个实施方式的膜材的剖面图。
膜材10具备基材1和配置在基材1的一侧的主面的膜层2。膜层2含有未固化或半固化状态、并且在常温(例如，20～35℃)下呈固化状态的第二树脂(热固性树脂2R)和纤维状的第一树脂(纤维2F)。所谓半固化状态是虽然没有完全固化，但丧失了流动性的状态。所谓固化是丧失了流动性的状态，例如，就是如后所述，将含有热固性树脂2R的液体涂布在基材1上时，该溶液中所含的溶剂的一部分或全部被除去的状态。
纤维2F具有比膜层2所含的热固性树脂2R的软化开始温度高的软化开始温度ST1(软化点ST1)。所谓膜层2所含的热固性树脂2R的软化开始温度，是未固化或半固化状态、并且在常温下固化的状态的热固性树脂2R的软化开始温度(以下，仅称为“热固性树脂2R的软化点ST2”)。软化点是表示该材料的耐热性的指标之一，可以说软化点高的材料的耐热性优异。
软化点ST是树脂开始软化的温度，由热机械分析装置(TMA)测量。具体来说，使膜层2以达到规定的厚度(例如，0.5mm)的方式重合，切割成规定的长度和宽度(例如，长30mm×宽5mm)而制作试料。分别用拉伸夹具卡紧所得到的试料的纵长方向的两端部，一边以一定的温度使之升温，一边施加微小的拉伸载荷。将试料的延伸量急剧变大时的温度作为形成该膜层2的树脂的软化开始温度(软化点ST)(下同)。
热固性树脂2R的软化点ST2没有特别限定，但基于转印性这一点，优选为40～100℃。只要纤维2F的软化点ST1比ST2高，则没有特别限定。其中，基于耐热性这一点，软化点ST1优选为150～250℃。纤维2F的软化点ST1的测量困难(没有软化点)时，纤维2F具有比软化点ST2高得多的软化点ST1。
膜材10能够作为要求有耐热性的电路构件彼此的接合材料(例如，ACF、NCF、管芯连接膜等)使用。这种情况下，膜层2被热转印到一侧的电路构件，基材1被剥离。接着，层叠另一侧的电路构件，通过热压合，电路构件彼此被接合。因此，对于膜材除了耐热性以外，还要求有优异的转印性。
[膜层]
膜层2中，软化点ST高的第一树脂2Fa以纤维的形状被含有。换言之，就是使成形为纤维状的第一树脂2Fa配置在基材1上。因此，不使用为了使具有高软化点的第一树脂2Fa溶解的高沸点有机溶剂，就能够制造膜材10。就是说，在有机溶剂的除去工序中不需要以高温进行处理，在膜材的制造工序中，热固性树脂的固化难以进行。因此，在热转印工序中，膜层2和被转印体(例如，后述的第一电路构件)的密接性不会受损。其结果是，电路构件彼此的接合性提高。
此外，在膜层2的厚度方向，纤维2F的体积比例在一个方向上具有梯度。就是说，设膜层2的厚度为T时，从膜层2的基材1侧的表面至0.5T的区域中的纤维2F的体积比例VF10.5，比从膜层2的另一侧的表面至0.5T的区域中的纤维2F的体积比例VF20.5大(参照图1A)。由此，膜材10转印性优异。即，在热转印工序中，难以软化的纤维2F在基材1侧更多地配置，因此膜层2容易从基材1剥离。另一方面，容易软化的热固性树脂2R与被转印体更多地对置，与被转印体的密接性进一步提高。
纤维2F的体积比例，是将相对于膜材10的主面垂直的截面拍摄成照片，求得从膜层2的基材1侧的表面至规定的位置的区域中包含的纤维2F的面积。通过将其除以从膜层2的基材1侧的表面至所述规定的位置的区域的面积而求得。纤维2F的面积例如能够通过对于所拍摄的图像进行二值化处理，特定纤维2F占据的部分并计算。
特别是，从转印性的观点出发，从膜层2的基材1侧的表面至0.15T的区域中的纤维2F的体积比例VF10.15，比从膜层2的另一侧的表面至0.85T的区域中的纤维2F的体积比例VF20.85大(体积比例VF10.15＞体积比例VF20.85)(参照图1B)。
体积比例VF10.15优选为0.5～1，更优选为0.6～1。由于纤维2F占据了从膜层2的基材1侧的表面至0.15T的区域的大部分，膜层2的剥离性进一步提高。另外，从密接性的观点出发，体积比例VF20.85优选为0～0.4，更优选为0～0.2。
纤维2F相对于膜层2全体的体积比例VF，优选为0.01～0.5，更优选为0.04～0.5。如果体积比例VF在此范围，则膜层2具有高耐热性，并且柔软性优异。由此，与被转印体的密接性进一步提高。此外，作为电路构件彼此的接合材料使用时，如果体积比例VF在此范围，则热压合时热固性树脂2R的流动难以受到妨碍。因此，电路构件之间的接合性提高。
膜材10以热固性树脂2R不会固化这样比较低的温度(例如，100℃以下)被热转印。因此，从与被转印体的密接性的观点出发，优选膜层2在常温下也柔软。
膜层2的常温下的柔软性，例如由抗拉强度表示。抗拉强度能够使用拉伸试验机测量。具体来说，使膜层2以达到规定的厚度(例如，0.1mm)的方式重合，切割成规定的长度和宽度(例如，长30mm×宽5mm)而制作试料。分别用拉伸夹具卡紧所得到的试料的纵长方向的两端部(卡紧间隔20mm)，以一定的速度(例如，速度100mm/分)使拉伸夹具分离。将试料断裂时的强度作为膜层2的抗拉强度。如此测量的膜层2的抗拉强度优选为10～200mN，更优选为20～100mN。
膜层2也可以含有导电性材料3。由此，由膜层2接合的构件间(例如，后述的第一电路构件和第二电路构件之间)被导通。因此，能够将膜层2，作为用于连接对置的电极(对置电极)彼此的像ACF这样的膜状的导电性粘接剂使用。
作为导电性材料3，例如，可列举银粒子、焊料粒子、绝缘性的球状粒子上镀覆金属的粒子、镍粒子等。作为用于金属镀覆的金属，例如可列举金、银、镍-磷合金、钯等。作为球状粒子的材料，可列举二氧化硅等无机材料、聚氨酯树脂、环氧树脂、酚醛树脂、三聚氰胺树脂、聚酰胺、聚酰亚胺、有机硅树脂、氟树脂、聚酯、聚苯硫醚、聚苯醚等耐热性的树脂等。其中，基于导电性这一点，作为导电性材料3优选使用焊料粒子。
导电性材料3的含量没有特别限定，但从接合性和导通性的观点出发，优选在膜层2中含1～10体积％。另外，导电性材料3为粒状时，其平均粒径D50没有特别限定。其中，从电路构件间的导通性的观点出发，优选为1～10μm，更优选为2～5μm。还有，所谓平均粒径D50，是通过激光衍射式的粒度分布测量装置求得的体积粒度分布中的中值粒径(下同)。
优选从膜层2的基材1侧的表面至0.5T的区域中的导电性材料3的体积比例VP10.5，比从膜层2的另一侧的表面至0.5T的区域中的导电性材料3的体积比例VP20.5小。通过在膜层2的转印面侧更多地含有导电性材料3，在热转印的阶段，容易在作为被转印体的电路构件的电极的上方邻域配置导电性材料3。因此，层叠另一侧的电路构件并进行热压合时，导电性材料容易进入对置电极彼此之间，导通性进一步提高。
另外，通过在纤维2F的体积比例VF少的区域大量含有导电性材料3，在上述热压合工序中，导电性材料3容易流动。因此，导电性材料容易进入对置电极彼此之间。例如，体积比例VF满足体积比例VF10.15＞体积比例VF20.85的关系时，优选从膜层2的基材1侧的表面至0.15T的区域中的导电性材料3的体积比例VP10.15，比从膜层2的另一侧的表面至0.85T的区域中的导电性材料3的体积比例VP20.85小(体积比例VP10.15＜体积比例VP20.85)。这种情况下，更优选从膜层2的基材1侧的表面至0.15T的区域中不含导电性材料3。还有，通过热压合工序，导电性材料3进入到处于对置电极彼此之间的纤维2F之间的空隙中，因此即使在对置电极彼此之间存在纤维2F，导通也被确保。
膜层2中包含的热固性树脂2R未特别限定，例如，能够以环氧树脂、丙烯酸类树脂、聚酰亚胺、酚醛树脂、有机硅树脂、三聚氰胺树脂、尿素树脂、醇酸树脂、聚氨酯、不饱和聚酯等作为主剂含有。其可以单独使用，也可以组合两种以上使用。其中，基于处理性这一点，优选环氧树脂。
作为环氧树脂，例如可列举双酚A型环氧树脂、苯酚酚醛环氧树脂、双酚F型环氧树脂、双酚AD型环氧树脂、萘型环氧树脂、联苯型环氧树脂、缩水甘油胺型环氧树脂、脂环族环氧树脂、双环戊二烯型环氧树脂、聚醚型环氧树脂、有机硅改性环氧树脂等。其中，基于接合性这一点，优选双酚A型环氧树脂。环氧树脂在常温下可以是液状，也可以是固体。
热固性树脂2R与热塑性树脂、固化剂、固化促进剂和有机溶剂等混合，成为膜层2的原料。热塑性树脂，出于调整膜层2的粘着性和熔融粘度的目的而混合。作为热塑性树脂，例如优选使用苯氧基树脂、聚氨酯、聚缩醛等。热固性树脂2R是环氧树脂时，作为固化剂，例如可使用酸酐、胺化合物等。作为固化促进剂，可使用咪唑系促进剂、磷系固化促进剂、鏻盐系固化促进剂、双环式脒类、有机金属络合物、聚胺的脲化物等。有机溶剂优选具有比使用的热固性树脂的固化温度低的沸点。作为有机溶剂，例如优选使用甲苯(沸点110℃)、己烷(沸点69℃)、醋酸乙酯(沸点77℃)、甲基乙基酮(沸点80℃)等。其可以单独使用或组合两种以上使用。
膜层2整体的厚度T优选为5～100μm，更优选为10～30μm。如果膜层2的厚度T在此范围，则柔软性提高，并且能够减薄以其作为接合材料而使用的电子部件的厚度。所谓厚度，是膜层2的两个主面之间的距离。
第一树脂2Fa没有特别限定，但基于耐热性这一点，优选使用工程塑料。工程塑料一般认为是抗拉强度500kg/cm2以上的树脂，强度、耐冲击性、耐热性等优异。作为工程塑料，例如可列举聚酰胺(PA)、聚缩醛(POM)、聚碳酸酯(PC)、聚醚醚酮(PEEK)、聚酰胺酰亚胺(PAI)、聚砜(PSF)、聚醚砜(PES)、聚苯硫醚(PPS)、聚四氟乙烯(PTFE)、聚芳酯(PAR)、聚醚酰亚胺(PEI)、聚酰亚胺(PI)等。其可以单独或组合两种以上使用。其中，基于适合电纺丝法这一点，第一树脂2Fa优选PES。
纤维2F的纤维直径优选低于1μm，更优选低于800nm，特别优选低于600nm。另外，纤维2F的纤维直径优选为10nm以上，更优选为50nm以上，特别优选为200nm以上。这是为了以膜层作为接合材料而用于电路构件间的接合时，在热压合工序中，不会阻碍热固性树脂的流动。此外，如果纤维2F的纤维直径在此范围，则膜层2的柔软性优异。另外，膜层2含有粒状的导电性材料3时，优选纤维2F的纤维直径比导电性材料3的平均粒径D50小。这是为了使导电性材料3的移动难以受到纤维2F的妨碍，易于确保作为接合材料时的导通性。
在此，所谓纤维直径是纤维的直径。所谓纤维的直径是纤维的相对于长度方向垂直的截面的直径。这样的截面不是圆形时，将最大径视为直径即可。另外，从膜材10的一侧的主面的法线方向观看时，也可以将纤维2F的相对于长度方向垂直的方向的宽度视为纤维2F的直径。
纤维2F在膜层2的每单位面积中的质量，从耐热性的观点出发，优选为0.05～5g/m2，更优选为0.1～1g/m2。
从接合性的观点出发，纤维2F例如优选以一条以上的纤维2F随机重叠(或缠绕)的纤维的集合体即无纺布的形状，包含在膜层2的基材1侧。无纺布也可以由两种以上的纤维2F构成。其中，从生产率的观点出发，优选无纺布中所含的纤维2F为一种。无纺布的平均厚度，从接合性的观点出发，优选相对于膜层的厚度T为0.05T～0.2T。具体来说，无纺布的平均厚度优选为1～3μm。
所谓平均厚度，例如是无纺布的任意的10处厚度的平均值。所谓厚度是无纺布的2个主面之间的距离。具体来说，无纺布的厚度是以上述相同的方式将膜材10的截面拍摄成照片，从处于与膜层2的基材1相反侧的表面上任意的1处地点至基材1，引出相对于该表面垂直的线时，在与该线重叠的纤维2F之中，将处于最远离的位置的2个纤维2F之间的距离作为无纺布的厚度而求得。对于其他的任意的多处地点(例如，9处地点)也同样计算无纺布的厚度，将使其平均化的数值作为无纺布的平均厚度。计算上述厚度时，也可以使用经过二值化处理的图像。
[基材片]
基材1的材质未特别限定，例如能够使用树脂片、纸片、布片、玻璃纤维片等。其中，基于处理性这一点，优选树脂片。作为构成树脂片的树脂，能够使用聚丙烯、聚乙烯、聚酯(聚对苯二甲酸乙二醇酯、聚对苯二甲酸丁二醇酯、聚萘二甲酸乙二醇酯等)等。其中，从尺寸稳定性、耐溶剂性、成本的观点出发，优选聚对苯二甲酸乙二醇酯。基材1的厚度也没有特别限定，但优选为10～100μm，更优选为20～50μm。
从转印性的观点出发，基材1优选与膜层2对置的面由脱模剂涂覆。作为脱模剂，可列举有机硅树脂、氟系化合物等。
[膜材的制造方法]
膜材的制造方法与第一实施方式相同，因此这里省略其说明。
[电子部件]
接着，一边参照图2，一边说明本发明的电子部件的一个实施方式。图2是示意性地表示本发明的一个实施方式的电子部件20的剖面图。
电子部件20具备第一电路构件5和第二电路构件4，第二电路构件4经由接合材料被安装于第一电路构件5。接合材料含有纤维状的第一树脂和固化状态的热固性的第二树脂。第一树脂的软化开始温度比固化状态的第二树脂的玻璃化转变温度Tg高。就是说，因为接合材料包含具有高软化点的纤维，所以得到的电子部件20的耐热性优异。还有，玻璃化转变点Tg通过DMA法，根据升温温度2℃/分、频率1Hz的测量条件测量(下同)。
这样的接合材料，例如是上述膜层2。纤维2F的软化点ST1比热固性树脂2R的软化点ST2高，同时，比固化状态的热固性树脂2R的玻璃化转变点Tg高。热固性树脂2R的玻璃化转变点Tg没有特别限定，但基于连接可靠性这一点，优选为100～150℃。
所谓固化状态的热固性树脂2R，是热固性树脂2R在固化剂和固化促进剂作用下而固化了的状态的第二树脂，含有热固性树脂2R、固化剂和固化促进剂。换言之，固化状态的热固性树脂2R，在接合材料之中，占据除去纤维2F、和在含有导电性材料时除去导电性材料3的部分。
作为接合材料，使用上述膜层2时，若设接合材料的厚度为TJ，则从接合材料的第一电路构件5侧的表面至0.5TJ的区域中的纤维2F的体积比例VJ10.5，比从接合材料的第二电路构件4侧的表面至0.5TJ的区域中的纤维2F的体积比例VJ20.5小。还有，各电路构件具有对置电极(6a，6b)时，对于除去夹在对置电极之间的区域的区域，计算上述体积比例VJ。
第一电路构件5和第二电路构件4，例如是半导体元件、IC和LSI等半导体芯片、其裸芯片、电子部件模块、无源元件(芯片部件)半导体封装、玻璃基板、树脂基板、陶瓷基板和硅基板。作为树脂基板，例如可列举环氧树脂基板(例如，玻璃环氧基板)、氟树脂基板、双马来酰亚胺三嗪基板、柔性树脂基板(例如，聚酰亚胺树脂基板)等。第一电路构件5和第二电路构件4可以相同，也可以不同。
即，本发明的电子部件20，能够为如下结构：圆晶上芯片(CoW)、膜上芯片(CoF)、玻璃上芯片(CoG)等板上芯片(CoB)结构；芯片叠加(CoC)结构；板上柔性基板(FoB)结构；柔性基板叠加(FoF)结构。
第一电路构件5和第二电路构件4具有相互对置的电极(6a，6b)时，优选接合材料含有导电性材料。这是因为通过接合材料，可以进地对置电极间的连接。作为电极的材料，例如可列举铝、铝合金、铜、银、金(镀层)、镍、碳或其化合物等。电子部件20中包含的导电性材料，可以是上述导电性材料3，也可以是上述导电性材料3先熔融后再固化的材料。
[电子部件的制造方法]
电子部件的制造方法与第一实施方式相同，因此这里省略其说明。
产业上的可利用性
本发明的膜材因为含有线膨胀系数小的纤维，所以适合作为用于接合电路构件彼此的接合材料。使用本发明的膜材接合的电子部件，连接可靠性优异。
符号说明
1：基材，2：膜层，2F：纤维，2R：热固性树脂，3：导电性材料，4：第二电路构件，5：第一电路构件，6a，6b：电极，10，10A～10D：膜材，20：电子部件，30：供给卷轴，31：纤维堆积装置，32：树脂送给装置，33：裁切装置，34：转印装置，35：回收卷轴，36：热压合装置，37：托盘

Claims (17)

1.一种膜材，其中，具备基材和配置在所述基材的一侧的主面的膜层，
所述膜层含有纤维状的第一树脂和未固化或半固化状态的热固性的第二树脂，
所述第一树脂的线膨胀系数CF比固化状态的所述第二树脂的线膨胀系数CR小。
2.根据权利要求1所述的膜材，其中，所述膜层的所述纤维的体积比例VF为0.01～0.5。
3.根据权利要求1所述的膜材，其中，
设所述膜层的厚度为TF时，
从所述膜层的所述基材侧的表面至0.5TF的区域中的所述纤维的体积比例VF10.5，与从所述膜层的另一侧表面至0.5TF的区域中的所述纤维的体积比例VF20.5不同。
4.根据权利要求1～3中任一项所述的膜材，其中，所述纤维的纤维直径为1μm以下。
5.根据权利要求1所述的膜材，其中，所述纤维以无纺布状包含在所述膜层中。
6.根据权利要求1所述的膜材，其中，从所述膜层的所述基材侧的表面至0.15TF的区域中的所述纤维的体积比例VF10.15，与从所述膜层的另一侧的表面至0.85TF的区域中的所述纤维的体积比例VF20.85不同。
7.根据权利要求1～6中任一项所述的膜材，其中，所述膜层还含有导电性材料。
8.一种膜材，其中，具备基材和配置在所述基材的一侧的主面的膜层，
所述膜层含有纤维状的第一树脂和未固化或半固化状态的热固性的第二树脂，
所述第一树脂的软化开始温度ST1比未固化或半固化状态的所述第二树脂的软化开始温度ST2高，
设所述膜层的厚度为T时，
从所述膜层的所述基材侧的表面至0.5T的区域中的所述纤维的体积比例VF10.5，比从所述膜层的另一侧表面至0.5T的区域中的所述纤维的体积比例VF20.5大。
9.根据权利要求8所述的膜材，其中，从所述膜层的所述基材侧的表面至0.15T的区域中的所述纤维的体积比例VF10.15，比从所述膜层的另一侧的表面至0.85T的区域中的所述纤维的体积比例VF20.85大。
10.根据权利要求8所述的膜材，其中，所述膜层含有导电性材料，
从所述膜层的所述基材侧的表面至0.5T的区域中的所述导电性材料的体积比例，比从所述膜层的另一侧的表面至0.5T的区域中的所述导电性材料的体积比例小。
11.一种电子部件，其中，具备第一电路构件和第二电路构件，
所述第二电路构件经由接合材料而安装于第一电路构件，
所述接合材料含有纤维状的第一树脂和固化状态的热固性的第二树脂，
所述第一树脂的线膨胀系数CF比固化状态的所述第二树脂的线膨胀系数CR小。
12.根据权利要求11所述的电子部件，其中，
设所述接合材料的厚度为TJ时，
从所述接合材料的所述第一电路构件侧的表面至0.5TJ的区域中的所述纤维的体积比例VJ10.5，与从所述接合材料的所述第二电路构件侧的表面至0.5TJ的区域中的所述纤维的体积比例VJ20.5不同。
13.根据权利要求12所述的电子部件，其中，
所述第一电路构件与所述接合材料的接触部分的线膨胀系数CC1和所述第二电路构件与所述接合材料的接触部分的线膨胀系数CC2满足CC1＞CC2，
所述体积比例VJ10.5和体积比例VJ20.5满足VJ10.5＜VJ20.5。
14.根据权利要求11所述的电子部件，其中，
所述第一电路构件和所述第二电路构件具有相互对置的电极，
所述接合材料含有导电性材料。
15.一种电子部件的制造方法，其中，包括如下工序：
准备具备基材和配置在所述基材的一侧的主面的膜层的膜材的工序；
以第一电路构件与所述膜层对置的方式在所述第一电路构件上层叠所述膜材的工序；
从所述膜层剥离所述基材的工序；
以所述膜层与第二电路构件对置的方式在所述第一电路构件上层叠所述第二电路构件，并对于所述第一电路构件和所述第二电路构件进行热压合的工序，
所述膜层含有纤维状的第一树脂和未固化或半固化状态的热固性的第二树脂，
所述第一树脂的线膨胀系数CF比固化状态的所述第二树脂的线膨胀系数CR小。
16.根据权利要求15所述的电子部件的制造方法，其中，所述膜材通过包括如下工序的制造方法制造：
在所述基材上使所述第一树脂以纤维状堆积的工序；
在所述基材的堆积有所述纤维的面上，涂布所述第二树脂的工序。
17.根据权利要求15所述的电子部件的制造方法，其中，所述膜材通过包括如下工序的制造方法制造：
在所述基材上涂布所述第二树脂的工序；
在所述基材的涂布有所述第二树脂的面上，使所述第一树脂以纤维状堆积的工序。
CN201610028405.5A 2015-03-25 2016-01-15 膜材和使用了它的电子部件以及电子部件的制造方法 Expired - Fee Related CN106003935B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-063429 2015-03-25
JP2015063429A JP6455784B2 (ja) 2015-03-25 2015-03-25 フィルム材およびこれを用いた電子部品ならびに電子部品の製造方法
JP2015063422A JP2016182698A (ja) 2015-03-25 2015-03-25 フィルム材およびこれを用いた電子部品ならびに電子部品の製造方法
JP2015-063422 2015-03-25

Publications (2)

Publication Number Publication Date
CN106003935A true CN106003935A (zh) 2016-10-12
CN106003935B CN106003935B (zh) 2019-10-01

Family

ID=56976329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610028405.5A Expired - Fee Related CN106003935B (zh) 2015-03-25 2016-01-15 膜材和使用了它的电子部件以及电子部件的制造方法

Country Status (2)

Country Link
US (1) US9902880B2 (zh)
CN (1) CN106003935B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110785009A (zh) * 2018-07-25 2020-02-11 卡西欧计算机株式会社 微胶囊、片材、电路板、电路板的制造方法以及计算机可读存储介质
CN113518906A (zh) * 2019-02-26 2021-10-19 恩德莱斯和豪瑟尔欧洲两合公司 具有传感器元件以及测量和操作电路的测量装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11488841B2 (en) * 2019-02-20 2022-11-01 Electronics And Telecommunications Research Institute Method for manufacturing semiconductor package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070092709A1 (en) * 2005-10-26 2007-04-26 Sumitomo Chemical Company, Limited Resin-impregnated base substrate and method for producing the same
CN101049746A (zh) * 2006-01-26 2007-10-10 Jsr株式会社 透明复合体及其制造方法
US20100259910A1 (en) * 2006-03-30 2010-10-14 Kyocera Corporation Circuit Board and Mounting Structure
CN102088820A (zh) * 2009-12-03 2011-06-08 新加坡商矽比科亚洲有限公司 铜箔基板与用以制作此铜箔基板的含浸液

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4044349B2 (ja) 2002-03-11 2008-02-06 新日鐵化学株式会社 薄型フィルム状接着剤
JP4830744B2 (ja) 2006-09-15 2011-12-07 パナソニック株式会社 電子部品実装用接着剤及び電子部品実装構造体
WO2011109619A2 (en) * 2010-03-03 2011-09-09 Syracuse University Multi-shape product
US9554463B2 (en) * 2014-03-07 2017-01-24 Rogers Corporation Circuit materials, circuit laminates, and articles formed therefrom

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070092709A1 (en) * 2005-10-26 2007-04-26 Sumitomo Chemical Company, Limited Resin-impregnated base substrate and method for producing the same
CN101049746A (zh) * 2006-01-26 2007-10-10 Jsr株式会社 透明复合体及其制造方法
US20100259910A1 (en) * 2006-03-30 2010-10-14 Kyocera Corporation Circuit Board and Mounting Structure
CN102088820A (zh) * 2009-12-03 2011-06-08 新加坡商矽比科亚洲有限公司 铜箔基板与用以制作此铜箔基板的含浸液

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110785009A (zh) * 2018-07-25 2020-02-11 卡西欧计算机株式会社 微胶囊、片材、电路板、电路板的制造方法以及计算机可读存储介质
CN113518906A (zh) * 2019-02-26 2021-10-19 恩德莱斯和豪瑟尔欧洲两合公司 具有传感器元件以及测量和操作电路的测量装置
US11740149B2 (en) 2019-02-26 2023-08-29 Endress+Hauser SE+Co. KG Measuring device with a sensor element and a measurement and operation circuit
CN113518906B (zh) * 2019-02-26 2024-01-12 恩德莱斯和豪瑟尔欧洲两合公司 具有传感器元件以及测量和操作电路的测量装置

Also Published As

Publication number Publication date
US9902880B2 (en) 2018-02-27
US20160280965A1 (en) 2016-09-29
CN106003935B (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
Hwang et al. Stretchable anisotropic conductive film (S-ACF) for electrical interfacing in high-resolution stretchable circuits
CN105358642B (zh) 导电性粘接膜的制造方法、导电性粘接膜、连接体的制造方法
JP3995942B2 (ja) 異方性を有する導電性接着シートの製造方法
CN106003935A (zh) 膜材和使用了它的电子部件以及电子部件的制造方法
EP3726571A1 (en) Manufacturing method of mounting structure
JP4032317B2 (ja) チップ実装法
JP2009105276A (ja) 半導体チップの実装方法及び半導体搭載用配線基板
JP2016182698A (ja) フィルム材およびこれを用いた電子部品ならびに電子部品の製造方法
JP6455784B2 (ja) フィルム材およびこれを用いた電子部品ならびに電子部品の製造方法
JP3582654B2 (ja) 接続部材
JPH0590740A (ja) 導電性回路転写用シート，該転写用シートの製造方法，該転写用シートを利用したプリント配線体及びその製造方法
JP4780023B2 (ja) マルチチップモジュールの実装方法
Yoon et al. Effects of polyacrylonitrile anchoring polymer layer solder anisotropic conductive films on the solder ball movement for fine-pitch Flex-on-Flex (FOF) assembly
JP4223581B2 (ja) マルチチップ実装法
JP2004335663A (ja) 異方導電フィルムの製造方法
JP6443839B2 (ja) フィルム材の製造方法および製造装置
JP2005209454A (ja) 異方導電フィルムの製造方法
JP2016182701A (ja) フィルム材の製造方法および製造装置
KR100872774B1 (ko) 이방성 전도 필름의 제조 방법
JP4563362B2 (ja) チップ実装法
TW201434645A (zh) 膠片、可撓性基板、可撓性電路板及製作方法
JP3994335B2 (ja) 接続部材の製造方法
JP2012160765A (ja) フレキシブルプリント配線板およびその製造方法
JP2004047816A (ja) 多層配線板の製造方法、多層配線板
JP4254849B2 (ja) マルチチップ実装法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191001