CN105810751A - 薄膜晶体管基底和制造薄膜晶体管基底的方法 - Google Patents

薄膜晶体管基底和制造薄膜晶体管基底的方法 Download PDF

Info

Publication number
CN105810751A
CN105810751A CN201610013502.7A CN201610013502A CN105810751A CN 105810751 A CN105810751 A CN 105810751A CN 201610013502 A CN201610013502 A CN 201610013502A CN 105810751 A CN105810751 A CN 105810751A
Authority
CN
China
Prior art keywords
thin film
film transistor
source electrode
electrode
transistor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610013502.7A
Other languages
English (en)
Other versions
CN105810751B (zh
Inventor
柳明官
金亿洙
孙暻锡
崔昇夏
金昭娟
金贤
朴恩惠
朱炳焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN105810751A publication Critical patent/CN105810751A/zh
Application granted granted Critical
Publication of CN105810751B publication Critical patent/CN105810751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

提供了一种薄膜晶体管基底和一种制造薄膜晶体管基底的方法。所述薄膜晶体管基底包括：栅电极；沟道层，与栅电极叠置；源电极，与沟道层叠置；漏电极，与沟道层和源电极叠置；以及间隔件，设置在源电极和漏电极之间。

Description

薄膜晶体管基底和制造薄膜晶体管基底的方法
技术领域
示例性实施例涉及一种薄膜晶体管。更具体地说，示例性实施例涉及一种薄膜晶体管基底及一种制造薄膜晶体管基底的方法。
背景技术
薄膜晶体管包括栅电极、源电极、漏电极和使源电极和漏电极相互连接的沟道。栅电极与沟道叠置。源电极和漏电极相互隔离。沟道可以包括半导体材料，例如，非晶硅、多晶硅、半导体氧化物等。
当沟道由栅极电压导通时，源电极和漏电极通过沟道相互电连接。源电极和漏电极之间的间隙可以被定义为沟道长度。当沟道长度减小时，沟道中的电子迁移路径也减小。因此，可以改善薄膜的电特性。
由于曝光工艺等的技术限制，所以通过传统的制造方法来减小沟道长度是困难的。
发明内容
示例性实施例提供了一种具有改善的电特性的薄膜晶体管基底。
示例性实施例还提供了一种制造该薄膜晶体管基底的方法。
根据示例性实施例，薄膜晶体管基底包括：栅电极；沟道层，与栅电极叠置；源电极，与沟道层叠置；漏电极，与沟道层和源电极叠置；以及间隔件，设置在源电极和漏电极之间。
在示例性实施例中，间隔件包括金属氧化物。
在示例性实施例中，间隔件包括在源电极或漏电极中包括的金属的氧化物。
在示例性实施例中，间隔件包括氧化铝、氧化铜、氧化钼、氧化锰和氧化钛中的至少一种。
在示例性实施例中，间隔件的厚度是大约0.01μm至大约1μm。
在示例性实施例中，间隔件部分地覆盖源电极的上表面。
在示例性实施例中，间隔件部分地覆盖漏电极的上表面。
在示例性实施例中，源电极、漏电极和间隔件设置在沟道层上。
在示例性实施例中，源电极、漏电极和间隔件设置在沟道层下方。
在示例性实施例中，漏电极和沟道层通过间隔件彼此隔开，并且间隔件包括半导体材料。
在示例性实施例中，间隔件包括非晶硅、多晶硅、有机半导体、硫属元素化物半导体和金属氧化物中的至少一种。
在示例性实施例中，薄膜晶体管基底还包括：栅极线，电连接到栅电极；数据线，电连接到源电极；以及像素电极，电连接到漏电极。
根据示例性实施例，一种薄膜晶体管基底包括：栅电极；半导体图案，与栅电极叠置；源电极，与半导体图案叠置；以及漏电极，与半导体图案和源电极叠置并且通过半导体图案与源电极隔开。
根据示例性实施例，提供了一种用于制造薄膜晶体管基底的方法。根据该方法，形成栅电极。形成与栅电极叠置的源电极。形成覆盖源电极的金属氧化物层。形成与金属氧化物层的至少一部分叠置的漏电极。形成与栅电极叠置的沟道层。
在示例性实施例中，使源电极的表面部分氧化，以形成金属氧化物层。
在示例性实施例中，对金属氧化物层进行图案化，以暴露源电极的上表面的一部分。
在示例性实施例中，通过使用源电极和漏电极作为掩模对设置在源电极下方的半导体层进行图案化。
根据示例性实施例，漏电极和源电极在平面图中相互叠置，并且通过设置在它们之间的间隔件彼此隔开。因此，薄膜晶体管的沟道长度可以被最小化或减小。
此外，可以在不使用额外掩模的情况下形成间隔件，并且可以通过使用源电极和漏电极作为掩模来形成沟道层。
附图说明
当结合附图来考虑时，通过参照下面的详细描述，对本发明的更全面的了解和许多本发明的伴随的优点将是更加显而易见，同样变得更易理解，其中，同样的附图标号指示相同或相似的组件，在附图中：
图1是示出根据示例性实施例的薄膜晶体管基底的平面图。
图2是示出根据示例性实施例的沿图1的线I-I′截取的显示装置的剖视图。
图3是区域“A”的放大剖视图。
图4至图10是示出用于制造图2中示出的薄膜晶体管基底的方法的剖视图。
图11是示出根据示例性实施例的薄膜晶体管基底的剖视图。
图12至图16是示出用于制造图11中示出的薄膜晶体管基底的方法的剖视图。
图17是示出根据示例性实施例的薄膜晶体管基底的剖视图。
图18是示出根据示例性实施例的薄膜晶体管基底的剖视图。
图19是示出根据示例性实施例的薄膜晶体管基底的剖视图。
图20是示出根据示例性实施例的薄膜晶体管基底的剖视图。
具体实施方式
在下文中将参照附图更充分地描述示例性实施例，在附图中示出了各种实施例。
图1是示出根据示例性实施例的薄膜晶体管基底的平面图。图2是示出根据示例性实施例的沿图1的线I-I′截取的显示装置的剖视图。图3是区域“A”的放大剖视图。
参照图1至图3，显示装置包括显示面板和光源LS。为了向显示面板提供光，光源LS设置在显示面板下方。显示面板控制由光源LS提供的光的透射率，以显示图像。光源LS可以是传统的背光组件。例如，光源LS可以包括发光二极管、荧光灯等。
显示面板包括薄膜晶体管基底100、面对薄膜晶体管基底100的相对基底200以及设置在薄膜晶体管基底10与相对基底200之间的液晶层LC。液晶层LC可以包括具有电各向异性和光学各向异性的液晶分子。液晶分子因施加到其的电场而沿方向取向，以控制穿过液晶层LC的光的透射率。
薄膜晶体管基底100包括第一基础基底101、栅电极103、沟道层105、源电极106、漏电极107和间隔件108。薄膜晶体管基底100还可以包括缓冲层102、栅极绝缘层104、钝化层109、平坦化层110、像素电极PE和第一取向层AL1。
第一基础基底101可以包括玻璃、石英、柔性塑料材料等。塑料材料可以包括聚合物树脂，例如聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二酯、聚醚酮、聚碳酸酯、多芳基化合物、聚醚砜、聚酰亚胺等。
栅电极103设置在第一基础基底101上。栅电极103电连接到栅极线GL。栅电极103可以由与栅极线GL相同的层来形成，或者由与栅极线GL不同的层来形成。
栅极线GL可以沿第一方向D1延伸。在示例性实施例中，栅电极103可以沿与第一方向D1交叉的第二方向D2从栅极线GL突出。在另一个示例性实施例中，栅电极103可以不从栅极线GL突出，并且栅极线GL的与沟道层105叠置的部分可以被定义为栅电极。
栅电极103可以包括铝、银、铜、钼、铬、锰，钛或它们的合金等。这些材料均可以单独使用或以它们的组合来使用。
栅电极103可以具有单层结构或包括不同层的多层结构。例如，栅电极103可以具有双层结构或三层结构。例如，栅电极103可以具有铜/钛的双层结构或铝/钼/铝的三层结构。另外，栅电极103可以具有包括金属层和金属氧化物层的多层结构。
缓冲层102设置在第一基础基底101与栅电极103之间。缓冲层102可以包括绝缘材料，例如氧化硅、氮化硅等。缓冲层102可以具有单层结构或包括不同层的多层结构。缓冲层102可以防止杂质渗透到第一基础基底101中，并且可以改善栅电极103与第一基础基底101的粘附性。在另一个示例性实施例中，可以省略缓冲层102，从而栅电极103可以直接设置在第一基础基底101上。
栅极绝缘层104覆盖栅电极103。栅极绝缘层104可以包括绝缘材料，例如氧化硅、氮化硅等。栅极绝缘层104可以具有单层结构或包括不同层的多层结构。例如，栅极绝缘层104可以具有氧化硅/氮化硅的双层结构或氮化硅/氧化硅/氮化硅的三层结构。
沟道层105设置在栅极绝缘层104上并且与栅电极103叠置。沟道层105可以包括非晶硅、多晶硅、有机半导体、硫属元素化物半导体、金属氧化物等。
例如，金属氧化物可以包括基于铝、镓、铟、锌、锡、铪、锆等或者它们的组合的金属氧化物。例如，金属氧化物可以包括铝锌氧化物(AZO)、锌锡氧化物(ZTO)、铟锌锡氧化物(IZTO)、铝锌锡氧化物(AZTO)、铟镓锌氧化物(IGZO)等。
在示例性实施例中，沟道层105与源电极106和漏电极107叠置。例如，在平面图中，沟道层105的外边界可以沿着源电极106和漏电极107的外边界延伸。
源电极106、间隔件108和漏电极107设置在沟道层105上。
在示例性实施例中，源电极106和漏电极107可以全部地设置在沟道层105上。在另一个示例性实施例中，源电极106和漏电极107可以部分地设置在沟道层105上。
源电极106电连接到数据线DL。源电极106可以由与数据线DL相同的层来形成，或者由与数据线DL不同的层来形成。
数据线DL沿第二方向D2延伸。在示例性实施例中，源电极106可以沿第一方向D1从数据线DL突出。在另一个示例性实施例中，源电极106可以不从数据线DL突出，数据线DL的与沟道层105叠置的部分可以被定义为源电极。
源电极106可以包括铝、银、铜、钼、铬、锰、钛或它们的合金等。这些材料均可以单独使用或可以以它们的组合来使用。
源电极106可以具有单层结构或包括不同层的多层结构。例如，源电极106可以具有双层结构或三层结构。例如，源电极106可以具有铜/钛的双层结构或铝/钼/铝的三层结构。另外，源电极106可以具有包括金属层和金属氧化物层的多层结构。
例如，当沟道层105包括非晶硅时，源电极106还可以包括与沟道层105接触的欧姆接触层。
例如，当沟道层105包括金属氧化物时，源电极106还可以包括与沟道层105接触的金属氧化物层。
在平面图中，漏电极107与沟道层105和源电极106叠置。在示例性实施例中，漏电极107覆盖源电极106的上表面的一部分。漏电极107可以包括与源电极106相同的材料或与源电极106不同的材料。
间隔件108设置在漏电极107和源电极106之间，使得漏电极107与源电极106隔离(隔开)。例如，间隔件108与漏电极107的下表面的至少一部分接触。
间隔件108可以包括绝缘材料。例如，间隔件108可以包括氧化硅、氮化硅、金属氧化物等。
在示例性实施例中，间隔件108可以包括金属氧化物。例如，金属氧化物可以包括氧化铝、氧化铜、氧化钼、氧化锰、氧化钛等。包括金属氧化物的间隔件108可以在无需额外的遮掩工艺的情况下通过使源电极106氧化来形成。因此，间隔件108可以包括在源电极106中包括的金属的金属氧化物。间隔件108可以具有单层结构或包括具有不同材料的多个层的多层结构。
例如，间隔件108的厚度可以是大约0.01μm至大约1μm。间隔件108可以具有沿源电极106的表面延伸的层形状。因为源电极106和漏电极107通过间隔件108彼此隔离，所以薄膜晶体管的沟道长度CL可以是大约0.01μm至大约1μm。薄膜晶体管的沟道长度CL可以定义为间隔件108的与沟道层105接触的端部的宽度。
与包括在平面图中彼此隔离的源电极和漏电极的传统薄膜晶体管相比，该薄膜晶体管可以具有减小的沟道长度。因此，可以改善薄膜晶体管的电特性。
钝化层109覆盖源电极106、漏电极107和间隔件108。钝化层109可以包括绝缘材料，例如氧化硅、氮化硅等。
平坦化层110设置在钝化层109上，以使基底的上表面平坦化。例如，平坦化层110可以包括有机材料，例如丙烯酸树脂、酚树脂等。
在另一个示例性实施例中，可以省略钝化层109或平坦化层110。
像素电极PE设置在平坦化层110上。像素电极PE电连接到漏电极107。例如，像素电极PE可以通过穿过钝化层109和平坦化层110形成的接触孔来接触漏电极107。
像素电极PE可以包括透明导电材料。例如，像素电极PE可以包括金属氧化物，例如氧化铟锡、氧化铟锌、氧化锡、氧化锌等。
第一取向层AL1设置在像素电极PE上。第一取向层AL1可以使相邻的液晶分子沿方向取向。第一取向层AL1可以包括诸如聚酰亚胺等的聚合物树脂。
相对基底200包括第二基础基底201、光阻挡层BM、滤色器CF、共电极CE和第二取向层AL2。
第二基础基底201可以包括与第一基础基底101基本相同的材料。
光阻挡层BM设置在第二基础基底201的表面上。光阻挡层BM可以具有矩阵形状。例如，光阻挡层BM可以与数据线DL、栅极线GL和薄膜晶体管中的至少一个叠置。光阻挡层BM可以包括炭黑、颜料混合物等。
滤色器CF设置在第二基础基底201的表面上。滤色器CF与像素电极PE叠置。另外，滤色器CF可以与光阻挡层BM部分地叠置。例如，滤色器CF可以包括红色滤色器、绿色滤色器、蓝色滤色器、黄色滤色器等。
在示例性实施例中，彼此相邻的滤色器可以彼此叠置，相邻滤色器的叠置部分可以与光阻挡层BM叠置。在另一个示例性实施例中，彼此相邻的滤色器可以彼此隔离。
例如，滤色器CF可以包括染料、颜料或它们的混合物等。
共电极CE设置在滤色器CF上以面对像素电极PE。共电极CE可以包括透明导电材料。例如，共电极CE可以包括金属氧化物，例如氧化铟锡、氧化铟锌、氧化锡、氧化锌等。
当将电压施加到像素电极PE和共电极CE时，形成电场。液晶层LC根据电场而取向。
虽然相对基底200包括光阻挡层BM和滤色器CF，但是示例性实施例不限于此。在另一个示例性实施例中，光阻挡层BM和滤色器CF中的至少一个可以包括在薄膜晶体管基底100中。
第二取向层AL2覆盖共电极CE。第二取向层AL2可以使相邻的液晶分子沿方向取向。在示例性实施例中，第二取向层AL2可以包括与第一取向层AL1基本相同的材料。
图4至图10是示出用于制造图2中示出的薄膜晶体管基底的方法的剖视图。
参照图4，在第一基础基底101上形成缓冲层102。在缓冲层102上形成栅极金属层，并将栅极金属层图案化，以形成包括栅电极103的栅极金属图案。栅极金属图案还可以包括连接到栅电极103的栅极线。
栅极绝缘层104被形成为覆盖栅电极103。在栅极绝缘层104上形成半导体层115。半导体层115可以包括非晶硅、多晶硅、有机半导体、硫属元素化物半导体、金属氧化物等。例如，金属氧化物可以包括基于铝、镓、铟、锌、锡、铪、锆等或者它们的组合的金属氧化物。例如，金属氧化物可以包括铝锌氧化物、锌锡氧化物、铟锌锡氧化物、铝锌锡氧化物、铟镓锌氧化物等。
在半导体层115上形成源极金属层，并将源极金属层图案化，以形成包括源电极106的源极金属图案。源极金属图案还可以包括连接到源电极106的数据线。因为部分地去除源极金属层，所以半导体层115的上表面被部分地暴露。
参照图5，形成覆盖源电极106的金属氧化物层118。在示例性实施例中，金属氧化物层118通过源电极106的氧化来形成。
例如，在形成源电极106之后，可以将氧等离子体施加到源电极106，或者可以在氧的存在下将热提供到源电极106。因此，源电极106的表面部分被氧化，以形成金属氧化物层118。例如，金属氧化物层118可以包括氧化铝、氧化铜、氧化钼、氧化锰、氧化钛等。
参照图6，形成漏极金属层117以覆盖半导体层115和金属氧化物层118。虽然在示例性实施例中漏极金属层117可以包括与源极金属层基本相同的材料，但是在另一个示例性实施例中，根据需要，漏极金属层117可以包括与源极金属层不同的材料。
在漏极金属层117上形成掩模图案PR。掩模图案PR与金属氧化物层118部分地叠置。掩模图案PR可以是通过光蚀刻工艺形成的光致抗蚀剂图案。
参照图7，通过利用掩模图案PR作为掩模对漏极金属层117进行图案化来形成漏电极107。漏电极107部分地覆盖金属氧化物层118，并且与半导体层115接触。此外，漏电极107与源电极106部分地重置。因为漏极金属层117被图案化，所以金属氧化物层118被部分地暴露。
参照图8，去除金属氧化物层118的暴露部分以形成间隔件108。此外，通过利用源电极106和漏电极107作为掩模对半导体层115进行图案化来形成沟道层105。可以依据工艺条件或金属氧化物层118与半导体层115的刻蚀比来改变刻蚀金属氧化物层118和半导体层115的顺序。在示例性实施例中，可以在部分地去除金属氧化物层118之后，对半导体层115进行图案化。在另一个示例性实施例中，可以在对半导体层115进行图案化之后，部分地去除金属氧化物层118。在另一个示例性实施例中，可以省略蚀刻金属氧化物层118。
参照图9，形成钝化层109以覆盖源电极106和漏电极107。在钝化层109上形成平坦化层110。
平坦化层110可以由光致抗蚀剂组合物形成。可以通过光刻工艺形成穿过平坦化层110和钝化层109的接触孔CH，以暴露漏电极107。
参照图10，在平坦化层110上形成透明导电层，并将透明导电层图案化以形成通过接触孔CH与漏电极107接触的像素电极PE。形成第一取向层AL1以覆盖像素电极PE。
根据示例性实施例，漏电极107和源电极106在平面图中相互叠置，并且通过设置在它们之间的间隔件108而彼此隔离。因此，薄膜晶体管的沟道长度可以被最小化或减小。
此外，可以在不使用额外的掩模的情况下形成间隔件108，并可以通过使用源电极106和漏电极107作为掩模形成沟道层105。因此，可以提高制造效率。
在另一个示例性实施例中，间隔件108可以包括绝缘材料，例如氧化硅、氮化硅、氮氧化锌(ZnOxNy)等。当间隔件108包括绝缘材料时，为了形成间隔件108，可以执行利用额外掩模的额外工艺。
图11是示出根据示例性实施例的薄膜晶体管基底的剖视图。
参照图11，薄膜晶体管基底300包括基础基底301、栅电极303、沟道层305、源电极306、漏电极307和间隔件308。薄膜晶体管基底300还可以包括缓冲层302、栅极绝缘层304、钝化层309、平坦化层310、像素电极PE和第一取向层AL1。除了间隔件308之外，薄膜晶体管基底300可以与图2中示出的薄膜晶体管基底100基本相同。因此，可以省略任何重复解释。
沟道层305与源电极306、间隔件308和漏电极307叠置。源电极306、间隔件308和漏电极307设置在沟道层305上。源电极306和间隔件308与沟道层305接触。漏电极307设置在间隔件308上。因此，漏电极307与沟道层305隔开。
在平面图中，源电极306与漏电极307叠置。例如，漏电极307可以覆盖源电极306的上表面的一部分。
间隔件308设置在源电极306与漏电极307之间。例如，间隔件308可以覆盖源电极306的上表面的一部分。
间隔件308包括半导体材料。例如，间隔件308可以包括基于铝、镓、铟、锌、锡、铪、锆等或它们的组合的金属氧化物。例如，间隔件308可以包括铝锌氧化物、锌锡氧化物、铟锌锡氧化物、铝锌锡氧化物、铟镓锌氧化物等。此外，间隔件308可以包括非晶硅、多晶硅、有机半导体、硫属元素化物半导体等。
因此，即使漏电极307不与沟道层305接触，当将栅极电压施加到栅电极303时，施加到源电极306的数据电压也可以通过沟道层305和间隔件308提供到漏电极307和像素电极PE。
图12至图16是示出用于制造图11中示出的薄膜晶体管基底的方法的剖视图。
参照图12，在基础基底301上形成缓冲层302。在缓冲层302上形成栅极金属层，并将栅极金属层图案化，以形成包括栅电极303的栅极金属图案。栅极金属图案还可以包括连接到栅电极303的栅极线。
形成栅极绝缘层304以覆盖栅电极303。在栅极绝缘层304上形成第一半导体层315。
在第一半导体层315上形成源极金属层，并将源极金属层图案化，以形成包括源电极306的源极金属图案。源极金属图案还可以包括连接到源电极306的数据线。因为源极金属层被部分地去除，所以第一半导体层315的上表面被部分地暴露。
参照图13，形成第二半导体层318以覆盖源电极306。在第二半导体层318上形成漏极金属层317。
在示例性实施例中，第二半导体层318可以包括与第一半导体层315相同的材料。例如，第二半导体层318可以包括基于铝、镓、铟、锌、锡、铪、锆等或者它们的组合的金属氧化物。例如，第二半导体层318可以包括铝锌氧化物、锌锡氧化物、铟锌锡氧化物、铝锌锡氧化物、铟镓锌氧化物等。在另一个示例性实施例中，第二半导体层318可以包括与第一半导体层315不同的材料。
掩模图案PR形成在漏极金属层317上。掩模图案PR与源电极306部分地叠置。
参照图14，通过利用掩模图案PR作为掩模对漏极金属层317进行图案化来形成漏电极307。漏电极307与源电极306部分地叠置。因为漏极金属层317被图案化，所以第二半导体层318被部分地暴露。
参照图15，通过利用掩模图案PR和漏电极107作为掩模对第二半导体层318进行图案化来形成间隔件308。因此，在平面图中，间隔件308可以具有与漏电极307基本相同的形状。因为第二半导体层318被图案化，所以源电极306被部分地暴露。
通过利用源电极306和漏电极307作为掩模对第一半导体层315进行图案化来形成沟道层305。
沟道层305与源电极306、间隔件308和漏电极307叠置。源电极306、间隔件308和漏电极307设置在沟道层305上。源电极306和间隔件308与沟道层305接触。漏电极307设置在间隔件308上。因此，漏电极307与沟道层305隔开。
参照图16，形成钝化层309以覆盖源电极306和漏电极307。在钝化层309上形成平坦化层310。
平坦化层310可以由光致抗蚀剂组合物形成。可以通过光刻工艺形成穿过平坦化层310和钝化层309的接触孔CH，以暴露漏电极307。
此后，在平坦化层310上形成与漏电极307接触的像素电极，并且形成覆盖像素电极的取向层。可以通过与图10中示出的像素电极PE和第一取向层AL1相同的工艺来形成像素电极和取向层。
根据示例性实施例，在平面图中，漏电极307和源电极306相互叠置，并且通过设置在它们之间的间隔件308而彼此隔开。因此，薄膜晶体管的沟道长度可以被最小化或减小。
此外，因为间隔件308包括半导体材料，所以即使漏电极307不与沟道层305接触，漏电极307也可以电连接到沟道层305。
此外，可以在不使用额外掩模的情况下通过相同的工艺来形成间隔件308和漏电极307。
图17是示出根据示例性实施例的薄膜晶体管基底的剖视图。
参照图17，薄膜晶体管基底400包括基础基底401、栅电极403、半导体图案405、源电极406和漏电极407。薄膜晶体管基底400还可以包括缓冲层402、栅极绝缘层404、钝化层409、平坦化层410、像素电极PE和第一取向层AL1。除了用作沟道以及间隔件的半导体图案405之外，薄膜晶体管基底400可以与图2中示出的薄膜晶体管基底100基本相同。因此，可以省略任何重复解释。
源电极406直接设置在栅极绝缘层404上。半导体图案405设置在栅极绝缘层404上，并且与源电极406和漏电极407叠置。半导体图案405和漏电极407与源电极406部分地叠置。例如，半导体图案405部分地覆盖源电极406的上表面。半导体图案405的第一部分设置在栅极绝缘层404和漏电极407之间。半导体图案405的第二部分设置在源电极406和漏电极407之间，以用作间隔件。
例如，半导体图案405可以包括基于铝、镓、铟、锌、锡、铪、锆等或者它们的组合的金属氧化物。例如，半导体图案405可以包括铝锌氧化物、锌锡氧化物、铟锌锡氧化物、铝锌锡氧化物、铟镓锌氧化物等。此外，半导体图案405可以包括非晶硅、多晶硅等。
因此，当将栅极电压施加到栅电极403时，施加到源电极406的数据电压可以通过半导体图案405的第二部分提供到漏电极407和像素电极PE。
图18是示出根据示例性实施例的薄膜晶体管基底的剖视图。
参照图18，薄膜晶体管基底500包括基础基底501、栅电极503、沟道层505、源电极506、漏电极507和间隔件508。薄膜晶体管基底500还可以包括缓冲层502、栅极绝缘层504、钝化层509、平坦化层510、像素电极PE和取向层AL1。除了间隔件508和漏电极507之外，薄膜晶体管基底500可以与图2中示出的薄膜晶体管基底100基本相同。因此，可以省略任何重复的解释。
沟道层505与源电极506、间隔件508和漏电极507叠置。源电极506、间隔件508和漏电极507设置在沟道层505上。源电极506、漏电极507和间隔件508与沟道层505接触。
在平面图中，源电极506与漏电极507和间隔件508叠置。间隔件508设置在源电极506和漏电极507之间。间隔件508的一部分覆盖源电极506的上表面。漏电极507的一部分设置在间隔件508上。例如，间隔件508可以覆盖源电极506的基本上整个部分。
图19是示出根据示例性实施例的薄膜晶体管基底的剖视图。
参照图19，薄膜晶体管基底600包括基础基底601、栅电极603、沟道层605、源电极606、漏电极607和间隔件608。薄膜晶体管基底600还可以包括栅极绝缘层604、钝化层609、平坦化层610、像素电极PE和取向层AL1。
源电极606、漏电极607和间隔件608设置在基础基底601上。漏电极607和源电极606在平面图中相互叠置，并且通过间隔件608彼此隔开。
沟道层605与源电极606的上表面、漏电极607的上表面和间隔件608的侧表面接触。
栅极绝缘层604设置在沟道层605与栅电极603之间。栅极绝缘层604设置在沟道层605上。在另一个示例性实施例中，栅极绝缘层604可以整个地设置基础基底601上以覆盖沟道层605、源电极606和漏电极607。
栅电极603设置在栅极绝缘层604上。
钝化层609覆盖栅电极603、源电极606和漏电极607。
根据示例性实施例，具有顶栅结构的薄膜晶体管的沟道长度可以被最小化或减小。
图20是示出根据示例性实施例的薄膜晶体管基底的剖视图。
参照图20，薄膜晶体管基底700包括基础基底701、栅电极703、沟道层705、源电极706和漏电极707。薄膜晶体管基底700还可以包括缓冲层702、栅极绝缘层704、钝化层709、平坦化层710、像素电极PE和取向层AL1。除了源电极706和漏电极507的位置关系之外，薄膜晶体管基底700可以与图2中示出的薄膜晶体管基底100基本相同。因此，可以省略任何重复解释。
沟道层705与源电极706、间隔件708和漏电极707叠置。源电极706、间隔件708和漏电极707设置在沟道层705上。源电极706、漏电极707和间隔件708与沟道层705接触。
在平面图中，源电极706与漏电极707叠置。例如，源电极706可以覆盖漏电极707的上表面的一部分。
间隔件708设置在源电极706和漏电极707之间。例如，间隔件708可以覆盖漏电极507的上表面的一部分。
虽然薄膜晶体管基底用于液晶显示装置，但是示例性实施例不限于此。例如，根据示例性实施例的薄膜晶体管基底可以用于诸如有机发光显示装置的显示装置或者包括薄膜晶体管的各种电子装置。
上述是举例说明性的，并且不应被解释为对其构成限制。虽然已经描述了一些示例性实施例，但是本领域的技术人员将容易地认识到，在实质上不脱离本发明的新颖性教导、方面及优点的情况下，在示例性实施例中可以进行许多修改。因此，所有的这些修改意图包括在本公开的范围内。

Claims (20)

1.一种薄膜晶体管基底，所述薄膜晶体管基底包括：
栅电极；
沟道层，与所述栅电极叠置；
源电极，与所述沟道层叠置；
漏电极，与所述沟道层和所述源电极叠置；以及
间隔件，设置在所述源电极和所述漏电极之间。
2.根据权利要求1所述的薄膜晶体管基底，其特征在于，所述间隔件包括金属氧化物。
3.根据权利要求2所述的薄膜晶体管基底，其特征在于，所述间隔件包括在所述源电极或所述漏电极中包括的金属的氧化物。
4.根据权利要求3所述的薄膜晶体管基底，其特征在于，所述间隔件包括氧化铝、氧化铜、氧化钼、氧化锰和氧化钛中的至少一种。
5.根据权利要求1所述的薄膜晶体管基底，其特征在于，所述间隔件的厚度是0.01μm至1μm。
6.根据权利要求1所述的薄膜晶体管基底，其特征在于，所述间隔件部分地覆盖所述源电极的上表面。
7.根据权利要求1所述的薄膜晶体管基底，其特征在于，所述间隔件部分地覆盖所述漏电极的上表面。
8.根据权利要求1所述的薄膜晶体管基底，其特征在于，所述源电极、所述漏电极和所述间隔件设置在所述沟道层上。
9.根据权利要求1所述的薄膜晶体管基底，其特征在于，所述源电极、所述漏电极和所述间隔件设置在所述沟道层下方。
10.根据权利要求1所述的薄膜晶体管基底，其特征在于，所述漏电极和所述沟道层通过所述间隔件彼此隔开，并且所述间隔件包括半导体材料。
11.根据权利要求10所述的薄膜晶体管基底，其特征在于，所述间隔件包括非晶硅、多晶硅、有机半导体、硫属元素化物半导体和金属氧化物中的至少一种。
12.根据权利要求1所述的薄膜晶体管基底，所述薄膜晶体管基底还包括：
栅极线，电连接到所述栅电极；
数据线，电连接到所述源电极；以及
像素电极，电连接到所述漏电极。
13.一种薄膜晶体管基底，所述薄膜晶体管基底包括：
栅电极；
半导体图案，与所述栅电极叠置；
源电极，与所述半导体图案叠置；以及
漏电极，与所述半导体图案和所述源电极叠置并且通过所述半导体图案与所述源电极隔开。
14.根据权利要求13所述的薄膜晶体管基底，其特征在于，所述半导体图案覆盖所述源电极的上表面的至少一部分。
15.根据权利要求14所述的薄膜晶体管基底，其特征在于，所述漏电极完全地设置在所述半导体图案上。
16.一种用于制造薄膜晶体管基底的方法，所述方法包括：
形成栅电极；
形成与所述栅电极叠置的源电极；
形成覆盖所述源电极的金属氧化物层；
形成与所述金属氧化物层的至少一部分叠置的漏电极；以及
形成与所述栅电极叠置的沟道层。
17.根据权利要求16所述的方法，其特征在于，形成所述金属氧化物层的步骤包括使所述源电极的表面部分氧化。
18.根据权利要求16所述的方法，所述方法还包括：对所述金属氧化物层进行图案化，以暴露所述源电极的上表面的一部分。
19.根据权利要求16所述的方法，其特征在于，形成所述沟道层的步骤包括：通过使用所述源电极和所述漏电极作为掩模对设置在所述源电极下方的半导体层进行图案化。
20.根据权利要求16所述的方法，其特征在于，所述金属氧化物层包括氧化铝、氧化铜、氧化钼、氧化锰和氧化钛中的至少一种。
CN201610013502.7A 2015-01-19 2016-01-11 薄膜晶体管基底和制造薄膜晶体管基底的方法 Active CN105810751B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150008799A KR102315527B1 (ko) 2015-01-19 2015-01-19 박막 트랜지스터 기판 및 그 제조 방법
KR10-2015-0008799 2015-01-19

Publications (2)

Publication Number Publication Date
CN105810751A true CN105810751A (zh) 2016-07-27
CN105810751B CN105810751B (zh) 2021-02-02

Family

ID=56408419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610013502.7A Active CN105810751B (zh) 2015-01-19 2016-01-11 薄膜晶体管基底和制造薄膜晶体管基底的方法

Country Status (3)

Country Link
US (1) US9825066B2 (zh)
KR (1) KR102315527B1 (zh)
CN (1) CN105810751B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993694A (zh) * 2019-10-22 2020-04-10 清华大学 自氧化方式制备亚10nm沟道的二维薄膜场效应晶体管

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109285872A (zh) * 2018-10-18 2019-01-29 武汉华星光电半导体显示技术有限公司 有机自发光二极管显示面板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060175609A1 (en) * 2004-05-20 2006-08-10 Chan Isaac W T Vertical thin film transistor with short-channel effect suppression
US20130161732A1 (en) * 2011-12-27 2013-06-27 Electronics And Telecommunications Research Institute Vertical channel thin film transistor
TW201442250A (zh) * 2013-03-06 2014-11-01 Sumitomo Chemical Co 薄膜電晶體
CN104167423A (zh) * 2013-05-16 2014-11-26 三星显示有限公司 有机发光显示装置及其制造方法
CN104218091A (zh) * 2013-05-31 2014-12-17 三星显示有限公司 薄膜晶体管及包括该薄膜晶体管的有机发光二极管显示器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717223A (en) 1995-12-22 1998-02-10 Xerox Corporation Array with amorphous silicon TFTs in which channel leads overlap insulating region no more than maximum overlap
JP4599924B2 (ja) 2004-07-21 2010-12-15 カシオ計算機株式会社 薄膜トランジスタ及びディスプレイパネル
US7247570B2 (en) 2004-08-19 2007-07-24 Micron Technology, Inc. Silicon pillars for vertical transistors
US8617952B2 (en) 2010-09-28 2013-12-31 Seagate Technology Llc Vertical transistor with hardening implatation
US8679905B2 (en) 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
KR101425064B1 (ko) 2011-06-09 2014-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
US9252237B2 (en) 2012-05-09 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors, semiconductor devices, and methods of manufacture thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060175609A1 (en) * 2004-05-20 2006-08-10 Chan Isaac W T Vertical thin film transistor with short-channel effect suppression
US20130161732A1 (en) * 2011-12-27 2013-06-27 Electronics And Telecommunications Research Institute Vertical channel thin film transistor
TW201442250A (zh) * 2013-03-06 2014-11-01 Sumitomo Chemical Co 薄膜電晶體
CN104167423A (zh) * 2013-05-16 2014-11-26 三星显示有限公司 有机发光显示装置及其制造方法
CN104218091A (zh) * 2013-05-31 2014-12-17 三星显示有限公司 薄膜晶体管及包括该薄膜晶体管的有机发光二极管显示器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993694A (zh) * 2019-10-22 2020-04-10 清华大学 自氧化方式制备亚10nm沟道的二维薄膜场效应晶体管
CN110993694B (zh) * 2019-10-22 2023-08-25 清华大学 自氧化方式制备亚10nm沟道的二维薄膜场效应晶体管

Also Published As

Publication number Publication date
CN105810751B (zh) 2021-02-02
US9825066B2 (en) 2017-11-21
KR20160089586A (ko) 2016-07-28
KR102315527B1 (ko) 2021-10-22
US20160211281A1 (en) 2016-07-21

Similar Documents

Publication Publication Date Title
CN105742324B (zh) 有机发光显示装置及其制造方法
KR101273831B1 (ko) 반도체 장치 및 그 제조 방법
KR101630503B1 (ko) 반도체 장치 및 표시 장치
KR102531664B1 (ko) 표시 장치
US9280026B2 (en) Pixel structure and display panel
US10797124B2 (en) Organic light emitting display substrate and manufacturing method thereof
KR102592564B1 (ko) 트랜지스터 표시판
US9024318B2 (en) Thin film transistor substrate manufacturing method thereof, display
JP5275523B2 (ja) 表示装置、ならびに半導体装置および表示装置の製造方法
US8647934B2 (en) Thin film transistor and fabricating method thereof
CN104282717A (zh) 有机发光显示装置及其制造方法
KR102188690B1 (ko) 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
TWI406420B (zh) 主動矩陣基板、顯示裝置及主動矩陣基板之製造方法
KR20150073297A (ko) 박막 트랜지스터, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법
US9012994B2 (en) Thin film transistor array panel and method for manufacturing the same
CN111969008A (zh) 有机发光显示基板及其制备方法、显示装置
CN107768447A (zh) 薄膜晶体管、其制造方法以及包括其的显示装置
CN105810751A (zh) 薄膜晶体管基底和制造薄膜晶体管基底的方法
CN101515590B (zh) 薄膜晶体管数组基板
US9576987B2 (en) Display substrate and method of manufacturing the display substrate
KR20150066690A (ko) 박막 트랜지스터 기판 및 그 제조 방법
EP3041054A1 (en) Thin film transistor and display device including the same
CN101958401B (zh) 有机电激发光元件及其制造方法
CN107436517A (zh) 液晶显示设备及其制造方法
WO2019171873A1 (ja) 表示装置及び表示装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant