CN105636900B - 载体-衬底粘合系统 - Google Patents

载体-衬底粘合系统 Download PDF

Info

Publication number
CN105636900B
CN105636900B CN201480058147.4A CN201480058147A CN105636900B CN 105636900 B CN105636900 B CN 105636900B CN 201480058147 A CN201480058147 A CN 201480058147A CN 105636900 B CN105636900 B CN 105636900B
Authority
CN
China
Prior art keywords
carrier
film
substrate
receiving substrate
permeable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480058147.4A
Other languages
English (en)
Other versions
CN105636900A (zh
Inventor
C.P.富斯托拉
H.I.史密斯
J.J.富斯托拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MIT
Original Assignee
MIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MIT filed Critical MIT
Publication of CN105636900A publication Critical patent/CN105636900A/zh
Application granted granted Critical
Publication of CN105636900B publication Critical patent/CN105636900B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2551/00Optical elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Micromachines (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • Laminated Bodies (AREA)

Abstract

公开了一种用于产生三维纳米结构的系统和方法。该系统包括使用粘合剂结合到载体的衬底。粘合剂可以是可蒸发的或可升华的。载体可以是玻璃或类似玻璃的物质。在一些实施例中,载体可以是可渗透的,具有一个或多个孔,当利用热、压力、光或其他方法被转换成气态时粘合剂可以通过该孔排出。使用粘合剂将衬底结合到载体。然后该衬底被处理以形成膜。此处理可以包括研磨、抛光、蚀刻、图案化或其他步骤。然后将经处理的膜对准并且粘贴到接收衬底或先前沉积的膜。

Description

载体-衬底粘合系统
相关申请的交叉引用
本申请要求2013年8月22日提交的序列号为61/868,765的美国临时专利申请、2014年5月29日提交的序列号为62/004,549的美国临时专利申请以及2014年8月14日提交的序列号为14/459,879的美国专利申请的优先权,通过引用将其公开全部并入本文。
本发明是根据空军科研办公室授予的批准号FA9550-08-1-0379而在政府支持的情况下完成的。政府具有本发明中的某些权利。
背景技术
三维纳米结构在各种应用中都具有实用性,该各种应用诸如具有嵌入器件的光子晶体、三维集成半导体电子器件、三维半导体存储器、组织支架、渐变光学折射率部件、异质单晶晶格失配结构等。
在一些实施例中,通过对准预先图案化的膜并且将其堆叠在彼此的顶部上来制造这些三维纳米结构。通常,这些膜中的某些被图案化。此图案化可以包括引入孔、注入式化学元素区域、电子或光子器件或其他结构。另外,图案化可以包括将膜划分成多个分离的(disjoint)部分。
已经描述了堆叠经过图案化的膜的各种技术。例如,每个膜可以被设置在框架上。在这样的实施例中,可以通过使用裂解点(cleavage point)来使膜耦合到外部框架。具有附着的框架的经图案化的膜被对准到衬底或先前沉积的膜。一旦被对准,裂解点就可以被分开,由此使框架从膜分离。
然而,虽然此技术可以在某些应用中是可接受的,但是它可能不适合于具有压应力的膜或分离的膜。
因此,如果存在用于输送膜并将膜对准以产生三维纳米结构的改进的载体系统,则它将是有益的。
发明内容
公开了一种用于产生三维纳米结构的系统和方法。该系统包括使用粘合剂结合到载体的衬底,该粘合剂是可蒸发的或可升华的。载体可以是玻璃或类似玻璃的物质。在一些实施例中,载体可以是可渗透的。例如,载体可以具有一个或多个孔,当粘合剂被加热或以其他方式转换成气体时粘合剂可以通过该孔排出。使用粘合剂将诸如硅的衬底结合到载体。然后该衬底被处理以形成期望的膜。此处理可以包括研磨、抛光和图案化(经由光刻方式和蚀刻、或者其他的图案化方式)。然后将经处理的膜对准到接收衬底或先前沉积的膜。一旦被适当地对准,然后就加热粘合剂、对粘合剂减压、或以其他方式促使粘合剂升华或蒸发,由此从载体释放经处理的膜。此过程可以被重复多次以建立期望的膜的堆叠。
在一个实施例中,产生三维纳米结构的方法包括:使用粘合剂将要被处理的衬底附着到载体;使衬底变薄并对衬底进行处理以形成膜;使载体与所附着的膜对准到接收衬底;使膜与接收衬底或设置在接收衬底上的先前沉积的膜接触;以及使粘合剂蒸发或升华以从载体释放膜。
在另一实施例中,产生三维纳米结构的方法包括:使用粘合剂将要被处理的衬底附着到可渗透载体;使衬底变薄并对衬底进行处理以形成膜;使载体和所附着的膜对准到接收衬底;使膜与接收衬底或设置在接收衬底上的先前沉积的膜接触;以及促使粘合剂从固体转变成气体以便从载体释放膜,其中来自粘合剂的气体进入或通过可渗透载体。
附图说明
为了更好地理解本公开,对附图进行参考,通过引用将附图合并于此并且在其中:
图1A示出在附着之前的衬底和载体;
图1B示出结合到载体的衬底;
图2A示出在研磨之后结合到载体的膜;
图2B示出在图案化之后图2A的膜;
图2C示出图2B的膜的顶视图;
图3A示出当它被对准到接收衬底时图2B的膜和载体;
图3B示出在膜被堆叠之后所产生的纳米结构;
图4示出根据一个实施例的流程图;
图5示出根据一个实施例的多孔载体;以及
图6示出根据一个实施例可以被用作载体的材料的近视图。
具体实施方式
将衬底粘贴到载体并且然后对该衬底进行处理以产生膜。然后可以将此膜堆叠在接收衬底或其他先前沉积的膜的顶上以产生三维纳米结构。
图1A示出在处理之前的载体10和衬底20。载体10可以是任何半刚性非晶或结晶材料或复合材料。在一些实施例中,载体10可以是柔性玻璃或类似材料。载体10的尺度可以改变。例如,其长度和宽度可以基于被产生的膜的尺寸。在一个实施例中,载体10可以具有25mm的直径,然而其他尺度也在本公开的范围之内。载体10的厚度也可以改变,但是在一些实施例中,可以在1mm和10mm之间,然而其他厚度也是可能的。
在一些实施例中,载体10可以是可渗透的。在一个实施例中,载体10的渗透率可以大于1×10-2毫达西。可渗透载体10可以具有各种构造和材料。例如,在一个实施例中,载体10包含一个或多个孔12,其延伸通过载体10的厚度,如图5中所示。这些孔12可以具有纳米到数百微米的范围内的直径,然而此直径可以改变。载体10的孔隙率可以大于20%。在一些实施例中,孔隙率大于50%。下面将更详细地描述孔12的目的。
在另一实施例中,载体10是多孔的,因为由这样的材料构成,即该材料包括彼此仅在有限点处接触的颗粒,在颗粒之间留下能够使气体能够通过载体的足够大的路径。例如,图5示出这样的材料的视图,在此实施例中,该材料是烧结玻璃。图5示出该材料的近视图以便颗粒之间的路径是可见的。当然,可以使用颗粒之间包括路径的其他材料,并且本公开不限于此或任何其他特定材料。
在另一实施例中,载体10可以由可渗透而不具有孔和路径的材料制成。例如,诸如聚二甲基硅氧烷(PDMS)之类的材料是对气体可渗透的。当然,其他材料也可以具有此性质并且本公开不限于任何特定材料。
因此,术语“可渗透载体”指的是允许气体形式的粘合剂通过的任何材料。可以以多种方式来实现此渗透性;上文描述其中的一些。然而,其他可渗透载体也在本公开的范围之内。
衬底20可以是任何适当的材料或复合材料,并且可以是半导体材料。在一些实施例中,衬底可以已经包含经图案化的微结构。在某些实施例中,衬底20可以是硅衬底。在处理之前的衬底20的尺度可以改变。在一些实施例中,衬底20具有便于处置并且不对破裂敏感的尺寸。例如,在一些实施例中,在处理之前的衬底20的直径可以是大约1cm。在一些实施例中,衬底20可以更大得多,横着测量有数十厘米。在处理之前的衬底的厚度可以是大约半毫米,或者它可以更厚或更薄。
然后使用粘合剂15将衬底20粘贴到载体10,如图1B中所示。此粘合剂15可以是粘合剂或多个粘合层,其是可蒸发的或可升华的。术语“可蒸发的”被用来指定可以容易地进行到气态的转变的材料。术语“可升华的”被用来指定可以直接从固态转变到气态而没有首先熔化的材料。在一个实施例中,当被加热、减压或以其他方式激发时,液体粘合剂转变成气相。在另一实施例中,当被加热、减压或以其他方式激发时,固体粘合剂转变是通过首先熔化成液体并且然后蒸发成气相。在另一实施例中,当被加热、减压或以其他方式激发时,固体粘合剂直接升华成气相。
可以以多个不同方式(诸如蒸发、旋涂和落模铸造)来将粘合剂15施加到载体10。在另一实施例中,可以在预涂覆有粘合剂15的衬底20上固化可溶性凝胶(sol-gel)。还可以使用其他技术并且其不受本公开的限制。
一旦使用粘合剂15将衬底20粘贴到载体10,该粘合剂15就可以凝固。然后衬底20可以被处理。衬底20可以被变薄以降低其厚度。例如,衬底20可以被研磨并抛光以便降低其厚度,如图2A中所示。在另一实施例中,衬底20可以被片状剥落以从衬底劈开薄膜层。在另一实施例中,衬底20可以被蚀刻以形成期望厚度的膜。当变薄工艺被完成时,衬底20可以具有大约300nm的厚度,然而其他尺度也是可能的。一旦被变薄,衬底20就可以被称为膜21。
如果需要的话,可以进一步对膜21进行处理。例如,光刻和蚀刻的工艺可以被用来在膜21上产生图案,如图2C中所示。此图案化可以被用来在膜21中产生各种类型的结构,或者可以被用来将膜21分成多个分离的部分22,如图2C中所示。例如,衬底可以被进一步处理以在膜内或膜上产生图案或复杂的微结构。这些微结构可以包括电子、机械和光子器件。可以产生的微结构的类型不受到本公开的限制。
另外,在膜21被图案化有其微结构的同时,载体10和/或膜21也可以被图案化以产生对准标记11,如图2B和2C中所示。在此实施例中,对准标记11被产生以具有关于膜21的图案化的已知空间关系。这些对准标记11用来使经图案化的膜21关于接收衬底对准,如下面更详细地描述的。
在另一实施例中,对准标记11可能在膜21的图案化之前就已经存在于载体10上。在这样的实施例中,可以使用预先存在的对准标记11作为指导来执行膜21的图案化。换句话说,以使得关于预先存在的对准标记11对准的这样的方式来执行图案化。
如图2B和2C中所示,对准标记11可以被蚀刻到载体10中。然而,在其他实施例中,可以以其他方式将对准标记11设置在载体10上,例如作为凸纹图案或作为金属图案。对准标记11还可以被设置在分离的部分22上或蚀刻到其中。
在一些实施例中,对准标记11被产生以便能够在至少两个正交方向上使载体10对准到接收衬底。
三维结构被构造在接收衬底上。此接收衬底可以具有对准标记,其意图与载体10上的对准标记11对准,如下文所述。
图3A示出具有已经设置在其上的膜的堆叠23的接收衬底40。接收衬底40还具有对准到载体10的对准标记41。
每个膜21被如下沉积在接收衬底40上。首先,使用粘合剂15将衬底20粘贴到载体10。然后衬底20被变薄和处理以产生膜21以及在其上或其中的任何图案。如上所述,对准标记11被设置在载体10上以具有关于膜21上的图案的固定和已知的空间关系。对准标记11可以在膜图案化过程期间被产生,或者可以预先存在。
然后运送载体10并且将其紧接接收衬底40设置,如图3A中所示。在一个实施例中,载体10被设置有接收衬底40上面向下取向的膜21。然后使用对准标记11和41使载体10对准到接收衬底40。如上所述,在一些实施例中,对准标记11和41允许在至少两个正交方向上对准。在此方案中,载体10可能能够在所有六个自由度(包括三个平移轴和两个旋转轴)上移动。在其他实施例中,可以在更少的方向上执行对准。例如,在一个实施例中,对准标记11、41允许在至少一个方向上对准。
可以以多个方式来执行对准。在一些实施例中,被示为本领域中已知的那些的光学对准过程被用来使载体10对准到接收衬底40。当然,还可以使用其他对准方法。
然后移动载体10以使得膜21接触接收衬底40。在一个或多个膜21的堆叠23已经被放在接收衬底40上的情况下,新的膜21被降低到膜的现有堆叠23上(参见图3A)。尽管图3A示出膜21被降低到接收衬底40上,但是其他实施例是可能的。例如,载体10可以被设置在接收衬底40下面并且被提升以将膜21沉积在接收衬底40上。允许载体10相对于接收衬底40被定位和对准以使得可以从载体10分离膜21并将膜21沉积到接收衬底40上的载体10和接收衬底40的任何取向都在本公开的范围之内。
可以通过可选地使用表面到表面接触结合(所谓的范德瓦耳斯键)来将膜21附着到接收衬底40或堆叠23,之后是改进膜21到接收衬底40的附着的附加热过程。在一个实施例中,当对彼此接触的硅膜21在300℃以上进行退火达几分钟时,在接触膜21之间可以形成准共价键(quasi-covalent bond)。在另一实施例中,粘合剂可以被用来将膜21粘贴到接收衬底40或膜的堆叠23。在其他实施例中,焊料凸点可以被用来连接相邻膜21中的通孔。
一旦膜21被适当地定位,然后就从膜21和载体10之间去除粘合剂15。这可以通过加热粘合剂15以使得它蒸发或升华来完成。替代地,局部大气的压强可以被降低以便加速蒸发或升华的过程。在一些实施例中,可以以其他方式来激发粘合剂15。例如,诸如光之类的电磁辐射可以被用来蒸发或加速粘合剂15的升华。促使粘合剂15从固体变成气体的机制的任何组合可以被用来去除粘合剂15。粘合剂15的去除促使膜21从载体10分离并且变成堆叠在接收衬底40上,如图3B中所示。
载体10中的孔12(参见图5)允许由粘合剂15的蒸发或升华所产生的气体容易地通过载体10。在没有孔12的情况下,粘合剂15的气相的形成受阻;形成的任何气体不可以被完全去除并且仍困在载体10和膜21之间,这可能是不期望的结果。
可蒸发粘合剂的示例包括萘,然而可以使用其他粘合剂。
来自可蒸发粘合剂15的蒸汽可以凝结并且产生阻止或使膜21更难以从载体10分离的表面张力。可升华的粘合剂的使用消除了蒸汽在载体10和膜21之间凝结的可能性,因为升华是从固体到气体的直接转换。
在一些实施例中,可以使用可升华的粘合剂。可升华的粘合剂可以是萘、蒽、并四苯或并五苯。在一些实施例中,可以使用具有低于其熔点的升华点的任何多环芳烃。其他粘合剂也可以是可升华的并且本公开不限于上面的列表。
图4示出过程流,其示出3维纳米结构的产生。首先,如过程100中所示,将要被处理的衬底附着到载体。使用可蒸发或可升华的粘合剂来附着要被处理的衬底。如上所述,要被处理的衬底可以是半导体,诸如硅。
在要被处理的衬底已经被附着到载体之后,使其变薄和/或处理,如过程110中所示。在一个实施例中,衬底被研磨和抛光以将其厚度减小到期望厚度。在另一实施例中,衬底可以被片状剥落以从衬底劈开薄膜层。在另一实施例中,衬底可以被蚀刻以形成期望厚度的膜。另外,衬底可以被进一步处理以在膜内或膜上产生图案或复杂的微结构。微结构的类型可以包括电子、机械和光子器件并且不受本公开的限制。被执行以在衬底或膜上产生图案和微结构的处理的类型不受本公开的限制。
在已经以其他方式将衬底变薄和/或处理之后,它可以被称为膜。此膜仍通过过程100中施加的粘合剂而被粘贴到载体。然后将具有经处理的膜的载体对准到接收衬底,如过程120中所示。为了做这个,载体可以被定向成使得膜被粘贴到载体的底表面。如上面所阐述的,在其他实施例中,接收衬底被设置在载体之上并且膜被粘贴到载体的顶表面。可以采用其中膜被粘贴到载体且被设置在载体和接收衬底之间的任何取向。
然后将载体移动成紧接接收衬底。载体和接收衬底中的至少一个相对于另一个被移动以实现对准。载体和接收衬底两者可以包含对准标记以促进对准过程。可以使用视觉系统或一些其他系统来执行对准。
一旦被对准,就朝向接收衬底移动载体,如过程130中所示。表面到表面接触结合(常常被称为范德瓦耳斯键)可以被用来将粘贴到载体的膜附着到接收衬底或膜的堆叠的先前附着的膜。还可以在此附着过程期间使用永久的粘合剂和其他促进粘合的材料。退火过程还可以被用来允许在膜和接收衬底或者另一经处理的膜之间形成共价键或准共价键。在一些实施例中,在每个膜被添加到膜的堆叠之后执行退火过程。在其他实施例中,在已经完成堆叠之后执行退火过程。
一旦在附着到载体的膜和接收衬底之间、或者在附着到载体的膜和位于接收衬底上的膜之间已经发生结合,然后就促使粘合剂从固体到气体的转变,如过程140中所示。这可以是通过蒸发或升华。这可以使用压强、温度和/或电磁辐射来完成。现在处于气体形式的粘合剂可以排出进入和/或通过载体中的孔,促进膜从载体的分离。在其他实施例中,气体通过载体排出,即使载体可能不包含孔。
在一个实施例中,然后载体可以被再次用来将另一衬底处理成膜,从而允许图4的过程100-140被重复。在另一实施例中,载体本身是一次性的并且因此被丢弃。虽然第一膜可以被直接沉积在接收衬底上,但是后续的膜可以被沉积在先前附着的膜上,由此允许构造三维结构。上面描述的退火过程可以促进邻近膜彼此的结合。
本公开在范围上不受到这里描述的特定实施例的限制。实际上,根据前面的描述和附图,对本领域普通技术人员来说,除了在这里描述的那些之外,其他各种实施例以及对本公开的修改将是显而易见的。因此,这样的其他实施例以及修改意图落入本公开的范围之内。此外,尽管已经在这里针对特定目的在特定环境中的特定实现的上下文中描述了本公开,但是本领域普通技术人员将认识到其有用性不限于此并且可以针对任何数目的目的在任何数目的环境中有利地实施本公开。因此,应该鉴于如这里所述的本公开的整个广度和精神来解释下面阐述的权利要求。

Claims (26)

1.一种产生三维纳米结构的方法,包括:
使用可蒸发粘合剂将要被处理的衬底附着到载体;
使所述衬底变薄并对所述衬底进行处理以形成膜;
使所述载体和所述膜对准到接收衬底;
使所述膜与所述接收衬底或者设置在所述接收衬底上的先前沉积的膜接触;以及
增加温度或降低局部大气的压强以促使所述粘合剂蒸发,由此从所述载体释放所述膜。
2.根据权利要求1所述的方法,其中所述处理包括光刻和蚀刻,并且其中形成复杂的微结构。
3.根据权利要求2所述的方法,其中所述复杂的微结构包括电子、机械或光子器件。
4.根据权利要求1所述的方法,还包括在所述接触之后对所述膜进行退火以促进所述膜到所述接收衬底或者设置在所述接收衬底上的所述先前沉积的膜的附着。
5.根据权利要求1所述的方法,其中所述载体和所述接收衬底每个包括对准标记,并且其中所述对准包括使用光学方法。
6.根据权利要求1所述的方法,其中所述温度被增加并且压强被降低。
7.一种产生三维纳米结构的方法,包括:
使用可蒸发或可升华的粘合剂将要被处理的衬底附着到可渗透载体;
使所述衬底变薄并对所述衬底进行处理以形成膜;
使所述载体和所述膜对准到接收衬底;
使所述膜与所述接收衬底或者设置在所述接收衬底上的先前沉积的膜接触;以及
促使所述可蒸发或可升华的粘合剂从固体转变成气体以便从所述可渗透载体释放所述膜,其中来自所述可蒸发或可升华的粘合剂的气体进入或通过所述可渗透载体。
8.根据权利要求7所述的方法,其中所述可渗透载体包括通过那里的孔。
9.根据权利要求8所述的方法,其中所述可渗透载体具有大于20%的孔隙率。
10.根据权利要求8所述的方法,其中所述可渗透载体具有大于50%的孔隙率。
11.根据权利要求7所述的方法,其中所述可渗透载体具有大于1×10-2毫达西的渗透率。
12.根据权利要求7所述的方法,其中所述可渗透载体包括仅在有限点处彼此接触的颗粒,在所述颗粒之间留下使来自所述粘合剂的气体通过其的路径。
13.根据权利要求7所述的方法,其中所述处理包括光刻和蚀刻,并且其中形成复杂的微结构。
14.根据权利要求13所述的方法,其中所述复杂的微结构包括电子、机械或光子器件。
15.根据权利要求7所述的方法,还包括在所述接触之后对所述膜进行退火以促进所述膜到所述接收衬底或者设置在所述接收衬底上的所述先前沉积的膜的附着。
16.根据权利要求7所述的方法,还包括重复所述附着、变薄、对准、接触和促使步骤多次直到产生膜的堆叠为止。
17.根据权利要求16所述的方法,还包括在所述膜的堆叠产生之后进行退火。
18.一种分离用可蒸发或可升华的粘合剂附着到可渗透载体的膜的方法,包括:使所述膜接触到接收衬底;促使所述可蒸发或可升华的粘合剂从固体转变成气体以便从所述可渗透载体释放所述膜,其中来自所述可蒸发或可升华的粘合剂的气体进入或通过所述可渗透载体。
19.根据权利要求18所述的方法,其中所述可渗透载体包括通过那里的孔。
20.根据权利要求19所述的方法,其中所述可渗透载体具有大于20%的孔隙率。
21.根据权利要求19所述的方法,其中所述可渗透载体具有大于50%的孔隙率。
22.根据权利要求18所述的方法,其中所述可渗透载体具有大于1×10-2毫达西的渗透率。
23.根据权利要求18所述的方法,其中所述可渗透载体包括仅在有限点处彼此接触的颗粒,在所述颗粒之间留下使来自所述粘合剂的气体通过其的路径。
24.一种分离使用可蒸发或可升华粘合剂附着到可渗透载体的材料的方法,包括:使所述材料接触到接收衬底;增加温度或降低局部大气的压强以促使所述粘合剂转变成气体,由此从所述载体释放所述材料,其中来自所述可蒸发或可升华粘合剂的气体进入或通过所述可渗透载体。
25.根据权利要求24所述的方法,其中所述温度被增加并且压强被降低。
26.根据权利要求24所述的方法,其中所述材料是半导体材料。
CN201480058147.4A 2013-08-22 2014-08-15 载体-衬底粘合系统 Expired - Fee Related CN105636900B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201361868765P 2013-08-22 2013-08-22
US61/868765 2013-08-22
US201462004549P 2014-05-29 2014-05-29
US62/004549 2014-05-29
US14/459,879 US9359198B2 (en) 2013-08-22 2014-08-14 Carrier-substrate adhesive system
US14/459879 2014-08-14
PCT/US2014/051181 WO2015026635A1 (en) 2013-08-22 2014-08-15 Carrier-substrate adhesive system

Publications (2)

Publication Number Publication Date
CN105636900A CN105636900A (zh) 2016-06-01
CN105636900B true CN105636900B (zh) 2019-12-31

Family

ID=52479297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480058147.4A Expired - Fee Related CN105636900B (zh) 2013-08-22 2014-08-15 载体-衬底粘合系统

Country Status (10)

Country Link
US (1) US9359198B2 (zh)
EP (1) EP3036189A4 (zh)
JP (1) JP6539658B2 (zh)
KR (1) KR20160051793A (zh)
CN (1) CN105636900B (zh)
CA (1) CA2922087A1 (zh)
MY (1) MY178232A (zh)
PH (1) PH12016500343A1 (zh)
SG (1) SG11201601227QA (zh)
WO (1) WO2015026635A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10046550B2 (en) 2013-08-22 2018-08-14 Massachusetts Institute Of Technology Carrier-substrate adhesive system
CN108290321A (zh) * 2015-10-08 2018-07-17 麻省理工学院 载体-衬底粘附系统
TWM546597U (zh) * 2015-10-12 2017-08-01 應用材料股份有限公司 用於固持基板之基板載體

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070117A (en) * 1972-06-12 1978-01-24 Kasper Instruments, Inc. Apparatus for the automatic alignment of two superimposed objects, e.g. a semiconductor wafer and mask
CN101425583A (zh) * 2007-11-02 2009-05-06 清华大学 燃料电池膜电极及其制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01208842A (ja) 1988-02-16 1989-08-22 Nec Corp 半導体集積回路装置の製造方法
JPH0344067A (ja) * 1989-07-11 1991-02-25 Nec Corp 半導体基板の積層方法
US5459351A (en) 1994-06-29 1995-10-17 Honeywell Inc. Apparatus for mounting an absolute pressure sensor
JPH104206A (ja) 1996-01-29 1998-01-06 Matsushita Denchi Kogyo Kk 化合物半導体薄膜の形成法と同薄膜を用いた光電変換素子
DE19754619A1 (de) 1997-12-09 1999-06-24 Mze Engineering Fuer Verfahren Erzeugnis aus einem porösen Träger, der von einem Kunststoff durchsetzt ist
US6114088A (en) 1999-01-15 2000-09-05 3M Innovative Properties Company Thermal transfer element for forming multilayer devices
JP4565804B2 (ja) * 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
DE10260233B4 (de) * 2002-12-20 2016-05-19 Infineon Technologies Ag Verfahren zum Befestigen eines Werkstücks mit einem Feststoff an einem Werkstückträger und Werkstückträger
US7901532B2 (en) 2003-04-01 2011-03-08 De-Bonding Limited Method and apparatus for bonding and debonding adhesive interface surfaces
JP2005191535A (ja) * 2003-12-01 2005-07-14 Tokyo Ohka Kogyo Co Ltd 貼り付け装置および貼り付け方法
US7262444B2 (en) 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
US7829386B2 (en) 2005-08-17 2010-11-09 General Electric Company Power semiconductor packaging method and structure
US7884032B2 (en) 2005-10-28 2011-02-08 Applied Materials, Inc. Thin film deposition
US7993969B2 (en) 2006-08-10 2011-08-09 Infineon Technologies Ag Method for producing a module with components stacked one above another
CN101465434B (zh) 2007-12-19 2010-09-29 清华大学 燃料电池膜电极及其制备方法
WO2009142787A2 (en) 2008-02-18 2009-11-26 Board Of Regents, The University Of Texas System Photovoltaic devices based on nanostructured polymer films molded from porous template
EP2145916B1 (en) * 2008-07-17 2013-06-19 W.L.Gore & Associates Gmbh Substrate coating comprising a complex of an ionic fluoropolymer and surface charged nanoparticles
US7867876B2 (en) * 2008-12-23 2011-01-11 International Business Machines Corporation Method of thinning a semiconductor substrate
JP2012129325A (ja) * 2010-12-14 2012-07-05 Sumitomo Bakelite Co Ltd 基材の加工方法
JP2014504024A (ja) * 2011-01-17 2014-02-13 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 製品基板をキャリア基板から剥離する方法
US9236271B2 (en) 2012-04-18 2016-01-12 Globalfoundries Inc. Laser-initiated exfoliation of group III-nitride films and applications for layer transfer and patterning
JP6007688B2 (ja) * 2012-09-11 2016-10-12 富士電機株式会社 半導体装置の製造方法
US20140144593A1 (en) * 2012-11-28 2014-05-29 International Business Machiness Corporation Wafer debonding using long-wavelength infrared radiation ablation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070117A (en) * 1972-06-12 1978-01-24 Kasper Instruments, Inc. Apparatus for the automatic alignment of two superimposed objects, e.g. a semiconductor wafer and mask
CN101425583A (zh) * 2007-11-02 2009-05-06 清华大学 燃料电池膜电极及其制备方法

Also Published As

Publication number Publication date
US20150053337A1 (en) 2015-02-26
JP6539658B2 (ja) 2019-07-03
EP3036189A1 (en) 2016-06-29
US9359198B2 (en) 2016-06-07
MY178232A (en) 2020-10-07
EP3036189A4 (en) 2017-04-19
SG11201601227QA (en) 2016-03-30
WO2015026635A1 (en) 2015-02-26
CA2922087A1 (en) 2015-02-26
KR20160051793A (ko) 2016-05-11
PH12016500343B1 (en) 2016-05-02
PH12016500343A1 (en) 2016-05-02
CN105636900A (zh) 2016-06-01
JP2016531445A (ja) 2016-10-06

Similar Documents

Publication Publication Date Title
EP2267761B1 (en) Method for releasing a graphene layer
CN105636900B (zh) 载体-衬底粘合系统
TW201544453A (zh) 使用多孔性非犧牲型支撐層以形成具有二維材料的複合結構體之方法
CN102405440A (zh) 光刻用防尘薄膜组件及其制造方法
US10906286B2 (en) Method for transferring two-dimensional nanomaterials
US10646831B2 (en) Method for manufacturing of a carbon nanomembrane
WO2017222796A2 (en) Systems and methods for fabricating single-crystalline diamond membranes
KR101563231B1 (ko) 나노시트-무기물 적층 다공성 나노구조체 및 이의 제조 방법
EP3359364A1 (en) Carrier-substrate adhesive system
US20100055620A1 (en) Nanostructure fabrication
TW201939567A (zh) 透射電鏡微柵及透射電鏡微柵的製備方法
EP2733733A2 (en) Stamp structures and transfer methods using the same
JP4830104B2 (ja) パターン化ハニカム状多孔質体の製造方法
CN111217359B (zh) 一种Si基衬底异质集成石墨烯的制备方法
US10046550B2 (en) Carrier-substrate adhesive system
CN111092150B (zh) 有机自旋阀器件及其制备方法和应用
EP3029725B1 (en) Chuck for collective bonding of semiconductor dies, method of making the same and methods of using the same
US8685836B2 (en) Method for forming a silicon layer on any substrate using light irradiation
US9698039B2 (en) Controlled spalling utilizing vaporizable release layers
EP4414482A1 (en) Composite substrates for the epitaxial growth of thin films and method for fabricating such substrates
US20230166965A1 (en) Method of liquid-mediated pattern transfer and device structure formed by liquid-mediated pattern transfer
KR20240042835A (ko) 나노 구조체 전사 방법
KR20170085445A (ko) 적층체의 제조 방법, 및 적층체
NL2010216C2 (en) Synthesizing and transferring at least one large layer of graphene.
CN116639647A (zh) 一种转移纳米森林结构的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191231

Termination date: 20210815