CN105593858A - 用于电气元件的串联和并联组合的系统和方法 - Google Patents
用于电气元件的串联和并联组合的系统和方法 Download PDFInfo
- Publication number
- CN105593858A CN105593858A CN201480054165.5A CN201480054165A CN105593858A CN 105593858 A CN105593858 A CN 105593858A CN 201480054165 A CN201480054165 A CN 201480054165A CN 105593858 A CN105593858 A CN 105593858A
- Authority
- CN
- China
- Prior art keywords
- value
- impedor
- calculation element
- nominal
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/04—Constraint-based CAD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
公开了一种用于生成和匹配标称相同的初始元件的复杂串联和/或并联组合以实现任意复合值的方法和系统。递归算法连续地添加一个或更多个类似的标称二端元件,以生成标称元件的串联和/或并联复合组合,该复合组合具有期望阻抗。能够将复合值确定成几乎任何期望的准确度,从而能够将两个复合值之间的比率确定成几乎任何期望的准确度,其中,来自具有不同值的各个元件的构架中的典型误差的潜在误差被大大减小。由于初始元件是标称相同的,所以复合值以及复合值之间的比率主要取决于初始元件的连接而不是其几何形状,从而复合值以及复合值之间的比保持基本恒定而与制造过程的变化无关。
Description
本申请要求于2013年7月30日提交的临时申请第61/859,888号的优先权,通过引用将其全部内容合并到本文中。
技术领域
本发明总体上涉及电子电路的设计。更具体地,本发明涉及用于在半导体电路中实现部件值的方法。
背景技术
形成在半导体芯片或晶片上的半导体电路包括若干种类型的电路元件,其中,若干种类型的电路元件包括例如电阻器、电容器、电感器、晶体管等。这些元件必须以下述方式创建在半导体芯片上:元件的值或性能满足包括这些元件的电路的要求。
任何半导体材料都具有某些特征,并且这些特征中的一些特征使得构造在半导体上的元件将会具有某值,其中该值整体或部分地取决于元件占据的面积。从而,包括电阻器、电容器和电感器的若干元件通常被创建成以下大小的几何形状:在给定半导体的特征的情况下,该大小将会产生由期望电路设计规定的特定值。
尤其,某些设计需要使用在值上任意不同但具有特定比率的元件。例如,为了实现3.33的增益,可以在具有1000ohm(Ω)的电阻器以及3300Ω的电阻器(或3.33千欧姆(kΩ);1000Ω=1kΩ)的所谓的虚拟接地配置中配置运算放大器。实现该配置的一个已知方式是针对输入1kΩ的电阻器使用具有给定宽度和长度的电阻器(半导体材料的表面电阻将确定电阻器的面积),以及针对3.33kΩ的反馈电阻使用具有相同宽度但长度为1kΩ的电阻器的长度的3.33倍的另一电阻器。
然而,本领域技术人员将会认识到这样的构造的固有问题。例如,元件的物理尺寸容易受到制造过程中的误差或变化的影响,这可能不能够可靠地或重复地使所确定的精确尺寸产生电阻器的期望值。甚至上述示例中期望的1kΩ和3.33kΩ的电阻器的尺寸的小误差也会导致其实际电阻的显著差异,并且更重要的是会导致它们之间的比率的显著差异。虽然这样的尺寸误差可能看起来小,但是它们可能足以使得半导体芯片上的电路的准确度或性能降低。
更进一步地,当在半导体芯片上构造元件时,必须与材料进行连接。例如,为了在芯片上构造多晶硅电阻器,在每端处必须有接触孔并且有时有不同的掺杂水平,以使金属迹线实现良好接触。接触孔和相关特征引入了“端效应”,其中,“端效应”通常为与预期电阻串联的多余的附加电阻,从而被添加到所设计的电阻值。该附加电阻通常在很大程度上依赖于在芯片材料中切割接触孔的准确程度;该附加电阻也产生偏离期望值的差或误差,从而产生高于预期值的电阻,并且由于不能精确地知道多余的端效应电阻,所以使得难以精确地匹配不同的值。
此外,假设期望构造具有1比3.33的比率的两个电阻器,其中,一个电阻器为1kΩ,另一个电阻器为3.33kΩ。即使电阻被构造成产生这些值的精确大小,如果“端效应”例如给每个值增加了100Ω,则实际上1.1kΩ的电阻器与3.43kΩ的电阻器之间的比率变成3.118而不是所期望的3.33,即近乎7%的误差。此外,这会显著地改变电路的期望性能。
这些问题使得难以在半导体芯片上实现具有精确值的元件,并且更具体地难以实现具有其值之间的精确比率的多个元件。
美国专利第8,453,097号中提供了一种可能的解决方案(在下文中称为“该’097专利”),该美国专利被共同转让给本申请的受让人。然而,在一些实施方式中,该’097专利的方法考虑计算和存储标称相同阻抗元件的选择数目n的所有可能组合的所有值,这可能不是期望的。因此,可能期望一种不需要这样的计算或存储的不同方法。
发明内容
公开了一种用于生成标称相同的初始元件的复杂串联和/或并联组合以实现任意非平凡复合值的方法和系统。像本文所公开那样构建的组合保持复合值与初始元件的值之间的比率以高准确度保持成几乎恒定而与制造过程中的变化无关,以高准确度将复合值与初始元件的值之间的比率,从而也将两个复合值之间的比率以高准确度保持成几乎恒定而与制造过程中的变化无关。
一个实施方式公开了一种设计半导体电路部件的方法,该半导体电路部件具有任意阻抗值并且被构造为重复的标称相同阻抗元件的组合,其中,每个阻抗元件为具有电阻性阻抗的电阻器,或者每个阻抗元件为具有电感性阻抗的电感器,该方法包括:在计算装置处接收部件的任意阻抗值来作为输入,并且将任意阻抗值设置成目标值;在计算装置处接收要在部件中使用的重复的标称相同元件中的每个元件的标称阻抗值来作为输入;在计算装置中将部件的初始值限定为零,并且将相同元件的组合限定为空集;由计算装置确定目标值是大于标称阻抗值还是小于标称阻抗值;如果目标值大于标称阻抗值,则:由计算装置确定阻抗元件的最大数目,其中,该最大数目的阻抗元件当被串联设置时具有小于目标值的组合阻抗;由计算装置执行以下操作:将所确定的数目的阻抗元件以串联方式添加到相同元件的组合,如果存在最近添加的相同元件,则将所确定的数目的阻抗元件连接至最近添加的相同元件,以及计算部件的更新值;由计算装置通过从当前目标值中减去以串联方式添加的阻抗元件的总阻抗来更新目标值;如果目标值小于标称阻抗值,则:由计算装置确定阻抗元件的最大数目,其中,该最大数目的阻抗元件当被并联设置时具有大于目标值的组合阻抗;由计算装置执行以下操作:将所确定的数目的阻抗元件以并联方式添加到相同元件的组合,如果存在最近添加的相同元件,则将所确定的数目的阻抗元件连接至最近添加的相同元件,以及计算部件的更新值;由计算装置通过确定阻抗值来更新目标值,该阻抗值当被设置成与阻抗元件并联时将产生当前目标值;由计算装置确定部件的更新值是否在任意阻抗的规定公差内,并且:如果部件的值不在规定公差内,则重复确定目标值是大于标称电阻值还是小于标称电阻值的步骤以及随后的步骤;如果部件的值在规定公差内,则退出该过程并且返回相同元件的组合来作为输出。
另一实施方式公开了一种非暂态计算机可读存储介质,该非暂态计算机可读存储介质上具有被体现的指令,指令用于使计算装置执行设计半导体电路部件的方法,半导体电路部件具有任意阻抗值并且被构造为重复的标称相同阻抗元件的组合,其中,每个阻抗元件为具有电阻性阻抗的电阻器,或者每个阻抗元件为具有电感性阻抗的电感器,该方法包括:在计算装置处接收部件的任意阻抗值来作为输入,并且将该任意阻抗值设置成目标值;在计算装置处接收要在部件中使用的重复的标称相同元件中的每个元件的标称阻抗值来作为输入;在计算装置中将部件的初始值限定为零,并且将相同元件的组合限定为空集;由计算装置确定目标值是大于标称阻抗值还是小于标称阻抗值;如果目标值大于标称阻抗值,则:由计算装置确定阻抗元件的最大数目,其中,该最大数目的阻抗元件当被串联设置时具有小于目标值的组合阻抗;由计算装置执行以下操作:将所确定的数目的阻抗元件以串联方式添加到相同元件的组合,如果存在最近添加的相同元件,则将所确定的数目的阻抗元件连接至最近添加的相同元件,以及计算部件的更新值;由计算装置通过从当前目标值中减去以串联方式添加的阻抗元件的总阻抗来更新目标值;如果目标值小于标称阻抗值,则:由计算装置确定阻抗元件的最大数目,其中,该最大数目的阻抗元件当被并联设置时具有大于目标值的组合阻抗;由计算装置执行以下操作:将所确定的数目的阻抗元件以并联方式添加到相同元件的组合,如果存在最近添加的相同元件,则将所确定的数目的阻抗元件连接至最近添加的相同元件,以及计算部件的更新值;由计算装置通过确定阻抗值来更新目标值,该阻抗值当被设置成与阻抗元件并联时将产生当前目标值;由计算装置确定部件的更新值是否在任意阻抗的规定公差内,并且:如果部件的值不在规定公差内,则重复确定目标值是大于标称电阻值还是小于标称电阻值的步骤以及随后的步骤;如果部件的值在规定公差内,则退出该过程并且返回相同元件的组合来作为输出。
又一实施方式公开了一种设计半导体电路部件的方法,该半导体电路部件具有任意阻抗值并且被构造为重复的标称相同阻抗元件的组合,其中,每个阻抗元件为具有电容性阻抗的电容器,该方法包括:在计算装置处接收部件的任意阻抗值来作为输入,并且将任意阻抗值设置成目标值;在计算装置处接收要在部件中使用的重复的标称相同元件中的每个元件的标称阻抗值来作为输入;在计算装置中将部件的初始值限定为零,并且将相同元件的组合限定为空集;由计算装置确定目标值是大于标称阻抗值还是小于标称阻抗值;如果目标值大于标称阻抗值,则:由计算装置确定阻抗元件的最大数目,其中,该最大数目的阻抗元件当被并联设置时具有小于目标值的组合阻抗;由计算装置执行以下操作:将所确定的数目的阻抗元件以并联方式添加到相同元件的组合,如果存在最近添加的相同元件,则将所确定的数目的阻抗元件连接至最近添加的相同元件,以及计算部件的更新值;由计算装置通过从当前目标值中减去以并联方式添加的阻抗元件的总阻抗来更新目标值;如果目标值小于标称阻抗值,则:由计算装置确定阻抗元件的最大数目,其中,最大数目的阻抗元件当被串联设置时具有大于目标值的组合阻抗;由计算装置执行以下操作:将所确定的数目的阻抗元件以并联方式添加到相同元件的组合,如果存在最近添加的相同元件,则将所确定的数目的阻抗元件连接至最近添加的相同元件,以及计算部件的更新值;由计算装置通过确定阻抗值来更新目标值,该阻抗值当被设置成与阻抗元件串联时将产生当前目标值;由计算装置确定部件的更新值是否在任意阻抗的规定公差内,并且:如果部件的值不在规定公差内,则重复确定目标值是大于标称电阻值还是小于标称电阻值的步骤以及随后的步骤;如果部件的值在规定公差内,则退出该过程并且返回相同元件的组合来作为输出。
附图说明
图1示出了均具有相同标称值的七个电阻器的一个可能组合;
图2是图示出使用以软件实现的本文所描述的递归算法的方法的一个可能实施方式的流程图;
图3至图9图示出根据一个实施方式中的递归算法的包括均具有相同标称值的若干个电阻器的电阻元件的设计的各个点。
具体实施方式
本申请描述了用于借助于递归算法生成标称相同的初始元件的复杂串联和/或并联组合以实现任意复合值的方法和系统。通过使用这样的标称相同的初始元件,复合值与初始元件的值之间的比率几乎保持恒定(从而两个复合值之间的比率也几乎保持恒定),而与制造过程中的变化无关,从而该比率不依赖于使部件或标称元件为精确值的能力。使用本文中所描述的技术,芯片设计师能够实现以下元件匹配的方法,该方法不依赖于在如上制造中可能变化的元件的精确几何差异,而是仅依赖于它们的连接。
在所述方法中,递归算法连续地添加一个或更多个标称相同的二端元件,以生成标称元件的串联和/或并联复合组合,该复合组合具有期望阻抗。例如,如果初始元件为1kΩ的电阻器,则该算法配置1kΩ的电阻器的多个实例的串联和并联组合,以构造具有期望电阻值的复合元件。在需要两值之间的比率的情况下,可以选择初始元件的值使得通过单个元件来提供一个值。
所述方法实现了使用本文所述的多个标称相同元件的各种好处,这样的好处同样适用于该’097专利的方法。然而,与考虑计算和存储标称元件的选择数目n的所有可能组合的所有值的该’097专利的方法的某些实施方式不同,本文所述的方法仅需要产生具有期望阻抗的复合元件的一短组计算。与计算若干元件的所有可能组合相比,本方法可以更快速并且需要更少的存储。
公知的,采用串联和/或并联连接的方式的具有阻抗的多个元件的连接会产生可以与元件中的任何元件的阻抗不同的等效阻抗,例如,对于本领域技术人员来说显而易见的,三个1kΩ的电阻器当被串联设置时实现3kΩ的等效电阻,或者当被并联设置时实现333.3Ω的等效电阻。然而,其它组合并不是显而易见的,在没有花费相当大量时间设计这样的配置的情况下,设计师不太可能能够快速确定在产生比如说4.567kΩ的电阻的配置中如何连接若干1kΩ的电阻器中的每个电阻器。所述方法适用于所有情况,即所有元件都串联或都并联从而可以表示成简单的整数比(上述的1:3或3:1等)的一般情况以及任何其他非一般情况,并且能够确定产生任意值的组合。
本文所述的方法不需要像该’097专利的一些实施方式中那样计算和存储若干相同元件的所有可能组合的值。然而,与该’097专利的方法的情况一样,相对于当前技术,以这种方式构建的具有不同值的元件的组合的匹配很大程度地被改善,并且该匹配不像改变元件的物理尺寸来实现不同值的现有技术方法那样经受来自尺寸准确度的这样的系统误差的损害。
另外,由于标称元件的组合通常在芯片上会占据比单个元件更多的面积,所以制造过程的任何变化更可能在更大的面积上被压平,从而与各个元件的值的变化相比,减小这样的制造变化对组合的值的影响。因此,即使尺寸不精确,通常每个元件将经受过程中的同一系统变化,从而元件的每个组合也是这样,并且将保持元件的组合的值与基本元件的比率,或者元件的两个组合之间的比率。
类似地,在这里所述的方法中,增加电阻的上述“端效应”通常会导致显著小于现有技术中误差的误差。这是因为通常这样的效应会跨较大数目的标称相同元件随机分布,因此与两个单独元件的情况相比,这样的效应不太可能导致显著变化。因此,虽然单独元件或组合的总电阻可以随着任何端效应电阻的改变而改变,如果真要改变的话,如上所述通常比绝对值更重要的比率将不会改变很多。
使用相同元件的另一个好处在于自动布局和布线软件工具能够更容易地在芯片上设置和连接复杂的串联和/或并联元件。这是因为诸如电阻器或其它部件的每个元件均为一再重复使用的同一标称相同元件;所有组合都使用具有同一形状的、仅在连接上不同的同一元件,以及这能很好地适应布局布线工具方法。因此通过使用本文所述的标称相同元件的串联和/或并联连接使得设计芯片的布局的潜在繁琐过程较不复杂且更加方便。
本领域技术人员将容易理解的是,例如电阻器、电感器或电容器的两个电子元件可以串联或并联连接。公知的,同一类型的两个元件的这样的串联或并联组合的等效值将与任一元件的值不同。例如,描述电阻器R1和R2的串联连接的等效电阻Rs的等式为:
Rs=R1+R2
而R1和R2的并联连接的等效电阻Rp为:
因此,如果具有相同值的两个电阻器串联连接,则电阻增加并且该串联组合产生每个元件的电阻的两倍的电阻。如果两个电阻器并联连接,则等效电阻将为每个元件的电阻的一半。以与电阻器相同的方式确定串联和并联的电感器的值,而电容是相反的。为了便于参考,本文一般涉及电阻器,应当理解的是,所述方法和设备同样也可以适用于电感器和电容器。
如上面所提及的,产生例如两个电阻值之间的1比1.7273的比率的一种方式是:构建具有其面积之间的比率为所述比率的两个电阻器,例如,一个电阻器为1微米宽且10微米长,而另一电阻器为1微米宽且17.273微米长。同样如上所述,制造精度的误差可以改变每个电阻器的值,从而改变它们之间的比率。
将会从图1看出产生两个电阻值之间的1比1.7273的比率的另一种方式。可以制造1kΩ的第一电阻器(未单独示出),然后如图1所示,可以制造与第一电阻器标称相同的(或者在给定制造过程下尽可能几乎相同)七个1kΩ的电阻器的组合,而不是像在现有技术中常见的那样改变形状来制造第二电阻。
能够使用上述等式来计算图1的电阻器组合的值。并且,如果每个电阻器为1kΩ,则根据图1,电阻器R1、R2和R3的等效电阻为666.67Ω。添加与电阻器R1、R2和R3串联的电阻器R4和R6产生1kΩ+1kΩ+666.67Ω=2.667kΩ。将该电阻总和与1kΩ的Rs并联产生727.3Ω的等效电阻。最后,针对图1的组合,将R7的1kΩ加到电阻器R1至R6的等效电阻727.3Ω给出1727.3Ω或1.7273kΩ的等效电阻。
如上所述,由于所有电阻器形状都相同并且都将经历相似的侵蚀或扩大,所以图1的1kΩ的电阻器(同样,未示出)与1.7273kΩ的电阻器组合之间的比率将保持在1.7273,而与制造时1kΩ的电阻器的面积的侵蚀或扩大无关。结合图1根据电阻器的连接得出该比率,而不是根据对各个电阻器的长度和宽度进行调整的任何尝试来得出。
类似地,与每个电阻器的面积在制造中改变的上述情况一样,因为“端效应”对每个电阻器来说将是相同的,所以加到每个电阻器的电阻也将是相同的,从而将再次保持该比率。为此,使用相同的电阻器的组合来实现期望比率相对地不受几何误差以及电阻器端部的接触电阻的影响,并且是在半导体芯片上匹配电阻器的一种更好的方式。
根据上述等式能够确认的是,如果重复电阻器的标称值改变,则这样的电阻器的每个组合的值变化相同的百分比,使得比率保持同一比率。例如,如果图1中的每个电阻器变化10%,即从1kΩ变成900Ω,则组合的值从1.7273kΩ变成1.5546kΩ,同样为10%的变化。类似地,如果每个电阻器变化50%,即变成500Ω,则组合的值变化50%,即变成863.65Ω。类似的计算将示出,标称相同的电阻器的任何其它组合同样如此。
如上所述,制造过程可能存在使得构建具有精确尺寸和规定值的各个元件困难的变化;然而,通常期望任何这样的变化本身跨半导体芯片上的特定电路的小尺寸保持至少近似恒定。因此,芯片上的任何标称相同元件将具有偏离预期形状和值的、相同或几乎相同的变化,并且与如现有技术中那样试图将每个元件构建成期望值的情况相比,所有这样的元件之间的比或者它们的组合之间的比率将在大的多的程度上保持恒定。
为了理解和使用本文考虑的重复元件的复杂的串联和/或并联配置,具有以数学形式以及绘图形式表示这样的结构的某种方式是有帮助的。本文所述的算法使用与用在该’097专利中的代数标记法相同的代数标记法,其中,已经开发了一种该代数标记以允许数学地表示这样的配置,并且也允许软件语言对这样的表达式进行操作。
该算法使用具有两个经定义的算子的前缀标记法。一个算子为“s”,其表示元件的串联连接,而另一算子为“p”,其表示元件的并联连接。每个算子接受任何任意数目的操作数。
如本领域技术人员将会理解的,当被认为是数据时,“s”和“p”表达式是列表结构,列表的第一项为运算符并且随后的项为操作数。从左到右地计算操作数的值,并且递归地计算任何表操作数的值。因此,作为一个示例,表达式
(s2(p3))
为三个项的列表,即“s”、“2”和“(p3)”。该列表的第一项为“s”,即算子,第二项“2”为“s”的第一自变量,第三项“(p3)”为“s”的第二自变量,并且第三项“(p3)”本身是列表。
“s”和“p”算子的自变量为操作数,其中操作数为“s”和“p”的其它表达式或者为以下非零基数,该非零基数表示算子所应用于的重复元件的数目。例如,表达式“(s3)”表示“s”或者应用于单个自变量的串联算子,基数3表示三个重复元件。由上面定义的求值器对“(s3)”的计算产生数字3,并且在串联设置三个元件中也是这样。
表达式“(s2(p3))”表示应用于两个自变量的“s”串联算子。第一自变量为基数2,其表示要串联设置的两个重复元件。第二自变量为“(p3)”,其表示应用于基数3的“p”并联算子,这表示要并联设置的三个重复元件,然后将该并联配置设置成与其它两个元件串联。
可以根据需要多次重复该递归分析。因此,构造表示任何其它两个表达式的串联或并联的表达式相当于重复地构造以下三个项的列表,第一项为“s”或“p”,第二项为两个表达式中的第一个表达式,并且第三项为另一个表达式。
例如,如果要并联构造两个结构A=(s4)和B=(s2(p3)),则创建了列表(pAB),并且可以写为:
(p(s4)(s2(p3)))
类似地,串联组合为“(sAB)”或者为:
(s(s4)(s2(p3)))
还可以看出有时简化是可能的。例如,在最后的串联组合中,由于A包含四个串联的元件并且其本身与B串联,其中B包含另外两个串联的元件,所以表达式可以简化成:
(s6(p3))
作为该标记法的另一示例,在图1的组合中,由于两个电阻R1和R2串联,并且该组合随后与另一电阻器R3并联,所以电阻器R1、R2和R3表示成(p1(s2))。添加与这些电阻器串联的电阻器R4和R6得到:
(s2(p1(s2)))
将该组合设置成与电阻器R5并联得出表达式:
(p1(s2(p1(s2))))
最后,向该组合添加电阻器R7得到图1的总体表达式:
(s1(p1(s2(p1(s2)))))
如上所述,该’097专利的一些实施方式考虑确定可以在若干元件之间实现的所有可能的串联和并联连接。对于任何数目的元件,虽然会明白随着元件数目的增加,这样做变得消耗更多的时间,但是这样做是相对直接的。对于1个元件,当然只存在一个配置(如下面图3中所示)。两个元件产生两个组合,即将元件彼此串联设置或者彼此并联设置。三个元件可以全部串联或者全部并联,或者两个元件可以彼此串联并且然后与第三个元件并联。
对于更大的数目,确定n个元件的所有可能组合的一种方式是:首先确定数目少于n的元件的所有组合,然后将这些组合与其余元件进行所有可能的组合。因此,对于n=4,能够确定三个元件的所有组合,然后将第四个元件设置成与那些组合中的每个组合串联或并联。类似地,两个元件的所有组合能够被设置成与两个元件的所有组合串联或并联。通过从n=1开始并以这种方式进行,可以针对n的任何值确定所有组合。
将明白,组合的数目呈指数增长,使得在n=16的情况下,存在约600,000个可能组合。因此,为了有效地确定和使用多于极少元件的组合,在一个实施方式中,该’097专利描述了以下方式,该方式以软件方式实现对元件的这样的组合的构造和计算,并且具有对n的给定值的所有可能组合进行计算的处理器。为了得到期望比率,可以从所得到的所有计算的值的数据集中选择任何两个值。
虽然可以在大约几分钟或更少的时间内计算出针对n=16的所有组合的值,但是在一些应用中,比方说可能期望令n=24;例如,更多的电阻器允许更大和更小的复合值两者,以及复合值与标称值之间或者两个或更多个复合值之间的更大的精度。然而,由于更大数目的可能组合的指数增长,从而在n=24的情况下发生的计算可能花费数月或更长。如果必须在短时间内完成设计,则这样的延迟使得执行期望设计是不现实的。此外,可能不希望存储当n=24时的所有可能组合的数亿个值。
为此,期望能够设计单个复合元件,而不必像在该’097专利的一些实施方式中做的那样计算某数目的元件的许多或所有可能组合。本申请的一个实施方式允许通过使用产生标称元件的串联和/或并联组合的递归算法来确定这样的设计,这导致复合元件的任意期望值。
图2是根据一个实施方式的这样的递归算法的流程图。期望在实践中如果处理器或计算机不执行整个算法的话,那么就执行该算法的大部分。该算法假设单个电阻器具有已知标称值RNOMINAL。必要时可以在过程开始处插入可选步骤,以例如通过由用户或者可能地由另一程序选择标称值而允许处理器接收到RNOMINAL的输入值。在下面的讨论中,为了方便说明,假设RNOMINAL为1Ω,尽管任何其它值是可能的。如上所述,虽然在该示例中使用电阻器,但是同一算法可以用于电感器,其中电感器的串联和并联遵循与电阻器相同的数学;在因电容器的数学是电阻器和电感器的数学的反转而反转有关串联和并联元件的步骤的情况下,相同原理可以用于电容器。
随着算法的进行,在每个“循环”中,该算法将一个或更多个电阻器以串联或并联方式添加到所设计的复合元件。由于由算法逐步生成复合元件,所以这里被称为Result的更新值示出在该过程中的每个步骤处的复合元件的电阻。在每个递归循环之后,将Result的电阻与期望最终值进行比较,直到Result在期望值的某一期望公差内,此时该算法停止并输出具有Result的最后更新值,即在规定公差内的期望值,的标称电阻性元件的串并联组合。可以想到的是,由于上述标记法由算法确定,所以该标记法可以容易地用来表达电路,这将在下面看到。
在步骤201处,限定变量Target并且给定初始值;Target的初始值为复合电阻性元件的期望值。该初始值由处理器接收,并且可以由用户确定,或者在一些实施方式中,该初始值可以为从例如为特定电路指定所需电阻的另一程序或算法接收的自动输入。Target的值随着算法的进行而被更新,但是如下所述,初始值即复合元件的期望最终电阻为了进一步使用而被保存。
另外,在步骤201处,变量Result被初始限定为零,以及元件空集。
在步骤202处,将Target与RNOMINAL进行比较。如果Target大于RNOMINAL,则应当以串联方式添加一个或更多个标称电阻器以得到大于RNOMINAL且更接近Target的值。另一方面,如果Target小于RNOMINAL,则以串联方式添加电阻器是没有帮助的,而应当以并联方式添加一个或更多个电阻器以得到小于RNOMINAL的值。
当在步骤202处确定Target大于RNOMINAL并且要以串联方式添加电阻器的情况下,该过程进行至步骤203。在步骤203处,该算法确定电阻器的最大数目J,其中,该最大数目J的电阻器当被串联设置时会产生小于Target的电阻。因此,如果此时的Target例如为7.3Ω,在RNOMINAL=1Ω的情况下,则步骤206将导致求出J=7。
在步骤204处,将在步骤203中确定的电阻器的数目J加到Result的现有值,并且Result的值相应被更新。在J=7的示例中,7个标称值电阻器被以串联方式添加到所产生的复合元件,并且相应地修改Result的数值。如果步骤203和204第一次发生,则Result将为这七个串联的电阻器,并且Result的数值将为7;如果步骤203和204不是第一次发生,则如将在下面的示例中看到的,这七个电阻器将在适合的位置被添加到复合元件。
在步骤205处,通过以下方式修改Target的值以反映添加了J个电阻器:通过使Target的新值等于Target的在先前值减所添加的电阻器的标称值,即J倍的单个电阻器的标称电阻。由于在本情况下RNOMINAL=1Ω,所以Target的新值等于Target的先前值减7;在本示例中,如果Target的在先前值为7.3Ω,则Target的新值为7.3减7,或0.3Ω。
返回至步骤202,相反,如果处理器确定Target小于RNOMINAL,从而将以并联方式添加电阻器,则该过程进行至步骤206。在步骤206处,该算法确定电阻器的最大数目K,其中,该最大数目K的电阻器当被并联设置时将产生仍大于Target的电阻。因此,如果此时的Target例如为0.3Ω,其中,RNOMINAL=1,则步骤209将导致求出K=3,因为并联的三个电阻器将具有0.3333Ω的电阻。
在步骤207处,将在步骤206中确定的电阻器的数目K在合适的位置处被添加到Result的现有值,并且Result的值再次相应被更新。
在步骤208处,现在将Target的新值设置成以下电阻值,其中,如果该电阻值被设置成与K个电阻器并联,则这将产生Target的先前值。将明白,在给出的示例中,为了用具有0.3333Ω的等效电阻的元件得到0.3Ω的值,必须将3Ω的另一电阻设置成与该0.3333Ω的电阻并联。因此,新的Target将为3Ω。
在步骤205或步骤208之后,即在已经以串联或并联方式添加了电阻器且Result和Target相应被更新之后,该算法行至步骤209,其中在步骤209处,将Result与期望最终电阻值进行比较以确定Result的新值是否在期望复合电阻值的期望公差内。如果Result与期望电阻值足够接近,则该算法在终止步骤210处结束。如果Result与期望值不足够接近,则该算法返回至步骤202并且使用Target的更新值继续。
该算法使用这些步骤继续,直到已由该过程产生的复合元件的合成值Result在期望公差内。在实践中已经发现,该算法将总是在任何规定公差内产生复合元件,即Result的值将聚焦于期望的总电阻。
附录A包含以Lisp写的该方法的一个软件实现的样本列表(可能存在偏离图2的流程图的顺序的一些变形,但原理相同)。子例程Fix为主递归函数;在求出Result的值以确定其是否足够准确之后,确定是否应当添加另外的元件,然后确定Target的下一个值。
图3至图9图示出以下具体示例,该具体示例示出了在具有规定期望值的这样的元件的设计中,在所述算法的过程中的每个步骤之后的复合元件。考虑到该示例的目的,再次假设标称元件具有1Ω的值以及期望得到的复合元件应当具有1.23456Ω的值,其中,公差为百万分之(ppm)1。同样,如上所述,该递归算法将对标称元件的任何值以及任何期望复合值都有效。
因此Target被初始设置成1.23456Ω(步骤201)且RNOMINAL=1。由于Result仍不在公差内(步骤203),所以算法将进行至步骤205,在步骤205处,确定Target大于RNOMINAL。在步骤206处,该算法确定产生小于Target的电阻的标称电阻器的最大数目为1,所以如图3中所示添加了1个电阻器(步骤207)。Result更新为值1并且可以以上述标记法写成(s1)。在步骤208处,通过子例程Fix1.23456Ω减去所添加的电阻器的1Ω来更新Target,所以现在Target为0.23456Ω。
在Result仍不在公差内的情况下,该算法返回至步骤203,并且在步骤205处,现在Target被确定小于RNOMINAL。在步骤209处,确定可被并联设置且仍大于0.23456Ω的电阻器的最大数目为4,这会产生0.25Ω的电阻。在步骤210处,通过以彼此并联的方式添加4个电阻器来增大Result,并且如图4的框402中所示,4个电阻器的组被设置成与原始电阻器串联。现在Result为1.25Ω并且可以写成(s1(p4))。在步骤211处,子例程Fix确定应当将3.797927Ω的电阻设置成与刚添加的4个电阻器并联,以使得所添加的电阻器的电阻为0.23456Ω的Target的值,所以Target被更新成3.797927Ω,并且该算法返回至步骤203。
Result仍不在公差内,而且在步骤205处,3.797927Ω的Target的更新值再次大于RNOMINAL。在步骤206处,确定小于Target的串联电阻器的最大数目为3,所以在步骤207处,添加了3个串联的电阻器,如图5中的框502所示,其中,该系列与先前添加的4个电阻器并联。Result再次增大,并且现在由(s1(p4(s3)))来表示。在步骤208处,子例程Fix通过从3.797927Ω减3Ω来更新Target,使得Target现在为0.797927Ω,并且该算法返回至步骤203。
Result仍不在公差内,而且在步骤205处,0.797927Ω的Target大于RNOMINAL。然而,现在在步骤209处,产生大于Target的值的并联的电阻器的最大数目为1。因此,如图6中的框602所示,在步骤210处通过将单个电阻器以与在先前循环中添加的3个电阻器串联的方式来增大Result。现在Result由表达式(s1(p4(s3(p1))))表示。在步骤211处,子例程Fix确定应当将3.94872Ω的电阻设置成与在图6中添加的最后的电阻器并联,以得到0.797927Ω的Target的值,所以Target被更新成3.94872Ω,并且该算法返回至步骤203。
现在Result仍不在公差内,而且在步骤205处,3.94872Ω的Target再次大于RNOMINAL。在步骤206处,确定小于Target的并联的电阻器的最大数目再次为3,所以在步骤207处,添加了3个串联的电阻器,其中,如图7中的框702所示,该系列与先前添加的1个电阻器并联。Result再次增大,并且现在由(s1(p4(s3(p1(s3)))))表示。在步骤208处,子例程Fix通过从3.94872Ω减3Ω来更新Target,使得Target现在为0.94872Ω,并且该算法返回至步骤203。
再一次,Result仍不在公差内,所以在步骤205处,0.94872Ω的Target再次大于RNOMINAL,并且在步骤209处,大于Target的并联的电阻器的最大数目再次为1。因此,如图8中的框802所示,在步骤210处通过以与先前循环中添加的3个电阻器串联的方式添加单个电阻器来增大Result。现在Result由表达式(s1(p4(s3(p1(s3(p1))))))表示。在步骤211处,子例程Fix确定应当将18.5Ω的电阻设置成与在图8中添加的最后的电阻器并联,以得到0.94872Ω的Target,所以Target被更新成18.5Ω,并且该算法返回至步骤203。
再次地,Result仍不在公差内,并且在步骤205处,18.5Ω的Target再次大于RNOMINAL。在步骤206处,确定小于Target的串联的电阻的最大数目为18,所以在步骤207处,添加了18个串联的电阻器,其中,如图9中的方框902所示,该系列与先前添加的1个电阻器并联。Result再次增大,并且现在由(s1(p4(s3(p1(s3(p1(s18)))))))表示。在步骤208处,子例程Fix通过从18.5Ω减18Ω来更新Target,使得Target现在为0.5Ω,并且该算法返回至步骤203。
本领域技术人员将明白,添加另外两个电阻器以达到0.5的新Target并且将这两个电阻器设置成与在图9中刚添加的18个电阻器串联是毫无意义的。然而,事实证明这样做是不必要的,因为现在在步骤203处确定了图9中的复合元件的总电阻为1.23456,因此在不需要添加这最后两个电阻器的情况下已经实现了1ppm的公差。因此,该算法行至步骤204并结束。
相信在给定RNOMINAL的任何值的情况下,该算法将总是聚焦于期望的最终值,因为该算法会在以串联方式设置电阻器与以并联方式设置电阻器之间交替,并且每次添加并联的一个或更多个新电阻器与在之前的步骤中添加的电阻器相比对Result的总值贡献更少。
与计算和存储若干元件的所有组合的该’097专利的一种方法相比,本文所述的方法具有以下优势:该方法仅需要计算正在谈论的复合元件,而不是计算和存储各个元件中的某数目,例如16,的元件的所有可能组合。因此,与计算大量标称元件的所有可能组合相比,可以在短得多的时间段内确定单个复合元件或相对小数目的复合元件。
另一方面,所得复合元件的设计可能没有从使用该’097专利的方法而会产生的设计理想。将看出,在以上示例中,图9的所得电阻性元件具有31个标称电阻器,而不是比如说16个或甚至24个。因此,并不预期该设计方法产生像该’097专利的方法那样紧凑的元件。
本文所述的方法的一个可能用途为:在设计抽头延迟线滤波器时,可以使用一种有限冲激响应(FIR)滤波器,以例如提供对输入信号的期望频率响应。这样的滤波器的输出为取自均匀间隔的抽头的电压的加权组合,权重由在各个点处连接到延迟线的电阻器来提供。这样的滤波器的准确度很大程度上依赖于权重即电阻器值的比率。本领域技术人员也将会明白本发明的许多其他潜在应用。
已经参考若干实施方式在上面说明了所公开的系统和方法。本领域技术人员按照本公开内容将会明白其它实施方式。通过以下方式可以容易地实现所描述方法和设备的某些方面:使用与上述实施方式中描述的那些配置或步骤不同的配置或步骤,或者结合与上述元件不同的元件,或者还结合除了上述元件以外的元件。
例如,虽然出于简单说明的原因已经使用了电阻器,但是如在上面所注意到的,电感器和电容器遵循串联和/或并联连接的计算值相同或相似的规则,只要像上面所注意到的那样也调整用于计算串联或并联连接的值的公式,同样可以使用本文所述的技术来实现那些部件。
也应当明白,能够以许多方式,包括作为过程、设备或系统来实现所述方法和设备。可以通过用于指示处理器执行这样的方法的程序指令来实现本文所述的方法,并且这样的指令被记录在诸如硬盘驱动器、软盘、诸如压缩盘(CD)或数字通用盘(DVD)的光盘、闪存等的非暂态计算机可读存储介质上。如果需要也可以将该方法合并到硬连线逻辑中。应当注意到,可以更改本文所述的方法的步骤的顺序,并且这仍在本公开内容的范围内。
根据本实施方式的这些和其它变形意在被本公开内容所覆盖,本公开内容仅受所附权利要求书限制。
附录
(defunsarsp(target&optional(r1)(tol1e-6))
"Thisfunctiontakesatargetvalueandoptionallyanominalresistorvalueandatolerance"
;;该函数返回描述如何以串联/并联组合设置标称电阻器值(如何连
;;接标称电阻器的多个实例)的表达式,使得将目标值实现成在规定
;;公差内。表达式是诸如(s4(p3))的LISP列表形式的列表,其中,
;;(s4(p3))的意思是:串联设置四个电阻器,并将所得到的设置成与
;;三个电阻器并联。
(let((resultnil);;该局部变量为在对下面定义的内部函数“fix”的递归调
;;用的各级处构建的result。
(lastnil));;该局部变量为或‘s’或‘p’以及所用电阻器的数目的两元素
;;的列表。例如,如果last为(s4),则这表示以下事实:最近
;;的计算需要串联的四个的电阻器来实现增量修正。新值将被
;;加到该列表的尾端以进一步完善该值。例如,如果该列以‘s’
;;开始,则该值将会以小于‘r’的量来为太小,因此在电阻器
;;并联的情况下,将需要某数来修正它。然后(s4)可以变成
;;(s4(p5)),(s4(p5))表明除初始值4以外又多校正了标
;;称值的1/5。
(labels((sp
;;sp为计算s和p的表达式的内部递归函数调用。例如,被称
;;为(sp‘(s4(p3))’s)的该局部函数调用将返回13/3,
;;因为13/3是在以下情况下将产生的标称电阻器的正确分数,
;;并联的三个(即1/3)被设置成与四个串联:13/3=4+1/3。
(expressionin-context);;该函数的自变量为表达式-s和p
;;以及context的列表。‘context’告知
;;代码,该列表是最近由串联元件构建,
;;‘s’,还是由并联元件构建,‘p’。
(etypecaseexpression
;;查看我们已给出的表达式:它是要进一步计算的表达式
;;(cons),或者它是现在的上下文中的整数?
(cons
;;如果它是要进一步计算的表达式,那么它以s或p开始吗?(ecase(carexpression)
;;如果它以‘s’开始,则走至每个子表达式并将它们求和;
(s(loopforxin(cdrexpression)sum(spx’s)))
;;如果它以‘p’开始,则走至每个子表达式并将它们并
;;联设置;
(p(/(loopforxin(cdrexpression)sum(/(spx’p)))))))
(integer
;;如果该表达式实际上只不过是一个整数,则串联这些电
;;阻器(即该整数),或者并联这些电阻器(即一除以该
;;数),这取决于我们是否在‘s’或‘p’表达式的上下文中。
(ecasein-context
(sexpression)
(p(/expression))))))
(acc
;;‘acc’为辅助函数,其使我们构建的表达式的最后一部分增
;;大。它使用局部变量‘last’,‘last’为它添加的最后一个
;;东西,并且它通过以下方式来修正该最后一个东西:以并
;;联方式添加更多个电阻器(因为上一个操作是串联操作,
;;所以增加总值),或者以串联方式添加更多个电阻器(因
;;为上一个操作是并联操作,所以减小总值)
(what)
(ifresult;;如果result为非零,则我们已经开始了,且我们能
;;够修正我们最近做的末端;
(setf(cdr(lastlast))(list(setqlastwhat)))
;;但是如果我们尚未开始,则仅使得result等于我们将要累加的,
;;并且将‘last’也设置成它。
(setqlast(setqresultwhat))))
(fix
;;这是主递归函数调用。给定‘x’,这个值是它通过使用标称电
阻‘r’
;;尝试构建的值。
(x)
;;‘fix’所做的第一件事是询问目前是否构建了表达式,如果
;;存在任何结构,已经足够准确了吗:
(unless
(andresult
;;我们用result来检查-调用‘sp’辅助函数来计算我们
;;所拥有的并且查看其是否足够准确。如果不再需要
;;进一步的工作,则‘fix’停止调用它本身。
(<(/(abs(-(*r(spresult’s))target))target)tol))
;;不满足停止条件。我们现在将尽我们所能并且根据余差再次
;;调用‘fix’来改善我们的表达式。
(if(>xr)
;;我们所提供的target大于我们所拥有的电阻。
(let((j(floorxr)));;多少个串联的标称电阻器为仍小于‘x’
;;值?
(acc(s,j));;累加该数目的串联连接值
(fix(-x(*jr))));;并且使用剩余误差再次调用‘fix’
;;我们所提供的target等于‘r’或者小于‘r’
(let((j(floor(/x)(/r))));;多少个并联的标称电阻器为不小于‘x’
;;值?
(acc(p,j));;累加该数目的并联连接值
(unless(=(/rj)x);;进行检查以查看并联的数目是否完全正
;;确,如果是,则我们能够停止。
;;我们以并联方式设置电阻器,但是该组合有些大而不能实现
;;目标‘x’值。现在我们询问:什么值在被设置成与我们
;;所拥有的并联的情况下将使它完全正确?表达式
;;(/(-(/x)(/jr)))为该电阻(该电阻被设置成与我们已有
;;的并联数目‘j’并联,这将准确实现‘x’目标值)。因此,
;;我们再次调用‘fix’,以设法实现该值。
(fix(/(-(/x)(/jr))))))))))
;;上述‘let’和‘labels’已经产生我们所需的局部变量和我们所
;;需的递归函数。根据给出的target调用‘fix’。‘fix’将进行递归
;;直到满足公差为止,并且由于它这样做,所以它将产生表达式来
;;作为‘result’的值。
(fixtarget)
;;在‘fix’返回之后,我们仅需要将该结果返回至我们的调用程序result)))
Claims (3)
1.一种设计半导体电路部件的方法,所述半导体电路部件具有任意阻抗值并且被构造为重复的标称相同阻抗元件的组合,其中,每个阻抗元件为具有电阻性阻抗的电阻器,或者每个阻抗元件为具有电感性阻抗的电感器,所述方法包括:
在计算装置处接收所述部件的所述任意阻抗值来作为输入,并且将所述任意阻抗值设置成目标值;
在所述计算装置处接收要在所述部件中使用的所述重复的标称相同元件中的每个元件的标称阻抗值来作为输入;
在所述计算装置中将所述部件的初始值限定为零,并且将所述相同元件的组合限定为空集;
由所述计算装置确定所述目标值是大于所述标称阻抗值还是小于所述标称阻抗值;
如果所述目标值大于所述标称阻抗值,则:
由所述计算装置确定阻抗元件的最大数目,其中,所述最大数目的阻抗元件当被串联设置时具有小于所述目标值的组合阻抗;
由所述计算装置执行以下操作:将所确定的数目的阻抗元件以串联方式添加到所述相同元件的组合,如果存在最近添加的相同元件,则将所确定的数目的阻抗元件连接至所述最近添加的相同元件,以及计算所述部件的更新值;
由所述计算装置通过从当前目标值中减去以串联方式添加的所述阻抗元件的总阻抗来更新所述目标值;
如果所述目标值小于所述标称阻抗值,则:
由所述计算装置确定阻抗元件的最大数目,其中,所述最大数目的阻抗元件当被并联设置时具有大于所述目标值的组合阻抗;
由所述计算装置执行以下操作:将所确定的数目的阻抗元件以并联方式添加到所述相同元件的组合,如果存在最近添加的相同元件,则将所确定的数目的阻抗元件连接至所述最近添加的相同元件,以及计算所述部件的更新值;
由所述计算装置通过确定阻抗值来更新所述目标值,该阻抗值当被设置成与所述阻抗元件并联时将产生当前目标值;
由所述计算装置确定所述部件的所述更新值是否在所述任意阻抗的规定公差内,并且:
如果所述部件的所述值不在所述规定公差内,则重复确定所述目标值是大于所述标称电阻值还是小于所述标称电阻值的步骤以及随后的步骤;
如果所述部件的所述值在所述规定公差内,则退出所述过程并且返回所述相同元件的组合来作为输出。
2.一种非暂态计算机可读存储介质,所述非暂态计算机可读存储介质上具有被体现的指令,所述指令用于使计算装置执行设计半导体电路部件的方法,所述半导体电路部件具有任意阻抗值并且被构造为重复的标称相同阻抗元件的组合,其中,每个阻抗元件为具有电阻性阻抗的电阻器,或者每个阻抗元件为具有电感性阻抗的电感器,所述方法包括:
在计算装置处接收所述部件的所述任意阻抗值来作为输入,并且将所述任意阻抗值设置成目标值;
在所述计算装置处接收要在所述部件中使用的所述重复的标称相同元件中的每个元件的标称阻抗值来作为输入;
在所述计算装置中将所述部件的初始值限定为零,并且将所述相同元件的组合限定为空集;
由所述计算装置确定所述目标值是大于所述标称阻抗值还是小于所述标称阻抗值;
如果所述目标值大于所述标称阻抗值,则:
由所述计算装置确定阻抗元件的最大数目,其中,所述最大数目的阻抗元件当被串联设置时具有小于所述目标值的组合阻抗;
由所述计算装置执行以下操作:将所确定的数目的阻抗元件以串联方式添加到所述相同元件的组合,如果存在最近添加的相同元件,则将所确定的数目的阻抗元件连接至所述最近添加的相同元件,以及计算所述部件的更新值;
由所述计算装置通过从当前目标值中减去以串联方式添加的所述阻抗元件的总阻抗来更新所述目标值;
如果所述目标值小于所述标称阻抗值,则:
由所述计算装置确定阻抗元件的最大数目,其中,所述最大数目的阻抗元件当被并联设置时具有大于所述目标值的组合阻抗;
由所述计算装置执行以下操作:将所确定的数目的阻抗元件以并联方式添加到所述相同元件的组合,如果存在最近添加的相同元件,则将所确定的数目的阻抗元件连接至所述最近添加的相同元件,以及计算所述部件的更新值;
由所述计算装置通过确定阻抗值来更新所述目标值,该阻抗值当被设置成与所述阻抗元件并联时将产生当前目标值;
由所述计算装置确定所述部件的所述更新值是否在所述任意阻抗的规定公差内,并且:
如果所述部件的所述值不在所述规定公差内,则重复确定所述目标值是大于所述标称电阻值还是小于所述标称电阻值的步骤以及随后的步骤;
如果所述部件的所述值在所述规定公差内,则退出所述过程并且返回所述相同元件的组合来作为输出。
3.一种设计半导体电路部件的方法,所述半导体电路部件具有任意阻抗值并且被构造为重复的标称相同阻抗元件的组合,其中,每个阻抗元件为具有电容性阻抗的电容器,所述方法包括:
在计算装置处接收所述部件的所述任意阻抗值来作为输入,并且将所述任意阻抗值设置成目标值;
在所述计算装置处接收要在所述部件中使用的所述重复的标称相同元件中的每个元件的标称阻抗值来作为输入;
在所述计算装置中将所述部件的初始值限定为零,并且将所述相同元件的组合限定为空集;
由所述计算装置确定所述目标值是大于所述标称阻抗值还是小于所述标称阻抗值;
如果所述目标值大于所述标称阻抗值,则:
由所述计算装置确定阻抗元件的最大数目,其中,所述最大数目的阻抗元件当被并联设置时具有小于所述目标值的组合阻抗;
由所述计算装置执行以下操作:将所确定的数目的阻抗元件以并联方式添加到所述相同元件的组合,如果存在最近添加的相同元件,则将所确定的数目的阻抗元件连接至所述最近添加的相同元件,以及计算所述部件的更新值;
由所述计算装置通过从所述当前目标值中减去以并联方式添加的所述阻抗元件的总阻抗来更新所述目标值;
如果所述目标值小于所述标称阻抗值,则:
由所述计算装置确定阻抗元件的最大数目,其中,所述最大数目的阻抗元件当被串联设置时具有大于所述目标值的组合阻抗;
由所述计算装置执行以下操作:将所确定的数目的阻抗元件以并联方式添加到所述相同元件的组合,如果存在最近添加的相同元件,则将所确定的数目的阻抗元件连接至所述最近添加的相同元件,以及计算所述部件的更新值;
由所述计算装置通过确定阻抗值来更新所述目标值,该阻抗值当被设置成与所述阻抗元件串联时将产生当前目标值;
由所述计算装置确定所述部件的所述更新值是否在所述任意阻抗的规定公差内,并且:
如果所述部件的所述值不在所述规定公差内,则重复确定所述目标值是大于所述标称电阻值还是小于所述标称电阻值的步骤以及随后的步骤;
如果所述部件的所述值在所述规定公差内,则退出所述过程并且返回所述相同元件的组合来作为输出。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361859888P | 2013-07-30 | 2013-07-30 | |
US61/859,888 | 2013-07-30 | ||
PCT/US2014/048952 WO2015017574A2 (en) | 2013-07-30 | 2014-07-30 | System and method for series and parallel combinations of electrical elements |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105593858A true CN105593858A (zh) | 2016-05-18 |
CN105593858B CN105593858B (zh) | 2017-12-01 |
Family
ID=52428891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480054165.5A Expired - Fee Related CN105593858B (zh) | 2013-07-30 | 2014-07-30 | 用于电气元件的串联和并联组合的系统和方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9098663B2 (zh) |
EP (1) | EP3028194A2 (zh) |
CN (1) | CN105593858B (zh) |
WO (1) | WO2015017574A2 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9361419B2 (en) * | 2013-08-06 | 2016-06-07 | Ess Technology, Inc. | Constrained placement of connected elements |
CN111654278A (zh) * | 2019-03-03 | 2020-09-11 | 硅谷介入有限公司 | 可编程阻抗 |
US11514302B2 (en) | 2019-03-03 | 2022-11-29 | SiliconIntervention Inc. | Programmable impedance |
US20240085931A1 (en) * | 2022-09-09 | 2024-03-14 | Arbiter Systems, Inc. | Statistical array voltage divider |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040025130A1 (en) * | 2002-08-03 | 2004-02-05 | Jaska David A. | Layout of networks using parallel and series elements |
US20040031002A1 (en) * | 2002-08-12 | 2004-02-12 | Tan Du | Implementation of networks using parallel and series elements |
CN102414934A (zh) * | 2009-04-30 | 2012-04-11 | 泰科电子Amp有限责任公司 | 具有阻抗校正元件的电连接器及其制造方法 |
US20120246607A1 (en) * | 2011-03-22 | 2012-09-27 | Ess Technology, Inc. | System and Method for Series and Parallel Combinations of Electrical Elements |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6263476B1 (en) * | 1998-10-09 | 2001-07-17 | Agilent Technologies | Method and apparatus for selecting targeted components in limited access test |
US7671770B2 (en) | 2008-06-26 | 2010-03-02 | Linear Technology Corporation | Single pass INL trim algorithm for networks |
JP4791559B2 (ja) * | 2009-03-31 | 2011-10-12 | パナソニック株式会社 | 時分割多重化回路、信号伝送装置 |
-
2014
- 2014-07-30 US US14/446,780 patent/US9098663B2/en not_active Expired - Fee Related
- 2014-07-30 WO PCT/US2014/048952 patent/WO2015017574A2/en active Application Filing
- 2014-07-30 EP EP14832278.7A patent/EP3028194A2/en not_active Withdrawn
- 2014-07-30 CN CN201480054165.5A patent/CN105593858B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040025130A1 (en) * | 2002-08-03 | 2004-02-05 | Jaska David A. | Layout of networks using parallel and series elements |
US20040031002A1 (en) * | 2002-08-12 | 2004-02-12 | Tan Du | Implementation of networks using parallel and series elements |
CN102414934A (zh) * | 2009-04-30 | 2012-04-11 | 泰科电子Amp有限责任公司 | 具有阻抗校正元件的电连接器及其制造方法 |
US20120246607A1 (en) * | 2011-03-22 | 2012-09-27 | Ess Technology, Inc. | System and Method for Series and Parallel Combinations of Electrical Elements |
Also Published As
Publication number | Publication date |
---|---|
US20150040085A1 (en) | 2015-02-05 |
EP3028194A2 (en) | 2016-06-08 |
CN105593858B (zh) | 2017-12-01 |
US9098663B2 (en) | 2015-08-04 |
WO2015017574A2 (en) | 2015-02-05 |
WO2015017574A3 (en) | 2015-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105593858A (zh) | 用于电气元件的串联和并联组合的系统和方法 | |
US8453097B2 (en) | System and method for series and parallel combinations of electrical elements | |
WO2007149927A2 (en) | System and method for designing a common centroid layout for an integrated circuit | |
US9563728B2 (en) | Equivalent circuit model, program, and recording medium | |
WO2013049283A1 (en) | Method for determining wire lengths between nodes using a rectilinear steiner minimum tree (rsmt) with existing pre-routes algorithm | |
JP2006163494A (ja) | 半導体装置の設計方法および半導体装置の設計プログラム | |
US20040243962A1 (en) | Performance modeling for circuit design | |
US8850374B2 (en) | Method of reducing parasitic mismatch | |
US7380233B2 (en) | Method of facilitating integrated circuit design using manufactured property values | |
US7953581B2 (en) | System, method and apparatus for sensitivity based fast power grid simulation with variable time step | |
JP2001175702A (ja) | 回路設計方法 | |
US6957400B2 (en) | Method and apparatus for quantifying tradeoffs for multiple competing goals in circuit design | |
US7925998B2 (en) | Delay calculating method in semiconductor integrated circuit | |
US20030088393A1 (en) | Automatic generation of reduced-size circuit models including inductive interaction | |
US8302055B2 (en) | Semiconductor device design support apparatus and semiconductor device design support method | |
US5265028A (en) | Optimization system | |
US20190332934A1 (en) | Apparatus and method for manufacturing integrated circuit including clock network | |
JP4673405B2 (ja) | 受動素子設計プログラム、設計装置、および設計方法 | |
JP2012242926A (ja) | 回路改善装置、回路改善装置の回路改善方法および回路改善プログラム | |
Chen et al. | A structure-based methodology for analog layout generation | |
Afacan et al. | Post-Silicon Validation of Yield-Aware Analog Circuit Synthesis | |
US9805157B1 (en) | Decoupling capacitor analysis techniques | |
JP2022119512A (ja) | 回路設計支援装置および回路設計支援方法 | |
JP2006038704A (ja) | 蓄電素子の等価回路モデルを記録した記録媒体、導出プログラム、その記録媒体、導出装置、シミュレーションプログラム、その記録媒体、シミュレーション装置、設計方法、良否判断方法および良否判断装置 | |
CN117272888A (zh) | 一种电路参数的求解方法、装置、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171201 Termination date: 20190730 |
|
CF01 | Termination of patent right due to non-payment of annual fee |