CN105515584A - 检测电阻转换为数字的电路 - Google Patents

Abstract

本发明提供了一种检测电阻转换为数字的电路，包括多个电流源、多个受控开关、开关S1、开关S2、电阻R1、电阻R2、开关S3、开关S4、开关S5、开关S6、比较器I5、第一计数器、第二计数器以及解码器；其中，所述电流源的一端接地，另一端连接所述受控开关的一端，受控开关的另一端连接开关S1的一端、开关S2的一端；开关S1的另一端连接电阻R1的一端，电阻R1的另一端连接电源端口，开关S2的另一端连接电阻R2的一端，电阻R2的另一端连接电源端口；本发明电路简单有效，布版图的面积小，精度高，并且采用多电阻的组合，可实现可扩展的多个初始寄存器比较阈值；本发明的电路可以工作在不同的电源电压下而不影响最终结果。

Description

检测电阻转换为数字的电路

技术领域

本发明涉及电路测量，具体地，涉及一种检测电阻转换为数字的电路。

背景技术

在很多的电路应用中，需要在电路上电的初始时，给电路内部的寄存器设定一个比较阈值。用这个比较阈值作为很多信号检测电路的比较基准，如果电路检测到的信号超出了这个设定的阈值，则输出中断，警报或者使电路进入新的状态等。为了灵活的设置这个阈值有很多的办法，比如采用写寄存器、EEPROM(ElectricallyErasableProgrammableRead-OnlyMemory，带电可擦可编程只读存储器)、MTP(MultipleTimeProgrammable，多次可擦写编程)以及检测外接电阻、电容等多种方法实现。

简单，快速有效并低成本的初始化芯片的寄存器值在很多芯片应用中都有需求。目前的电阻检测方法中，电路复杂且为单电阻检测，比如申请号为CN201320528726.3的专利申请，名称为一种电阻检测电路，使用了电流比较器，基准源产生电路，延时电路等，不仅电路复杂，而检测的仅仅是单个电阻。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种检测电阻转换为数字的电路。

根据本发明提供的检测电阻转换为数字的电路，包括多个电流源、多个受控开关、开关S1、开关S2、电阻R1、电阻R2、开关S3、开关S4、开关S5、开关S6、比较器I5、第一计数器、第二计数器以及解码器；

其中，所述电流源的一端接地，另一端连接所述受控开关的一端，受控开关的另一端连接开关S1的一端、开关S2的一端；开关S1的另一端连接电阻R1的一端，电阻R1的另一端连接电源端口，开关S2的另一端连接电阻R2的一端，电阻R2的另一端连接电源端口；

开关S3的一端连接电阻R1的一端，另一端连接比较器I5的反相输入端；所述比较器I5的同相输入端输入电压VR；当比较器I5的反相输入端的输入电压小于电压VR时，比较器I5的输出端向所述第一计数器或所述第二计数器输出FLAG信号；当所述第一计数器或所述第二计数器收到FLAG信号时，停止计数；

开关S5的一端、开关S6的一端连接时钟信号源，开关S5的另一端连接所述第一计数器的信号输入端，开关S6的另一端连接所述第二计数器的信号输入端；

所述解码器一方面用于将所述第一计数器和所述第二计数器输入的计数信号进行解码生成比较阈值信号，并将所述比较阈值信号输出至寄存器，另一方面用于控制受控开关、开关S1、开关S2、开关S3、开关S4、开关S5、开关S6的开闭。

优选地，所述受控开关采用受控开关NMOS管；所述开关S1采用PMOS管M14，所述开关S2采用PMOS管M11，所述开关S3采用PMOS管M12，所述开关S4采用PMOS管M13；

电流源NMOS管的S极连接电流源，D极连接PMOS管M14的S极、PMOS管M11的S极；PMOS管M14的D极一方面连接电阻R1的一端，另一方面连接PMOS管M12的S极；PMOS管M11的D极一方面连接电阻R2的一端，另一方面连接PMOS管M13的S极；

PMOS管M12的D极、PMOS管M13的D极连接比较器I5的反相输入端；

所述解码器的第一选择输出端口连接PMOS管M14的G极、PMOS管M12的G极以及开关S5的控制端；

所述解码器的第二选择输出端口连接PMOS管M11的G极、PMOS管M13的G极以及开关S6的控制端；

所述解码器的输出口B3连接受控开关NMOS管的G极。

优选地，还包括电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、误差运放I21、PMOS管M1以及NMOS管M2；

所述电流源采用电流源NMOS管；

电阻R3的一端连接电源端口，另一端连接电阻R4的一端，电阻R4的另一端接地，电阻R5的一端连接电源端口，另一端连接电阻R6的一端，电阻R6的另一端接地；

电阻R7的一端连接电源端口，另一端连接PMOS管M1的D极，PMOS管M1的S极连接NMOS管M2的D极，NMOS管M2的S极接地；误差运放I21的反相输入端连接电阻R7的另一端，同相输入端连接电阻R3的另一端，输出端连接PMOS管M1的G极；

NMOS管M2的G极连接PMOS管M1的S极、电流源NMOS管的G极。

优选地，所述电流源、与所述受控开关一一对应。

优选地，所述电流源的数量为4个，分别为电流源NMOS管M3、电流源NMOS管M4、电流源NMOS管M5、电流源NMOS管M6；

所述受控开关NMOS管的数量为4个，分别为受控开关NMOS管M7、受控开关NMOS管M8、受控开关NMOS管M9、受控开关NMOS管M10；

受控开关NMOS管M7的D极、受控开关NMOS管M8的D极、受控开关NMOS管M9的D极、受控开关NMOS管M10的D极连接PMOS管M14的S极、PMOS管M11的S极；

受控开关NMOS管M7的S极连接电流源NMOS管M3的D极，受控开关NMOS管M8的S极连接电流源NMOS管M4的D极，受控开关NMOS管M9的S极连接电流源NMOS管M5的D极、受控开关NMOS管10的S极连接电流源NMOS管M6的D极；

受控开关NMOS管M7的G极、受控开关NMOS管M8的G极、受控开关NMOS管M9的G极、受控开关NMOS管M10的G极连接所述解码器的输出口B3；

电流源NMOS管M3的S极、电流源NMOS管M4的S极、电流源NMOS管M5的S极、电流源NMOS管M6的S极接地；

电流源NMOS管M3的G极、电流源NMOS管M4的G极、电流源NMOS管M5的G极、电流源NMOS管M6的G极连接NMOS管M2的G极；

比较器I5的同相输入端连接电阻R5的另一端。

与现有技术相比，本发明具有如下的有益效果：

1、本发明电路简单有效，布版图的面积小，精度高，并且采用多电阻的组合，可以实现可扩展的多个初始寄存器比较阈值；

2、本发明的电路可以工作在不同的电源电压下而不影响最终结果；

3、本发明通过芯片外接的2个电阻的组合，可以快速有效的初始化芯片的寄存器值，这个寄存器值作为后续电路的比较阈值，由于是2个不同电阻的组合，可以实现多达几十个不同的比较阈值。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为本发明的结构示意图；

图2为本发明中模拟部分的结构示意图。

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进。这些都属于本发明的保护范围。

在本实施例中，本发明提供的检测电阻转换为数字的电路，包括多个电流源、多个受控开关、开关S1、开关S2、电阻R1、电阻R2、开关S3、开关S4、开关S5、开关S6、比较器I5、第一计数器、第二计数器以及解码器；

其中，所述电流源的一端接地，另一端连接所述受控开关的一端，受控开关的另一端连接开关S1的一端、开关S2的一端；开关S1的另一端连接电阻R1的一端，电阻R1的另一端连接电源端口，开关S2的另一端连接电阻R2的一端，电阻R2的另一端连接电源端口；

开关S3的一端连接电阻R1的一端，另一端连接比较器I5的反相输入端；所述比较器I5的同相输入端输入电压VR；当比较器I5的反相输入端的输入电压小于电压VR时，比较器I5的输出端向所述第一计数器或所述第二计数器输出FLAG信号；当所述第一计数器或所述第二计数器收到FLAG信号时，停止计数；

开关S5的一端、开关S6的一端连接时钟信号源，开关S5的另一端连接所述第一计数器的信号输入端，开关S6的另一端连接所述第二计数器的信号输入端；

所述解码器一方面用于将所述第一计数器和所述第二计数器输入的计数信号进行解码生成比较阈值信号，并将所述比较阈值信号输出至寄存器，另一方面用于控制受控开关、开关S1、开关S2、开关S3、开关S4、开关S5、开关S6的开闭。

所述受控开关采用受控开关NMOS管；所述开关S1采用PMOS管M14，所述开关S2采用PMOS管M11，所述开关S3采用PMOS管M12，所述开关S4采用PMOS管M13；

电流源NMOS管的S极连接电流源，D极连接PMOS管M14的S极、PMOS管M11的S极；PMOS管M14的D极一方面连接电阻R1的一端，另一方面连接PMOS管M12的S极；PMOS管M11的D极一方面连接电阻R2的一端，另一方面连接PMOS管M13的S极；

PMOS管M12的D极、PMOS管M13的D极连接比较器I5的反相输入端；

所述解码器的第一选择输出端口连接PMOS管M14的G极、PMOS管M12的G极以及开关S5的控制端；

所述解码器的第二选择输出端口连接PMOS管M11的G极、PMOS管M13的G极以及开关S6的控制端；

所述解码器的输出口B3连接受控开关NMOS管的G极。

本发明提供的检测电阻转换为数字的电路，还包括电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、误差运放I21、PMOS管M1以及NMOS管M2；

所述电流源采用电流源NMOS管；

电阻R3的一端连接电源端口，另一端连接电阻R4的一端，电阻R4的另一端接地，电阻R5的一端连接电源端口，另一端连接电阻R6的一端，电阻R6的另一端接地；

电阻R7的一端连接电源端口，另一端连接PMOS管M1的D极，PMOS管M1的S极连接NMOS管M2的D极，NMOS管M2的S极接地，；误差运放I21的反相输入端连接电阻R7的另一端，同相输入端连接电阻R3的另一端，输出端连接PMOS管M1的G极；

NMOS管M2的G极连接PMOS管M1的S极、电流源NMOS管的G极。

所述电流源、与所述受控开关一一对应。

所述电流源的数量为4个，分别为电流源NMOS管M3、电流源NMOS管M4、电流源NMOS管M5、电流源NMOS管M6；

所述受控开关NMOS管的数量为4个，分别为受控开关NMOS管M7、受控开关NMOS管M8、受控开关NMOS管M9、受控开关NMOS管M10；

受控开关NMOS管M7的D极、受控开关NMOS管M8的D极、受控开关NMOS管M9的D极、受控开关NMOS管M10的D极连接PMOS管M14的S极、PMOS管M11的S极；

受控开关NMOS管M7的S极连接电流源NMOS管M3的D极，受控开关NMOS管M8的S极连接电流源NMOS管M4的D极，受控开关NMOS管M9的S极连接电流源NMOS管M5的D极、受控开关NMOS管10的S极连接电流源NMOS管M6的D极；

受控开关NMOS管M7的G极、受控开关NMOS管M8的G极、受控开关NMOS管M9的G极、受控开关NMOS管M10的G极连接所述解码器的输出口B3；

电流源NMOS管M3的S极、电流源NMOS管M4的S极、电流源NMOS管M5的S极、电流源NMOS管M6的S极接地；

电流源NMOS管M3的G极、电流源NMOS管M4的G极、电流源NMOS管M5的G极、电流源NMOS管M6的G极连接NMOS管M2的G极；

比较器I5的同相输入端连接电阻R5的另一端。

本发明包括2个部分，其中I0为芯片内部，R1和R2为外接被检测电阻。2个被检测电阻R1和R2分别接DC电压VX和VY。本发明芯片内部有4路电流源，I1，I2，I3，I4，这4路电流源根据外接电阻的值而确定。这4路电流源由4个受控开关S7，S8，S9，S10控制。通过受控开关的控制，使得流过R1和R2的电阻依次改变。

电压比较器I5，将不同电流流过外接被检测电阻R1和R2时产生的不同电压和VR进行比较，一旦检测到的电压小于VR，比较强I5产生FLAG信号。2个计数器受CLK计数，其中I6在检测R1时进行计数，I7在检测R2时进行计数。S5和S6时2个受控开关，用于切换I6或者I7工作。一旦FLAG信号产生，则停止在正在计数的计数器。解码器将2个计数器的输出B1，B2进行解码，解码器I8的输出B3用于控制受控开关来控制流过R1和R2的电流，其中B1，B2，B3都是多根线组成的bus,以及控制在R1和R2检测之间的切换。同时输出output信号给芯片的寄存器从而初始化寄存器以做数字比较阈值之用。

本发明电流源I1，I2，I3,I4的具体实现可以采用如图2所示的分别由NMOS管M3，M4，M5，M6来实现，M3，M4，M5，M6的源漏极电流镜像于M2的源漏极电流。所以M3，M4，M5，M6的源漏极电流大小和M2的源漏极电流时成比例的，这个比例系数有被检测电阻范围和阻值区段而决定。M2的源漏极电流和流过电阻R7的电流是相等的，而电阻R7流过的电流值等于R7两端的电压除以R7的电阻值。所以M3，M4，M5，M6的源漏极电流同样取决于R7的两端电压和R7的电阻值。

R7是一个可以被修调的电阻，这样做的原因是多数半导体内的电阻的偏差达到+/-20％，如果不经过修调，检测电阻无法达到足够的精度而使得检测出错。本发明中的I21和PMOS管M1共同组成一个负反馈环路，其目的是使得R7两端的电压和R3两端的电压相等。其中I21是一个误差运放。本发明中的R3，R4，R5和R6是等比例的电阻，这4个电阻对电源电压进行分压。当外部应用中将被检测电阻R1和R2都接到和芯片相等的VCC上时，该检测电路的检测结果不随VCC的值改变而改变，使得本发明的电路可以应用于可变的VCC的应用中。本发明中的PMOS管M11，M12，M13和M14是控制分别检测R1的电阻值或者R2的电阻值。S2，S3，S4和S1分别是M11，M12，M13和M14的控制信号。这些控制信号由图1中的解码器I8产生。本发明中的NMOS管M7，M8，M9和M10是控制流过被测电阻R1和R2的电流的值。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。

Claims (5)

1.一种检测电阻转换为数字的电路，其特征在于，包括多个电流源、多个受控开关、开关S1、开关S2、电阻R1、电阻R2、开关S3、开关S4、开关S5、开关S6、比较器I5、第一计数器、第二计数器以及解码器；

其中，所述电流源的一端接地，另一端连接所述受控开关的一端，受控开关的另一端连接开关S1的一端、开关S2的一端；开关S1的另一端连接电阻R1的一端，电阻R1的另一端连接电源端口，开关S2的另一端连接电阻R2的一端，电阻R2的另一端连接电源端口；

开关S3的一端连接电阻R1的一端，另一端连接比较器I5的反相输入端；所述比较器I5的同相输入端输入电压VR；当比较器I5的反相输入端的输入电压小于电压VR时，比较器I5的输出端向所述第一计数器或所述第二计数器输出FLAG信号；当所述第一计数器或所述第二计数器收到FLAG信号时，停止计数；

开关S5的一端、开关S6的一端连接时钟信号源，开关S5的另一端连接所述第一计数器的信号输入端，开关S6的另一端连接所述第二计数器的信号输入端；

所述解码器一方面用于将所述第一计数器和所述第二计数器输入的计数信号进行解码生成比较阈值信号，并将所述比较阈值信号输出至寄存器，另一方面用于控制受控开关、开关S1、开关S2、开关S3、开关S4、开关S5、开关S6的开闭。

2.根据权利要求1所述的检测电阻转换为数字的电路，其特征在于，所述受控开关采用受控开关NMOS管；所述开关S1采用PMOS管M14，所述开关S2采用PMOS管M11，所述开关S3采用PMOS管M12，所述开关S4采用PMOS管M13；

电流源NMOS管的S极连接电流源，D极连接PMOS管M14的S极、PMOS管M11的S极；PMOS管M14的D极一方面连接电阻R1的一端，另一方面连接PMOS管M12的S极；PMOS管M11的D极一方面连接电阻R2的一端，另一方面连接PMOS管M13的S极；

PMOS管M12的D极、PMOS管M13的D极连接比较器I5的反相输入端；

所述解码器的第一选择输出端口连接PMOS管M14的G极、PMOS管M12的G极以及开关S5的控制端；

所述解码器的第二选择输出端口连接PMOS管M11的G极、PMOS管M13的G极以及开关S6的控制端；

所述解码器的输出口B3连接受控开关NMOS管的G极。

3.根据权利要求2所述的检测电阻转换为数字的电路，其特征在于，还包括电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、误差运放I21、PMOS管M1以及NMOS管M2；

所述电流源采用电流源NMOS管；

电阻R3的一端连接电源端口，另一端连接电阻R4的一端，电阻R4的另一端接地，电阻R5的一端连接电源端口，另一端连接电阻R6的一端，电阻R6的另一端接地；

电阻R7的一端连接电源端口，另一端连接PMOS管M1的D极，PMOS管M1的S极连接NMOS管M2的D极，NMOS管M2的S极接地；误差运放I21的反相输入端连接电阻R7的另一端，同相输入端连接电阻R3的另一端，输出端连接PMOS管M1的G极；

NMOS管M2的G极连接PMOS管M1的S极、电流源NMOS管的G极。

4.根据权利要求1所述的检测电阻转换为数字的电路，其特征在于，所述电流源、与所述受控开关一一对应。

5.根据权利要求3所述的检测电阻转换为数字的电路，其特征在于，所述电流源的数量为4个，分别为电流源NMOS管M3、电流源NMOS管M4、电流源NMOS管M5、电流源NMOS管M6；

所述受控开关NMOS管的数量为4个，分别为受控开关NMOS管M7、受控开关NMOS管M8、受控开关NMOS管M9、受控开关NMOS管M10；

受控开关NMOS管M7的D极、受控开关NMOS管M8的D极、受控开关NMOS管M9的D极、受控开关NMOS管M10的D极连接PMOS管M14的S极、PMOS管M11的S极；

受控开关NMOS管M7的S极连接电流源NMOS管M3的D极，受控开关NMOS管M8的S极连接电流源NMOS管M4的D极，受控开关NMOS管M9的S极连接电流源NMOS管M5的D极、受控开关NMOS管10的S极连接电流源NMOS管M6的D极；

受控开关NMOS管M7的G极、受控开关NMOS管M8的G极、受控开关NMOS管M9的G极、受控开关NMOS管M10的G极连接所述解码器的输出口B3；

电流源NMOS管M3的S极、电流源NMOS管M4的S极、电流源NMOS管M5的S极、电流源NMOS管M6的S极接地；

电流源NMOS管M3的G极、电流源NMOS管M4的G极、电流源NMOS管M5的G极、电流源NMOS管M6的G极连接NMOS管M2的G极；

比较器I5的同相输入端连接电阻R5的另一端。