CN105245268A - 基于双通道频率分集技术的信号处理器及其信号处理方法 - Google Patents
基于双通道频率分集技术的信号处理器及其信号处理方法 Download PDFInfo
- Publication number
- CN105245268A CN105245268A CN201510712886.7A CN201510712886A CN105245268A CN 105245268 A CN105245268 A CN 105245268A CN 201510712886 A CN201510712886 A CN 201510712886A CN 105245268 A CN105245268 A CN 105245268A
- Authority
- CN
- China
- Prior art keywords
- signal
- fpga chip
- radiofrequency
- pulse
- radiofrequency signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/12—Frequency diversity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Radio Transmission System (AREA)
Abstract
本发明属于空中交通管制一次雷达领域，特别涉及一种基于双通道频率分集技术的信号处理器及其信号处理方法。本发明包括发射波形产生模块、双通道数字接收机模块以及双通道信号处理器模块，发射波形产生模块的信号输出端经天馈系统辐射后，回波信号进入双通道数字接收机模块的信号输入端，双通道数字接收机模块的信号输出端连接双通道信号处理器模块的信号输入端，双通道数字接收机模块包括第一接收通道和第二接收通道，所述第一接收通道、第二接收通道的信号输出端分别连接第一FPGA芯片、第二FPGA芯片的信号输入端，接收波形信号在第一FPGA芯片、第二FPGA芯片中实现信号处理，在DSP芯片内实现脉冲拼接合成，而且本发明结构紧凑、设计合理、数据处理速度快。
Description
技术领域
本发明属于空中交通管制一次雷达领域，特别涉及一种基于双通道频率分集技术的信号处理器及其信号处理方法。
背景技术
目前的空中交通管制一次雷达领域中，多采用单通道频率分集技术，即在一个发射周期内发射一个窄、宽脉冲调频信号，窄脉冲则作为近区补盲脉冲，但是此方法对目标的盲速不具备检测能力，当目标的多普勒频移fd接近雷达脉冲重频时产生盲速效应，AMTD在频域上无法识别整数倍重频的动目标，只能辅助以脉组重频变换，提高第一盲速，改善盲速响应，但在波束宽度固定的情况下，脉组数越多对第一盲速改善越好，但脉组内脉冲积累数减少，不利于信号相干积累。
发明内容
本发明的目的是为了克服上述现有技术的不足，提供了一种基于双通道频率分集技术的信号处理器，本信号处理器不需要通过对脉冲分组来提高第一盲速，而且既保持了脉组内的脉冲积累数，也提高了检测概率。
为实现上述目的，本发明采用了以下技术措施：
一种基于双通道频率分集技术的信号处理器，包括发射波形产生模块、双通道数字接收机模块以及双通道信号处理器模块，所述发射波形产生模块的信号输出端连接双通道数字接收机模块的信号输入端，所述双通道数字接收机模块的信号输出端连接双通道信号处理器模块的信号输入端。
优选的，所述发射波形产生模块用于产生频率分集发射激励信号波形，所述频率分集发射激励信号波形的每一个脉冲周期均由窄脉冲信号和宽脉冲信号组成，每一个脉冲周期中的窄脉冲信号的产生时间均小于宽脉冲信号产生时间，所述窄脉冲信号包括第一射频信号和第二射频信号，所述第一射频信号和第二射频信号的频率相异，脉冲宽度相同；所述宽脉冲信号包括第三射频信号和第四射频信号，所述第三射频信号和第四射频信号频率相异，脉冲宽度相同。
优选的，所述双通道数字接收机模块包括两个独立的接收通道，分别为第一接收通道和第二接收通道，所述第一接收通道和第二接收通道的信号输入端均连接频率分集发射激励信号波形经天馈系统输出的回波信号，第一接收通道和第二接收通道的信号输出端均连接双通道信号处理器模块的信号输入端，所述第一接收通道的两个工作频率分别与第一射频信号、第三射频信号的频率相同，所述回波信号经过所述第一接收通道后输出第一接收波形信号，所述第一接收波形信号的每一个脉冲周期均包括第一射频信号和第三射频信号，每一个脉冲周期中的第一射频信号的产生时间均小于第三射频信号产生时间；所述第二接收通道的两个工作频率分别与第二射频信号、第四射频信号的频率相同，所述回波信号经过所述第二接收通道后输出第二接收波形信号，所述第二接收波形信号的每一个脉冲周期均包括第二射频信号和第四射频信号，每一个脉冲周期中的第二射频信号的产生时间均小于第四射频信号产生时间。
优选的，所述双通道信号处理器模块包括时钟产生单元、信号处理单元、信号频率分集合成单元、存储器单元以及外设接口，所述时钟产生单元的信号输出端分别连接信号处理单元、信号频率分集合成单元、存储器单元的信号输入端，所述信号处理单元与信号频率分集合成单元之间双向通信连接，所述存储器单元分别与信号处理单元、信号频率分集合成单元之间双向通信连接，所述信号处理单元与外设接口之间双向通信连接，所述信号处理单元的信号输入端接收分别由第一接收通道、第二接收通道送来的第一接收波形信号、第二接收波形信号。
优选的，所述信号处理单元包括如下组成部分：
第一FPGA芯片，所述第一FPGA芯片用于接收第一接收波形信号，所述第一FPGA芯片的信号输入端分别连接时钟产生单元、信号频率分集合成单元的信号输出端，所述第一FPGA芯片与存储器单元之间双向通信连接，所述第一FPGA芯片还与信号频率分集合成单元之间通过地址数据总线双向通信连接，第一FPGA芯片的信号输出端连接外设接口的信号输入端，所述第一FPGA芯片的信号输入端连接第一接收通道的信号输出端；
第二FPGA芯片，所述第二FPGA芯片用于接收第二接收波形信号，所述第二FPGA芯片的信号输入端分别连接时钟产生单元、信号频率分集合成单元的信号输出端，所述第二FPGA芯片分别与存储器单元、第一FPGA芯片之间双向通信连接，第二FPGA芯片还与信号频率分集合成单元之间通过地址数据总线双向通信连接，所述第二FPGA芯片与外设接口之间双向通信连接，所述第一FPGA芯片的信号输入端连接第一接收通道的信号输出端。
优选的，所述存储器单元包括如下组成部分：
第一SRAM、第二SRAM，所述第一SRAM、第二SRAM均用于存储来自第一FPGA芯片的数据地址信息，并分别与第一FPGA芯片之间通过地址数据总线双向通信连接；
第三SRAM、第四SRAM，所述第三SRAM、第四SRAM均用于存储来自第二FPGA芯片的数据地址信息，并分别与第二FPGA芯片之间通过地址数据总线双向通信连接；
SDRAM存储器、FLASH存储器，所述SDRAM存储器的信号输入端连接时钟产生单元的信号输出端，所述SDRAM存储器、FLASH存储器均与信号频率分集合成单元、第一FPGA芯片、第二FPGA芯片之间通过地址数据总线双向通信连接。
进一步的，所述信号频率分集合成单元为DSP芯片，所述DSP芯片为美国AnalogDevices公司生产的TS2系列芯片；所述第一FPGA芯片、第二FPGA芯片的芯片型号均为美国ALTERA公司生产的EP4SGX360系列芯片。
本发明还同时提供了基于双通道频率分集技术的信号处理器的信号处理方法，即：
1)所述发射波形产生模块用于产生频率分集发射激励信号波形，所述频率分集发射激励信号波形的每一个脉冲周期均由窄脉冲信号和宽脉冲信号组成，每一个脉冲周期中的窄脉冲信号的产生时间均小于宽脉冲信号产生时间，所述窄脉冲信号包括第一射频信号和第二射频信号，所述第一射频信号和第二射频信号的频率相差XMHz，脉冲宽度相同；所述宽脉冲信号包括第三射频信号和第四射频信号，所述第三射频信号和第四射频信号的频率相差YMHz，脉冲宽度相同；
2)所述发射波形产生模块将产生的频率分集发射激励信号波形经天馈系统输出的回波信号发送至双通道数字接收机模块的第一接收通道和第二接收通道，所述第一接收通道输出第一接收波形信号，所述第一接收波形信号的每一个脉冲周期均包括第一射频信号和第三射频信号，每一个脉冲周期中的第一射频信号的产生时间均小于第三射频信号产生时间，所述第二接收波形信号的每一个脉冲周期均包括第二射频信号和第四射频信号，每一个脉冲周期中的第二射频信号的产生时间均小于第四射频信号产生时间；
3)所述第一接收波形信号和第二接收波形信号分别由第一接收通道、第二接收通道送入双通道信号处理器模块中的第一FPGA芯片、第二FPGA芯片，所述第一射频信号、第三射频信号均在第一FPGA芯片中进行脉压处理，第二射频信号、第四射频信号均在第二FPGA芯片中进行脉压处理，脉压处理完成后，所述第一射频信号、第三射频信号继续在第一FPGA芯片上实现脉压拼接合成第一路信号，所述第二射频信号、第四射频信号在第二FPGA芯片上实现脉压拼接合成第二路信号，所述第一路信号在第一FPGA芯片上进行延时、自适应滤波处理，然后在DSP芯片中实现恒虚警处理，所述第二路信号在第二FPGA芯片上直接进行自适应滤波处理，然后在DSP芯片中实现恒虚警处理，经过恒虚警处理的两路信号在DSP芯片内最终实现频率分集合成一路信号。
基于双通道频率分集技术的信号处理器的信号处理方法的基本原理涉及的参数如下：
fd1＝2v/λ＝2vf1/c式1
fd2＝2v/λ＝2vf2/c式2
两式相减得：
Δfd＝2v(Δf)/c式3
上式中，fd1为第一接收波形信号的多普勒频移，单位为MHz；
fd2为第二接收波形信号的多普勒频移，单位为MHz；
v为第一接收波形信号和第二接收波形信号的速度，单位为m/μs；
λ为第一接收波形信号和第二接收波形信号的波长，单位为m；
f1为第一接收波形信号的工作频率，单位为MHz；
f2为第二接收波形信号的工作频率，单位为MHz；
c为光速，单位为m/μs；
Δfd为第一接收波形信号相对于第二接收波形信号的多普勒频移偏移量，或为第二接收波形信号相对于第一接收波形信号的多普勒频移偏移量，单位为MHz；
Δf＝X和Δf＝Y，单位为MHz；
由于Δf＝X和Δf＝Y，假设第一接收波形信号在信号处理器内陷入盲速区，第二接收波形信号由于多普勒频移偏移量Δfd能够跳出盲速区。
优选的，所述第一射频信号和第二射频信号的脉冲宽度均为1s，所述第三射频信号和第四射频信号的脉冲宽度均为150s，所述窄脉冲信号和宽脉冲信号之间的脉冲宽度间隔为80s；所述第一射频信号和第三射频信号之间的脉冲宽度间隔为80s，所述第二射频信号和第四射频信号之间的脉冲宽度间隔为230s。
本发明的有益效果在于：
1)、本发明包括发射波形产生模块、双通道数字接收机模块以及双通道信号处理器模块，所述双通道数字接收机模块的两个接收通道分别接收发射波形产生模块产生的分集发射激励信号波形，并将两路接收波形信号传送至双通道信号处理器模块，使得本发明结构紧凑、数据处理速度快，而且采用了频率分集技术来实现双通道频率分集，由于第一接收波形信号和第二接收波形信号之间的频率差Δf＝X和Δf＝Y，假设第一接收波形信号在信号处理器内陷入盲速区，第二接收波形信号由于多普勒频移偏移量Δfd能够有效地跳出盲速区，提高检测概率，有效地解决盲速效应。
2)、由于所述发射波形产生模块产生的频率分集发射激励信号波形在一个重复周期内包括四个脉冲信号，即在一个发射周期内有四个工作频率，在对抗外界频率干扰时，表现出更强的抗干扰能力。
3)、所述双通道信号处理器模块包括两片型号为EP4SGX360的FPGA芯片，具有运算速度快、存储空间大的特点，使本发明的结构简单、通用性好、实时性强。
附图说明
图1为本发明的双通道信号处理器模块原理图；
图2为本发明的频率分集发射激励信号波形；
图3为本发明的第一接收波形信号；
图4为本发明的第二接收波形信号；
图5为本发明频率分集合成的信号处理流程图。
图中的附图标记含义如下：
10—时钟产生单元20—信号处理单元21—第一FPGA芯片
22—第二FPGA芯片30—信号频率分集合成单元
31—第一SRAM32—第二SRAM33—第三SRAM
34—第四SRAM35—SDRAM存储器36—FLASH存储器
f1—第一射频信号f2—第二射频信号f3—第三射频信号
f4—第四射频信号
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明包括发射波形产生模块、双通道数字接收机模块以及双通道信号处理器模块，所述发射波形产生模块的信号输出端连接双通道数字接收机模块的信号输入端，所述双通道数字接收机模块的信号输出端连接双通道信号处理器模块的信号输入端。
所述双通道数字接收机模块包括两个独立的接收通道，分别为第一接收通道和第二接收通道，所述第一接收通道和第二接收通道的信号输入端均连接发射波形产生模块的信号输出端经天馈系统输出的回波信号，信号输出端均连接双通道信号处理器模块的信号输入端。
如图1所示，所述双通道信号处理器模块包括时钟产生单元10、信号处理单元20、信号频率分集合成单元30、存储器单元以及外设接口，第一FPGA芯片21、第二FPGA芯片22组成信号处理单元20，第一SRAM31、第二SRAM32、第三SRAM33、第四SRAM34、SDRAM存储器35、FLASH存储器36组成存储器单元；
所述第一FPGA芯片21，所述第一FPGA芯片21用于接收第一接收波形信号，所述第一FPGA芯片21的信号输入端分别连接时钟产生单元10、信号频率分集合成单元30的信号输出端，所述第一FPGA芯片21与存储器单元之间双向通信连接，所述第一FPGA芯片21还与信号频率分集合成单元30之间通过地址数据总线双向通信连接，其信号输出端连接外设接口的信号输入端；
所述第二FPGA芯片22，所述第二FPGA芯片22用于接收第二接收波形信号，所述第二FPGA芯片22的信号输入端分别连接时钟产生单元10、信号频率分集合成单元30的信号输出端，所述第二FPGA芯片22分别与存储器单元、第一FPGA芯片21之间双向通信连接，第二FPGA芯片22还与信号频率分集合成单元30之间通过32位地址、64位数据总线双向通信连接，所述第二FPGA芯片22与外设接口之间通过PCI总线双向通信连接；
所述第一SRAM31、第二SRAM32，所述第一SRAM31、第二SRAM32均用于存储来自第一FPGA芯片21的数据地址信息，并分别与第一FPGA芯片21之间通过21位地址、36位数据总线双向通信连接；所述第三SRAM33、第四SRAM34，所述第三SRAM33、第四SRAM34均用于存储来自第二FPGA芯片22的数据地址信息，并分别与第二FPGA芯片22之间通过21位地址、36位数据总线双向通信连接；所述SDRAM存储器35、FLASH存储器36，所述SDRAM存储器35的信号输入端连接时钟产生单元10的信号输出端，所述SDRAM存储器35、FLASH存储器36均与信号频率分集合成单元30、第一FPGA芯片21、第二FPGA芯片22之间通过32位地址、64位数据总线双向通信连接。
所述信号频率分集合成单元30为DSP芯片，所述DSP芯片为美国AnalogDevices公司生产的TS2系列芯片；所述第一FPGA芯片21、第二FPGA芯片22的芯片型号均为美国ALTERA公司生产的EP4SGX360系列芯片，具有运算速度快、存储空间大的特点，使本发明的结构简单、通用性好、实时性强。
如图2所示，所述发射波形产生模块用于产生频率分集发射激励信号波形，所述频率分集发射激励信号波形的每一个脉冲周期均由窄脉冲信号和宽脉冲信号组成，每一个脉冲周期中的窄脉冲信号的产生时间均小于宽脉冲信号产生时间，所述窄脉冲信号包括第一射频信号f1和第二射频信号f2，所述第一射频信号f1和第二射频信号f2的频率相差XMHz，脉冲宽度均为1μs；所述宽脉冲信号包括第三射频信号f3和第四射频信号f4，所述第三射频信号f3和第四射频信号f4的频率相差YMHz，脉冲宽度均为150μs，且窄脉冲信号和宽脉冲信号之间的脉冲宽度间隔为80μs，频率差值X和Y相同或相异。
如图3、4所示，将时宽为2μs+300μs的射频信号分别送入第一接收通道和第二接收通道，其中第一接收通道输出第一接收波形信号，所述第一接收波形信号包括第一射频信号f1和第三射频信号f3，即时宽为1μs+150μs的窄、宽脉冲信号，窄、宽脉冲之间的间隔为80μs；所述第二接收通道输出第二接收波形信号，所述第二接收波形信号包括第二射频信号f2和第四射频信号f4，即时宽为1μs+150μs的窄、宽脉冲信号，窄、宽脉冲之间的间隔为230μs。
如图1、5所示，所述第一接收波形信号和第二接收波形信号分别由第一接收通道、第二接收通道送入双通道信号处理器模块中的第一FPGA芯片21、第二FPGA芯片22，所述第一射频信号f1、第三射频信号f3均在第一FPGA芯片21中进行脉压处理，第二射频信号f2、第四射频信号f4均在第二FPGA芯片22中进行脉压处理，脉压处理完成后，所述第一射频信号f1、第三射频信号f3继续在第一FPGA芯片21上实现脉压拼接合成第一路信号，所述第二射频信号f2、第四射频信号f4在第二FPGA芯片22上实现脉压拼接合成第二路信号，所述第一路信号在第一FPGA芯片21上进行延时、自适应滤波处理，然后在DSP芯片中实现恒虚警处理，所述第二路信号在第二FPGA芯片22上直接进行自适应滤波处理，然后在DSP芯片中实现恒虚警处理，经过恒虚警处理的两路信号在DSP芯片内最终实现频率分集合成一路信号。
基于双通道频率分集技术的信号处理器的信号处理方法的基本原理涉及的参数如下，其特征在于：
fd1＝2v/λ＝2vf1/c式1
fd2＝2v/λ＝2vf2/c式2
两式相减得：
Δfd＝2v(Δf)/c式3
上式中，fd1为第一接收波形信号的多普勒频移，单位为MHz；
fd2为第二接收波形信号的多普勒频移，单位为MHz；
v为第一接收波形信号和第二接收波形信号的速度，单位为m/μs；
λ为第一接收波形信号和第二接收波形信号的波长，单位为m；
f1为第一接收波形信号的工作频率，单位为MHz；
f2为第二接收波形信号的工作频率，单位为MHz；
c为光速，单位为m/μs；
Δfd为第一接收波形信号相对于第二接收波形信号的多普勒频移偏移量，或为第二接收波形信号相对于第一接收波形信号的多普勒频移偏移量，单位为MHz；
Δf＝X和Δf＝Y，单位为MHz；
由于第一接收波形信号和第二接收波形信号之间的频率差f＝X和f＝Y，假设第一接收波形信号在信号处理器内陷入盲速区，第二接收波形信号由于多普勒频移偏移量fd能够有效地跳出盲速区，提高检测概率，有效地解决盲速效应。
Claims (10)
1.一种基于双通道频率分集技术的信号处理器，其特征在于：包括发射波形产生模块、双通道数字接收机模块以及双通道信号处理器模块，所述发射波形产生模块的信号输出端连接双通道数字接收机模块的信号输入端，所述双通道数字接收机模块的信号输出端连接双通道信号处理器模块的信号输入端。
2.如权利要求1所述的基于双通道频率分集技术的信号处理器，其特征在于：所述发射波形产生模块用于产生频率分集发射激励信号波形，所述频率分集发射激励信号波形的每一个脉冲周期均由窄脉冲信号和宽脉冲信号组成，每一个脉冲周期中的窄脉冲信号的产生时间均小于宽脉冲信号产生时间，所述窄脉冲信号包括第一射频信号(f1)和第二射频信号(f2)，所述第一射频信号(f1)和第二射频信号(f2)的频率相异，脉冲宽度相同；所述宽脉冲信号包括第三射频信号(f3)和第四射频信号(f4)，所述第三射频信号(f3)和第四射频信号(f4)频率相异，脉冲宽度相同。
3.如权利要求2所述的基于双通道频率分集技术的信号处理器，其特征在于：所述双通道数字接收机模块包括两个独立的接收通道，分别为第一接收通道和第二接收通道，所述第一接收通道和第二接收通道的信号输入端均连接频率分集发射激励信号波形经天馈系统输出的回波信号，第一接收通道和第二接收通道的信号输出端均连接双通道信号处理器模块的信号输入端，所述第一接收通道的两个工作频率分别与第一射频信号(f1)、第三射频信号(f3)的频率相同，所述回波信号经过所述第一接收通道后输出第一接收波形信号，所述第一接收波形信号的每一个脉冲周期均包括第一射频信号(f1)和第三射频信号(f3)，每一个脉冲周期中的第一射频信号(f1)的产生时间均小于第三射频信号(f3)产生时间；所述第二接收通道的两个工作频率分别与第二射频信号(f2)、第四射频信号(f4)的频率相同，所述回波信号经过所述第二接收通道后输出第二接收波形信号，所述第二接收波形信号的每一个脉冲周期均包括第二射频信号(f2)和第四射频信号(f4)，每一个脉冲周期中的第二射频信号(f2)的产生时间均小于第四射频信号(f4)产生时间。
4.如权利要求3所述的基于双通道频率分集技术的信号处理器，其特征在于：所述双通道信号处理器模块包括时钟产生单元(10)、信号处理单元(20)、信号频率分集合成单元(30)、存储器单元以及外设接口，所述时钟产生单元(10)的信号输出端分别连接信号处理单元(20)、信号频率分集合成单元(30)、存储器单元的信号输入端，所述信号处理单元(20)与信号频率分集合成单元(30)之间双向通信连接，所述存储器单元分别与信号处理单元(20)、信号频率分集合成单元(30)之间双向通信连接，所述信号处理单元(20)与外设接口之间双向通信连接，所述信号处理单元(20)的信号输入端接收分别由第一接收通道、第二接收通道送来的第一接收波形信号、第二接收波形信号。
5.如权利要求4所述的基于双通道频率分集技术的信号处理器，其特征在于所述信号处理单元(20)包括如下组成部分：
第一FPGA芯片(21)，所述第一FPGA芯片(21)用于接收第一接收波形信号，所述第一FPGA芯片(21)的信号输入端分别连接时钟产生单元(10)、信号频率分集合成单元(30)的信号输出端，所述第一FPGA芯片(21)与存储器单元之间双向通信连接，所述第一FPGA芯片(21)还与信号频率分集合成单元(30)之间通过地址数据总线双向通信连接，第一FPGA芯片(21)的信号输出端连接外设接口的信号输入端，所述第一FPGA芯片(21)的信号输入端连接第一接收通道的信号输出端；
第二FPGA芯片(22)，所述第二FPGA芯片(22)用于接收第二接收波形信号，所述第二FPGA芯片(22)的信号输入端分别连接时钟产生单元(10)、信号频率分集合成单元(30)的信号输出端，所述第二FPGA芯片(22)分别与存储器单元、第一FPGA芯片(21)之间双向通信连接，第二FPGA芯片(22)还与信号频率分集合成单元(30)之间通过地址数据总线双向通信连接，所述第二FPGA芯片(22)与外设接口之间双向通信连接，所述第二FPGA芯片(22)的信号输入端连接第二接收通道的信号输出端。
6.如权利要求5所述的基于双通道频率分集技术的信号处理器，其特征在于所述存储器单元包括如下组成部分：
第一SRAM(31)、第二SRAM(32)，所述第一SRAM(31)、第二SRAM(32)均用于存储来自第一FPGA芯片(21)的数据地址信息，并分别与第一FPGA芯片(21)之间通过地址数据总线双向通信连接；
第三SRAM(33)、第四SRAM(34)，所述第三SRAM(33)、第四SRAM(34)均用于存储来自第二FPGA芯片(22)的数据地址信息，并分别与第二FPGA芯片(22)之间通过地址数据总线双向通信连接；
SDRAM存储器(35)、FLASH存储器(36)，所述SDRAM存储器(35)的信号输入端连接时钟产生单元(10)的信号输出端，所述SDRAM存储器(35)、FLASH存储器(36)均与信号频率分集合成单元(30)、第一FPGA芯片(21)、第二FPGA芯片(22)之间通过地址数据总线双向通信连接。
7.如权利要求6所述的基于双通道频率分集技术的信号处理器，其特征在于：所述信号频率分集合成单元(30)为DSP芯片，所述DSP芯片为美国AnalogDevices公司生产的TS2系列芯片；所述第一FPGA芯片(21)、第二FPGA芯片(22)的芯片型号均为美国ALTERA公司生产的EP4SGX360系列芯片。
8.一种如权利要求7所述的基于双通道频率分集技术的信号处理器的信号处理方法，其特征在于：
1)所述发射波形产生模块用于产生频率分集发射激励信号波形，所述频率分集发射激励信号波形的每一个脉冲周期均由窄脉冲信号和宽脉冲信号组成，每一个脉冲周期中的窄脉冲信号的产生时间均小于宽脉冲信号产生时间，所述窄脉冲信号包括第一射频信号(f1)和第二射频信号(f2)，所述第一射频信号(f1)和第二射频信号(f2)的频率相差XMHz，脉冲宽度相同；所述宽脉冲信号包括第三射频信号(f3)和第四射频信号(f4)，所述第三射频信号(f3)和第四射频信号(f4)的频率相差YMHz，脉冲宽度相同；
2)所述发射波形产生模块将产生的频率分集发射激励信号波形经天馈系统输出的回波信号发送至双通道数字接收机模块的第一接收通道和第二接收通道，所述第一接收通道输出第一接收波形信号，所述第一接收波形信号的每一个脉冲周期均包括第一射频信号(f1)和第三射频信号(f3)，每一个脉冲周期中的第一射频信号(f1)的产生时间均小于第三射频信号(f3)产生时间，所述第二接收波形信号的每一个脉冲周期均包括第二射频信号(f2)和第四射频信号(f4)，每一个脉冲周期中的第二射频信号(f2)的产生时间均小于第四射频信号(f4)产生时间；
3)所述第一接收波形信号和第二接收波形信号分别由第一接收通道、第二接收通道送入双通道信号处理器模块中的第一FPGA芯片(21)、第二FPGA芯片(22)，所述第一射频信号(f1)、第三射频信号(f3)均在第一FPGA芯片(21)中进行脉压处理，第二射频信号(f2)、第四射频信号(f4)均在第二FPGA芯片(22)中进行脉压处理，脉压处理完成后，所述第一射频信号(f1)、第三射频信号(f3)继续在第一FPGA芯片(21)上实现脉压拼接合成第一路信号，所述第二射频信号(f2)、第四射频信号(f4)在第二FPGA芯片(22)上实现脉压拼接合成第二路信号，所述第一路信号在第一FPGA芯片(21)上进行延时、自适应滤波处理，然后在DSP芯片中实现恒虚警处理，所述第二路信号在第二FPGA芯片(22)上直接进行自适应滤波处理，然后在DSP芯片中实现恒虚警处理，经过恒虚警处理的两路信号在DSP芯片内最终实现频率分集合成一路信号。
9.一种如权利要求8所述的基于双通道频率分集技术的信号处理器的信号处理方法的基本原理涉及的参数如下，其特征在于：
fd1＝2v/λ＝2vf1/c式1
fd2＝2v/λ＝2vf2/c式2
两式相减得：
Δfd＝2v(Δf)/c式3
上式中，fd1为第一接收波形信号的多普勒频移，单位为MHz；
fd2为第二接收波形信号的多普勒频移，单位为MHz；
v为第一接收波形信号和第二接收波形信号的速度，单位为m/μs；
λ为第一接收波形信号和第二接收波形信号的波长，单位为m；
f1为第一接收波形信号的工作频率，单位为MHz；
f2为第二接收波形信号的工作频率，单位为MHz；
c为光速，单位为m/μs；
Δfd为第一接收波形信号相对于第二接收波形信号的多普勒频移偏移量，或为第二接收波形信号相对于第一接收波形信号的多普勒频移偏移量，单位为MHz；
Δf＝X和Δf＝Y，单位为MHz；
由于Δf＝X和Δf＝Y，假设第一接收波形信号在信号处理器内陷入盲速区，第二接收波形信号由于多普勒频移偏移量Δfd能够跳出盲速区。
10.如权利要求8所述的基于双通道频率分集技术的信号处理器的信号处理方法，其特征在于：所述第一射频信号(f1)和第二射频信号(f2)的脉冲宽度均为1μs，所述第三射频信号(f3)和第四射频信号(f4)的脉冲宽度均为150μs，所述窄脉冲信号和宽脉冲信号之间的脉冲宽度间隔为80μs；所述第一射频信号(f1)和第三射频信号(f3)之间的脉冲宽度间隔为80μs，所述第二射频信号(f2)和第四射频信号(f4)之间的脉冲宽度间隔为230μs。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510712886.7A CN105245268B (zh) | 2015-10-27 | 2015-10-27 | 基于双通道频率分集技术的信号处理器及其信号处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510712886.7A CN105245268B (zh) | 2015-10-27 | 2015-10-27 | 基于双通道频率分集技术的信号处理器及其信号处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105245268A true CN105245268A (zh) | 2016-01-13 |
| CN105245268B CN105245268B (zh) | 2018-04-13 |
Family
ID=55042786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510712886.7A Active CN105245268B (zh) | 2015-10-27 | 2015-10-27 | 基于双通道频率分集技术的信号处理器及其信号处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105245268B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106950545A (zh) * | 2017-02-22 | 2017-07-14 | 武汉滨湖电子有限责任公司 | 一种双频发射方式及基于双频实时处理的杂波抑制方法 |
| CN108717179A (zh) * | 2018-03-06 | 2018-10-30 | 电子信息系统复杂电磁环境效应国家重点实验室 | 基于多波形自适应处理的频率分集雷达及方法 |
| CN108924955A (zh) * | 2018-07-30 | 2018-11-30 | 山东大骋医疗科技有限公司 | 一种基于双链无线通信的ct数据传输与控制方法及装置 |
| CN109981499A (zh) * | 2019-03-29 | 2019-07-05 | 西安思丹德信息技术有限公司 | 一种综合基带数据链系统及数据传输方法 |
| CN112737559A (zh) * | 2020-12-18 | 2021-04-30 | 中国电子科技集团公司第五十八研究所 | 一种抗单粒子翻转的dsp加固电路 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119864A (ja) * | 2009-12-01 | 2011-06-16 | Mitsubishi Electric Corp | 送受信システム、信号送信装置、及び信号受信装置 |
| CN202119908U (zh) * | 2011-05-31 | 2012-01-18 | 安徽四创电子股份有限公司 | 全固态s波段近程空管一次雷达 |
| JP2012134738A (ja) * | 2010-12-21 | 2012-07-12 | Jvc Kenwood Corp | ラジオ受信機、ラジオ受信方法およびプログラム |
| CN103647564A (zh) * | 2013-12-06 | 2014-03-19 | 陕西烽火实业有限公司 | 一种双通道短波信号分集接收系统及其接收方法 |
| CN203608188U (zh) * | 2013-12-06 | 2014-05-21 | 陕西烽火实业有限公司 | 一种双通道短波信号分集接收系统 |
| CN104297734A (zh) * | 2014-10-20 | 2015-01-21 | 西安电子科技大学 | 基于频率分集阵列的mimo雷达的欺骗式干扰抑制方法 |
| CN104931948A (zh) * | 2015-05-25 | 2015-09-23 | 西安电子科技大学 | 基于普通波束扫描的fda雷达第一种接收方案改进方法 |
| CN205123737U (zh) * | 2015-10-27 | 2016-03-30 | 安徽四创电子股份有限公司 | 基于双通道频率分集技术的信号处理器 |
-
2015
- 2015-10-27 CN CN201510712886.7A patent/CN105245268B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119864A (ja) * | 2009-12-01 | 2011-06-16 | Mitsubishi Electric Corp | 送受信システム、信号送信装置、及び信号受信装置 |
| JP2012134738A (ja) * | 2010-12-21 | 2012-07-12 | Jvc Kenwood Corp | ラジオ受信機、ラジオ受信方法およびプログラム |
| CN202119908U (zh) * | 2011-05-31 | 2012-01-18 | 安徽四创电子股份有限公司 | 全固态s波段近程空管一次雷达 |
| CN103647564A (zh) * | 2013-12-06 | 2014-03-19 | 陕西烽火实业有限公司 | 一种双通道短波信号分集接收系统及其接收方法 |
| CN203608188U (zh) * | 2013-12-06 | 2014-05-21 | 陕西烽火实业有限公司 | 一种双通道短波信号分集接收系统 |
| CN104297734A (zh) * | 2014-10-20 | 2015-01-21 | 西安电子科技大学 | 基于频率分集阵列的mimo雷达的欺骗式干扰抑制方法 |
| CN104931948A (zh) * | 2015-05-25 | 2015-09-23 | 西安电子科技大学 | 基于普通波束扫描的fda雷达第一种接收方案改进方法 |
| CN205123737U (zh) * | 2015-10-27 | 2016-03-30 | 安徽四创电子股份有限公司 | 基于双通道频率分集技术的信号处理器 |
Non-Patent Citations (1)
| Title |
|---|
| 宋伟等: "频率分集雷达抗干扰效能分析", 《现代雷达》 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106950545A (zh) * | 2017-02-22 | 2017-07-14 | 武汉滨湖电子有限责任公司 | 一种双频发射方式及基于双频实时处理的杂波抑制方法 |
| CN106950545B (zh) * | 2017-02-22 | 2020-08-07 | 武汉滨湖电子有限责任公司 | 一种双频发射方式及基于双频实时处理的杂波抑制方法 |
| CN108717179A (zh) * | 2018-03-06 | 2018-10-30 | 电子信息系统复杂电磁环境效应国家重点实验室 | 基于多波形自适应处理的频率分集雷达及方法 |
| CN108924955A (zh) * | 2018-07-30 | 2018-11-30 | 山东大骋医疗科技有限公司 | 一种基于双链无线通信的ct数据传输与控制方法及装置 |
| CN108924955B (zh) * | 2018-07-30 | 2021-12-14 | 山东大骋医疗科技有限公司 | 一种基于双链无线通信的ct数据传输与控制方法及装置 |
| CN109981499A (zh) * | 2019-03-29 | 2019-07-05 | 西安思丹德信息技术有限公司 | 一种综合基带数据链系统及数据传输方法 |
| CN112737559A (zh) * | 2020-12-18 | 2021-04-30 | 中国电子科技集团公司第五十八研究所 | 一种抗单粒子翻转的dsp加固电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105245268B (zh) | 2018-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105245268A (zh) | 基于双通道频率分集技术的信号处理器及其信号处理方法 | |
| CN110146892B (zh) | 一种双偏振雷达 | |
| CN102162848B (zh) | 基于伪随机编码与线性调频连续波的汽车主动防撞雷达 | |
| CN102360070B (zh) | 超宽带脉冲信号接收装置及超宽带脉冲雷达系统 | |
| CN102998656B (zh) | 一种基于频率步进的宽带分布式雷达时间同步方法 | |
| CN108693527A (zh) | 一种海面小目标探测雷达系统 | |
| CN105629207A (zh) | 基于drfm技术的雷达信号处理系统及密集目标干扰产生方法 | |
| CN107367717B (zh) | 一种雷达多目标中频仿真装置 | |
| CN203287518U (zh) | 一种调频连续波收发模块 | |
| Galati et al. | Waveforms design for modern and MIMO radar | |
| CN113238196B (zh) | 基于射频场景存储的雷达回波模拟方法 | |
| CN103529433A (zh) | 线性调频雷达目标速度模拟方法及回波信号模拟源 | |
| CN205123737U (zh) | 基于双通道频率分集技术的信号处理器 | |
| CN105445706A (zh) | 同频杂波干扰对消装置及x波段单天线连续波雷达系统 | |
| US7495598B2 (en) | Methods and systems for avoidance of partial pulse interference in radar | |
| CN102803986B (zh) | 雷达装置 | |
| Kumbul et al. | Sensing performance of different codes for phase-coded fmcw radars | |
| CN209765034U (zh) | 一种x波段车载探测雷达接收装置 | |
| CN104063008A (zh) | 一种相位连续的数字组合脉冲信号产生方法 | |
| CN109084647A (zh) | 远距离探测近炸起爆控制装置及方法 | |
| CN204731412U (zh) | 一种相参处理的安防监控雷达系统 | |
| JPH0666930A (ja) | レーダ装置 | |
| CN207780234U (zh) | 宽带自适应频率跟踪系统 | |
| CN104965201A (zh) | 一种雷达测速技术 | |
| CN114779177B (zh) | 一种频率分集波形的相参处理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |