CN105225996B - 具有内置二极管的igbt器件背面工艺 - Google Patents
具有内置二极管的igbt器件背面工艺 Download PDFInfo
- Publication number
- CN105225996B CN105225996B CN201510600983.7A CN201510600983A CN105225996B CN 105225996 B CN105225996 B CN 105225996B CN 201510600983 A CN201510600983 A CN 201510600983A CN 105225996 B CN105225996 B CN 105225996B
- Authority
- CN
- China
- Prior art keywords
- wafer
- back side
- alignment mark
- mask plate
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 21
- 238000001259 photo etching Methods 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 238000003384 imaging method Methods 0.000 claims abstract description 5
- 238000005468 ion implantation Methods 0.000 claims abstract description 4
- 239000011521 glass Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 238000002310 reflectometry Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 description 123
- 238000003754 machining Methods 0.000 description 4
- 238000005457 optimization Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/682—Mask-wafer alignment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明涉及一种具有内置二极管的IGBT器件背面工艺，其包括如下步骤：a、得到正面元胞结构；b、对晶圆背面进行减薄；c、在离子注入后的晶圆背面上涂覆光刻胶层；d、提供光刻机；e、确定notch区坐标；f、根据上述notch区坐标、金属层套刻对位标记的中心坐标以及下基准标记确定晶圆的位置；g、根据金属层套刻对位标记以及掩膜版套刻对位标记的中心坐标，对晶圆的位置进行校正；h、对光刻胶层进行曝光显影，并在曝光显影后，对晶圆背面进行所需的二次背面离子注入；i、去除光刻胶层，并激活载流子；j、设置背面金属层。本发明能实现背面光刻工艺达到或接近正面光刻工艺的控制能力，对背面图形没有特定限制，有利于实现更多的背面图形方案。
Description
技术领域
本发明涉及一种工艺方法，尤其是一种具有内置二极管的IGBT器件背面工艺，属于IGBT器件背面处理的技术领域。
背景技术
IGBT结合了功率MOSFET（Metal-Oxide-Semiconductor-Field-Effect-Transistor，金属氧化物半导体场效应晶体管）及功率晶体管的优点，具有工作频率高，控制电路简单，电流密度高，通态压低等特点，广泛应用于功率控制领域。在实际应用中，IGBT很少作为一个独立器件使用，尤其在感性负载的条件下，IGBT需要一个快恢复二极管续流。因此现有的IGBT 产品，一般采用反并联一个二极管以起到续流作用，保护 IGBT器件。
为降低成本，反并联的二极管可以集成在IGBT 芯片内，即集成反并联二极管的IGBT或具有内置二极管的IGBT。公开号为CN202796961U的文件公开了一种具有内置二极管的IGBT，具体结构可以参考公开文件中的附图4，其中，在IGBT器件的背面采用背面P型和N型交替平行分布的形式，以形成内置二极管；正面条形元胞与背面条形相垂直，形成背面与正面结构的自对准，通过背面P型和N型的比例分配，粗略的调整器件性能。目前，对于制备背面P型与N型时，只能用条形图案，并且图形的控制精度要求较为粗略，适用的器件方案较为有限，不具有普适性。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种具有内置二极管的IGBT器件背面工艺，其工艺步骤简单，能实现背面光刻工艺达到或接近正面光刻工艺的控制能力，背面加工精度高，对背面图形没有特定限制，有利于实现更多的背面图形方案，支持多样的器件背面图形优化设计。
按照本发明提供的技术方案，一种具有内置二极管的IGBT器件背面工艺，所述IGBT器件背面工艺包括如下步骤：
a、提供制备IGBT器件所需的晶圆，在所述晶圆的晶圆正面进行所需的正面工艺，以在晶圆的晶圆正面得到所需的正面元胞结构，所述正面元胞结构包括正面金属层以及金属层套刻对位标记；
b、对上述晶圆的晶圆背面进行减薄，以使得减薄后得到晶圆的厚度不大于300μm；
c、对上述晶圆的晶圆背面进行所需的初次背面离子注入，并在离子注入后的晶圆背面上涂覆光刻胶层；
d、提供用于对上述晶圆背面上涂覆的光刻胶层进行光刻的光刻机，所述光刻机包括上曝光台以及位于所述上曝光台下方的下曝光台，上曝光台上设有用于掩膜版对准的上基准标记，在下曝光台上设有用于晶圆对准的下基准标记；所述下基准标记与上基准标记在竖直方向上同轴分布，在下曝光台上还设有用于捕捉金属层套刻对位标记的背面感应器；
e、将上述晶圆的晶圆背面朝上并置于下曝光台与上曝光台间，旋转晶圆，以通过背面感应器捕捉晶圆上的notch区，以确定notch区坐标；
f、利用背面感应器捕捉晶圆的金属层套刻对位标记，以确定金属层套刻对位标记的中心坐标，并根据上述notch区坐标、金属层套刻对位标记的中心坐标以及下基准标记确定晶圆的位置；
g、利用上基准标记将掩膜版与上曝光台进行对准，在掩模版与上曝光台对准后，比对掩膜版上掩膜版套刻对位标记的中心坐标与金属层套刻对位标记的中心坐标，根据金属层套刻对位标记的中心坐标以及掩膜版上掩膜版套刻对位标记的中心坐标，对晶圆的位置进行校正，以使得晶圆与掩膜版的精准对位；
h、利用掩膜版对晶圆背面上的光刻胶层进行曝光显影，并在曝光显影后，对晶圆背面进行所需的二次背面离子注入，所述二次背面离子注入的离子导电类型与初次背面离子注入的离子导电类型相反；
i、去除上述晶圆背面的光刻胶层，并在退火后激活载流子，以得到所需分布于晶圆背面的二极管；
j、在上述晶圆背面设置所需的背面金属层。
所述晶圆的材料包括硅，金属层套刻对位标记的形状包括十字形、方形、圆形、三角形、菱形、五角形、六边形或八边形。
所述步骤b包括如下步骤：
b1、在得到正面元胞结构的晶圆正面贴蓝膜，并对所述晶圆的背面采用化学机械研磨方式的初次减薄；
b2、去除上述贴在晶圆正面的蓝膜，并在晶圆正面键合玻璃基片，并对晶圆的背面通过化学机械研磨方式进行二次减薄，以使得减薄后晶圆的总厚度不超过300μm。
所述玻璃基片的折射率为1.5~1.8，反射率为4%~81.6%。
所述步骤b包括如下步骤：
s1、在得到正面元胞结构的晶圆正面贴蓝膜，并在所述晶圆的晶圆背面设置背面减薄夹持装置；
s2、对上述晶圆的背面进行减薄，以使得减薄后晶圆的总厚度不超过300μm。
本发明的优点：在上曝光台上设置上基准标记，在下曝光台上设置下基准标记以及背面感应器，利用上基准标记实现对掩膜版的对准，利用背面感应器对notch区的捕捉，实现对晶圆的初步对位，利用notch区坐标、金属层套刻对位标记以及下基准标记能确定晶圆的位置，利用掩膜版套刻对位标记的中心坐标与金属层套刻对位标记的中心坐标间的对应关系，能实现掩膜版与晶圆的精确对位，利用掩膜版能对晶圆背面上的光刻胶进行曝光显影，即能得到晶圆背面的N掺杂区域、P掺杂区域的位置与形状等，能实现背面光刻工艺达到或接近正面光刻工艺的控制能力，背面加工精度高，对背面图形没有特定限制，有利于实现更多的背面图形方案，支持多样的器件背面图形优化设计，安全可靠。
附图说明
图1为本发明对背面对准光刻的示意图。
图2为本发明对背面对准光刻的另一种实施示意图。
附图标记说明：1-notch区、2-上基准标记、3-下基准标记、4-掩膜版、5-晶圆正面、6-金属层套刻对位标记、7-蓝膜、8-玻璃基片、9-晶圆背面、10-背面感应器、11-掩膜版套刻对位标记、12-上曝光台、13-下曝光台、14-背面减薄夹持装置以及15-晶圆。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
为了能实现背面光刻工艺达到或接近正面光刻工艺的控制能力，背面加工精度高，对背面图形没有特定限制，有利于实现更多的背面图形方案，支持多样的器件背面图形优化设计，本发明IGBT器件背面工艺包括如下步骤：
a、提供制备IGBT器件所需的晶圆15，在所述晶圆15的晶圆正面5进行所需的正面工艺，以在晶圆15的晶圆正面5得到所需的正面元胞结构，所述正面元胞结构包括正面金属层以及金属层套刻对位标记6；
具体地，晶圆15的材料可以为硅，晶圆正面5与晶圆背面9为晶圆15的两个表面，在晶圆正面5可以实施常规的正面工艺，以得到正面元胞结构，正面元胞结构的具体实施结构可以为本技术领域人员所熟知的结构，也可以根据需要进行选择确定，具体选择以及确定过程均为本技术领域人员所熟知，此处不再赘述。在正面金属层上通过常规工艺得到金属层套刻对位标记6，得到金属层套刻对位标记6的具体实施过程此处不再赘述。所述金属层套刻对位标记6的形状包括十字形、方形、圆形、三角形、菱形、五角形、六边形或八边形。金属层套刻对位标记6的具体形状不限于上述列举的形状，图1中示出了采用十字形的金属层套刻对位标记6。此外，在晶圆正面5还能得到用于初步对位的notch区1，生成notch区1的具体过程也为本技术领域人员所熟知，不再赘述。
b、对上述晶圆15的晶圆背面9进行减薄，以使得减薄后得到晶圆15的厚度不大于300μm；
为了能够对晶圆15的晶圆背面9进行有效减薄，可以采用如下的两种方式，具体为：
如图1所示，所述步骤b包括如下步骤：
b1、在得到正面元胞结构的晶圆正面5贴蓝膜7，并对所述晶圆15的背面采用化学机械研磨方式的初次减薄；
在晶圆正面5上贴蓝膜7，是为了保护正面元胞结构不被划伤；在晶圆正面5上贴蓝膜5的过程以及利用化学机械研磨对晶圆15的背面进行减薄的过程均为本技术领域人员所熟知，此处不再赘述。具体实施时，初次减薄后，能使得晶圆15的厚度从725μm减薄到400μm，确保后续在晶圆15上键合玻璃基片8后，玻璃基片8与晶圆15的总厚度不超过晶圆15在初次减薄前的厚度。
b2、去除上述贴在晶圆正面5的蓝膜7，并在晶圆正面5键合玻璃基片8，并对晶圆15的背面通过化学机械研磨方式进行二次减薄，以使得减薄后晶圆15的总厚度不超过300μm。
本发明实施例中，所述玻璃基片8的折射率为1.5~1.8，反射率为4%~81.6%。在晶圆正面5键合玻璃基片8后，能降低晶圆15碎片的风险。减薄后晶圆15的总厚度是指晶圆15以及位于晶圆正面5的正面元胞结构的总厚度不超过300μm。玻璃基片8作为临时键合的载体，玻璃基片8键合在晶圆正面5的过程为本技术领域人员所熟知。
如图2所示，所述步骤b包括如下步骤：
s1、在得到正面元胞结构的晶圆正面5贴蓝膜7，并在所述晶圆15的晶圆背面9设置背面减薄夹持装置14；
本发明实施例中，背面减薄夹持装置14可以采用现有常用的taiko（taiko是一种保护减薄晶圆15的铁环装置），利用背面减薄坚持装置14夹持晶圆15，能降低碎片风险。
s2、对上述晶圆15的背面进行减薄，以使得减薄后晶圆15的总厚度不超过300μm。
在晶圆正面5贴蓝膜7，筒式背面设置背面减薄夹持装置14后，利用化学机械研磨的方式对晶圆15进行减薄，具体减薄过程此处不再赘述。
c、对上述晶圆15的晶圆背面9进行所需的初次背面离子注入，并在离子注入后的晶圆背面9上涂覆光刻胶层；
本发明实施例中，初次背面离子注入的类型可以为N型杂质离子或P型杂质离子，在晶圆背面9上涂覆光刻胶层的过程为本技术领域人员所熟知，此处不再赘述。
d、提供用于对上述晶圆背面9上涂覆的光刻胶层进行光刻的光刻机，所述光刻机包括上曝光台12以及位于所述上曝光台12下方的下曝光台13，上曝光台12上设有用于掩膜版4对准的上基准标记2，在下曝光台13上设有用于晶圆15对准的下基准标记3；所述下基准标记3与上基准标记2在竖直方向上同轴分布，在下曝光台13上还设有用于捕捉金属层套刻对位标记6的背面感应器10；
本发明实施例中，光刻机可以选用NIKON NSR系列步进光刻机。在上曝光台12上设置上基准标记2、在下曝光台13上设置下基准标记3，能实现晶圆15的正面和背面都对准。背面感应器10可以采用光线感应器等实现，根据接收光线的强弱来确定对所需位置的捕捉。
e、将上述晶圆15的晶圆背面9朝上并置于下曝光台13与上曝光台12间，旋转晶圆15，以通过背面感应器10捕捉晶圆15上的notch区1，以确定notch区1坐标；
本发明实施例中，晶圆15的晶圆背面9朝上是指晶圆背面9指向上曝光台12，而晶圆正面5指向下曝光台13。利用背面感应器10捕捉notch区1以及确定notch区1坐标的过程均为本技术领域人员所熟知，此处不再赘述。确定notch区1的坐标后，能实现对晶圆15的初步对准。
f、利用背面感应器10捕捉晶圆15的金属层套刻对位标记6，以确定金属层套刻对位标记6的中心坐标，并根据上述notch区1坐标、金属层套刻对位标记6的中心坐标以及下基准标记3确定晶圆15的位置；
本发明实施例中，背面感应器10捕捉金属层套刻对位标记6的过程与背面感应器10捕捉notch区1的过程相类似。根据notch区1坐标、金属层套刻对位标记6的中心坐标以及下基准标记3能进一步确定晶圆15的位置。
g、利用上基准标记2将掩膜版4与上曝光台12进行对准，在掩模版4与上曝光台12对准后，比对掩膜版4上掩膜版套刻对位标记11的中心坐标与金属层套刻对位标记6的中心坐标，根据金属层套刻对位标记6的中心坐标以及掩膜版4上掩膜版套刻对位标记11的中心坐标，对晶圆15的位置进行校正，以使得晶圆15与掩膜版4的精准对位；
本发明实施例中，利用上基准标记2对掩膜版4对准的过程为本技术领域人员所熟知，掩膜版4利用上基准标记2对准的误差为光刻机的系统误差，可以忽略。在掩膜版4与上曝光台12对准后，能确定掩膜版套刻对位标记11的中心坐标。根据掩膜版套刻对位标记11与金属层套刻对位标记6中心坐标进行比对，能实现晶圆15与掩膜版4的精准对位。掩膜版套刻对位标记11的形状与金属层套刻对位标记6的形状保持一致。
h、利用掩膜版4对晶圆背面9上的光刻胶层进行曝光显影，并在曝光显影后，对晶圆背面9进行所需的二次背面离子注入，所述二次背面离子注入的离子导电类型与初次背面离子注入的离子导电类型相反；
本发明实施例中，利用掩膜版4对晶圆背面9上的光刻胶层进行曝光显影，曝光显影后的图形由掩膜版4确定，所述曝光显影后的图像能决定二次背面离子注入后的区域位置，通过二次背面离子注入能在晶圆背面9内得到所需的N掺杂区域与P掺杂区域。N掺杂区域、P掺杂区域的具体形状、位置均可以根据掩膜版4的图形确定，具体为本技术领域人员所熟知。
在对晶圆15的晶圆背面9上光刻时，正面含有正面金属层，因此，正面金属层的表面一般比较粗糙，有许多颗粒和微小山丘，且金属层套刻对位标记6容易发生不对称变化，激光步进对位方式容易产生相干条纹，受虚假信号干扰严重，因此选用背面感应器10感应notch区1以及金属层套刻对位标记6的对位对准方式。
i、去除上述晶圆背面9的光刻胶层，并在退火后激活载流子，以得到所需分布于晶圆背面9的二极管；
本发明实施例中，在得到形成二极管的N掺杂区域、P掺杂区域后，需要去除光刻胶层，去除光刻胶层的过程以及退火激活载流子的过程与工艺条件均为本技术领域人员所熟知，此处不再赘述。具体实施时，还需要将上述的蓝膜7、背面减薄夹持装置14去除，将玻璃基片8与晶圆15解键合。
j、在上述晶圆背面9设置所需的背面金属层。
本发明实施例中，背面金属层可以通过金属蒸镀方式覆盖在晶圆背面9，背面金属层与N掺杂区域、P掺杂区域欧姆接触。
本发明在上曝光台12上设置上基准标记2，在下曝光台13上设置下基准标记3以及背面感应器10，利用上基准标记2实现对掩膜版4的对准，利用背面感应器10对notch区1的捕捉，实现对晶圆15的初步对位，利用notch区1坐标、金属层套刻对位标记6以及下基准标记3能确定晶圆15的位置，利用掩膜版套刻对位标记11的中心坐标与金属层套刻对位标记6的中心坐标间的对应关系，能实现掩膜版4与晶圆15的精确对位，利用掩膜版4能对晶圆背面9上的光刻胶进行曝光显影，即能得到晶圆背面9的N掺杂区域、P掺杂区域的位置与形状等，能实现背面光刻工艺达到或接近正面光刻工艺的控制能力，背面加工精度高，对背面图形没有特定限制，有利于实现更多的背面图形方案，支持多样的器件背面图形优化设计，安全可靠。
Claims (5)
1.一种具有内置二极管的IGBT器件背面工艺，其特征是：所述IGBT器件背面工艺包括如下步骤：
（a）、提供制备IGBT器件所需的晶圆（15），在所述晶圆（15）的晶圆正面（5）进行所需的正面工艺，以在晶圆（15）的晶圆正面（5）得到所需的正面元胞结构，所述正面元胞结构包括正面金属层以及金属层套刻对位标记（6）；
（b）、对上述晶圆（15）的晶圆背面（9）进行减薄，以使得减薄后得到晶圆（15）的厚度不大于300μm；
（c）、对上述晶圆（15）的晶圆背面（9）进行所需的初次背面离子注入，并在离子注入后的晶圆背面（9）上涂覆光刻胶层；
（d）、提供用于对上述晶圆背面（9）上涂覆的光刻胶层进行光刻的光刻机，所述光刻机包括上曝光台（12）以及位于所述上曝光台（12）下方的下曝光台（13），上曝光台（12）上设有用于掩膜版（4）对准的上基准标记（2），在下曝光台（13）上设有用于晶圆（15）对准的下基准标记（3）；所述下基准标记（3）与上基准标记（2）在竖直方向上同轴分布，在下曝光台（13）上还设有用于捕捉金属层套刻对位标记（6）的背面感应器（10）；
（e）、将上述晶圆（15）的晶圆背面（9）朝上并置于下曝光台（13）与上曝光台（12）间，旋转晶圆（15），以通过背面感应器（10）捕捉晶圆（15）上的notch区（1），以确定notch区（1）坐标；
（f）、利用背面感应器（10）捕捉晶圆（15）的金属层套刻对位标记（6），以确定金属层套刻对位标记（6）的中心坐标，并根据上述notch区（1）坐标、金属层套刻对位标记（6）的中心坐标以及下基准标记（3）确定晶圆（15）的位置；
（g）、利用上基准标记（2）将掩膜版（4）与上曝光台（12）进行对准，在掩模版（4）与上曝光台（12）对准后，比对掩膜版（4）上掩膜版套刻对位标记（11）的中心坐标与金属层套刻对位标记（6）的中心坐标，根据金属层套刻对位标记（6）的中心坐标以及掩膜版（4）上掩膜版套刻对位标记（11）的中心坐标，对晶圆（15）的位置进行校正，以使得晶圆（15）与掩膜版（4）的精准对位；
（h）、利用掩膜版（4）对晶圆背面（9）上的光刻胶层进行曝光显影，并在曝光显影后，对晶圆背面（9）进行所需的二次背面离子注入，所述二次背面离子注入的离子导电类型与初次背面离子注入的离子导电类型相反；
（i）、去除上述晶圆背面（9）的光刻胶层，并在退火后激活载流子，以得到所需分布于晶圆背面（9）的二极管；
（j）、在上述晶圆背面（9）设置所需的背面金属层。
2.根据权利要求1所述的具有内置二极管的IGBT器件背面工艺，其特征是：所述晶圆（15）的材料包括硅，金属层套刻对位标记（6）的形状包括十字形、方形、圆形、三角形、五角形、六边形或八边形。
3.根据权利要求1所述的具有内置二极管的IGBT器件背面工艺，其特征是，所述步骤（b）包括如下步骤：
（b1）、在得到正面元胞结构的晶圆正面（5）贴蓝膜（7），并对所述晶圆（15）的背面采用化学机械研磨方式的初次减薄；
（b2）、去除上述贴在晶圆正面（5）的蓝膜（7），并在晶圆正面（5）键合玻璃基片（8），并对晶圆（15）的背面通过化学机械研磨方式进行二次减薄，以使得减薄后晶圆（15）的总厚度不超过300μm。
4.根据权利要求3所述的具有内置二极管的IGBT器件背面工艺，其特征是，所述玻璃基片（8）的折射率为1.5~1.8，反射率为4%~81.6%。
5.根据权利要求1所述的具有内置二极管的IGBT器件背面工艺，其特征是，所述步骤（b）包括如下步骤：
（s1）、在得到正面元胞结构的晶圆正面（5）贴蓝膜（7），并在所述晶圆（15）的晶圆背面（9）设置背面减薄夹持装置（14）；
（s2）、对上述晶圆（15）的背面进行减薄，以使得减薄后晶圆（15）的总厚度不超过300μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510600983.7A CN105225996B (zh) | 2015-09-18 | 2015-09-18 | 具有内置二极管的igbt器件背面工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510600983.7A CN105225996B (zh) | 2015-09-18 | 2015-09-18 | 具有内置二极管的igbt器件背面工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105225996A CN105225996A (zh) | 2016-01-06 |
| CN105225996B true CN105225996B (zh) | 2017-12-12 |
Family
ID=54994861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510600983.7A Active CN105225996B (zh) | 2015-09-18 | 2015-09-18 | 具有内置二极管的igbt器件背面工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105225996B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107818916B (zh) * | 2017-10-26 | 2020-03-17 | 全球能源互联网研究院 | 压接式igbt器件正面金属电极结构的制备方法 |
| CN109599330A (zh) * | 2018-11-30 | 2019-04-09 | 中国振华集团永光电子有限公司（国营第八七三厂） | 一种半导体薄片背面加工工艺 |
| US10755956B2 (en) * | 2019-01-25 | 2020-08-25 | Semiconductor Components Industries, Llc | Backside wafer alignment methods |
| CN110767593A (zh) * | 2019-10-14 | 2020-02-07 | 芯盟科技有限公司 | 一种半导体结构及其形成方法 |
| CN111446165A (zh) * | 2020-04-16 | 2020-07-24 | 绍兴同芯成集成电路有限公司 | 一种晶圆热处理工艺以及晶圆双面电镀工艺 |
| CN113655695B (zh) * | 2021-09-02 | 2023-11-07 | 西华大学 | 一种基于介质微球超分辨成像的复合光刻对准系统及方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103545347A (zh) * | 2012-07-12 | 2014-01-29 | 比亚迪股份有限公司 | 一种具有内置二极管的igbt结构及其制造方法 |
| CN104022033A (zh) * | 2014-06-18 | 2014-09-03 | 江苏中科君芯科技有限公司 | 一种ti-igbt芯片背面结构的加工方法 |
| CN104576368A (zh) * | 2014-09-23 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 逆导型igbt背面工艺的形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7204887B2 (en) * | 2000-10-16 | 2007-04-17 | Nippon Steel Corporation | Wafer holding, wafer support member, wafer boat and heat treatment furnace |
| JP3931138B2 (ja) * | 2002-12-25 | 2007-06-13 | 三菱電機株式会社 | 電力用半導体装置及び電力用半導体装置の製造方法 |
-
2015
- 2015-09-18 CN CN201510600983.7A patent/CN105225996B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103545347A (zh) * | 2012-07-12 | 2014-01-29 | 比亚迪股份有限公司 | 一种具有内置二极管的igbt结构及其制造方法 |
| CN104022033A (zh) * | 2014-06-18 | 2014-09-03 | 江苏中科君芯科技有限公司 | 一种ti-igbt芯片背面结构的加工方法 |
| CN104576368A (zh) * | 2014-09-23 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 逆导型igbt背面工艺的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105225996A (zh) | 2016-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105225996B (zh) | 具有内置二极管的igbt器件背面工艺 | |
| CN105280538B (zh) | 能实现背面精细化光刻的igbt背面制作方法 | |
| CN104037070B (zh) | 半导体器件及其生产方法 | |
| KR20080098018A (ko) | 웨이퍼 개별화용의 지지체 | |
| US10734263B2 (en) | Semiconductor processing boat design with pressure sensor | |
| JP6257291B2 (ja) | パッケージ基板の加工方法 | |
| US11162777B2 (en) | Wafer alignment mark scheme | |
| CN104103629B (zh) | 板状物 | |
| CN104205316B (zh) | 半导体装置的制造方法以及制造装置 | |
| CN108803264A (zh) | 晶圆上多个对准标记的集中放置和光刻位置的确定方法 | |
| CN110993490A (zh) | 一种不同尺寸芯片实现异质键合的方法 | |
| US9373609B2 (en) | Bump package and methods of formation thereof | |
| CN105929344A (zh) | 磁传感器及其制造方法 | |
| US7566951B2 (en) | Silicon structures with improved resistance to radiation events | |
| TWI512796B (zh) | 用於多植入的對位基板的裝置與方法 | |
| CN111129110A (zh) | 一种功率芯片终端结构、功率芯片终端结构的制作方法和装置 | |
| CN108008608B (zh) | 一种背面对准的方法 | |
| JP2016164549A (ja) | 磁気センサおよびその製造方法 | |
| CN114284243A (zh) | 键合用晶圆、键合结构以及键合方法 | |
| CN105819395B (zh) | 半导体器件制造方法 | |
| KR102569622B1 (ko) | 웨이퍼의 가공 방법 | |
| CN207425833U (zh) | 用于rc-igbt晶圆背面加工的基片 | |
| CN216210476U (zh) | 一种用于背面曝光的静电载片 | |
| CN104681633B (zh) | 具备低漏电高耐压终端结构的台面二极管及其制备方法 | |
| CN203839357U (zh) | 硅片载片盒固定托盘 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |