CN105191137A - 具有用于耳机usb连接器的便携式设备的体-偏置电路的电子设备 - Google Patents

具有用于耳机usb连接器的便携式设备的体-偏置电路的电子设备 Download PDF

Info

Publication number
CN105191137A
CN105191137A CN201280043196.1A CN201280043196A CN105191137A CN 105191137 A CN105191137 A CN 105191137A CN 201280043196 A CN201280043196 A CN 201280043196A CN 105191137 A CN105191137 A CN 105191137A
Authority
CN
China
Prior art keywords
terminal
voltage
pmos transistor
output stage
electronic equipment
Prior art date
Application number
CN201280043196.1A
Other languages
English (en)
Inventor
杰尔马诺·尼科利尼
马可·赞普罗尼奥
Original Assignee
意法爱立信有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to EP11180174.2 priority Critical
Priority to EP11180174.2A priority patent/EP2568606B1/en
Priority to US201161549456P priority
Priority to US61/549,456 priority
Application filed by 意法爱立信有限公司 filed Critical 意法爱立信有限公司
Priority to PCT/EP2012/067320 priority patent/WO2013034595A1/en
Publication of CN105191137A publication Critical patent/CN105191137A/zh

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52Circuit arrangements for protecting such amplifiers
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181Low frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183Low frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/185Low frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only with field-effect devices
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/301CMOS common drain output SEPP amplifiers

Abstract

一种具有CMOS音频输出级105的电子USB或者相似的设备101,在第一模式,例如,该音频输出级用于通过一端口驱动耳机,该端口在第二模式中也由数字数据传输级103公用而用于数字数据和供给,音频输出级P-沟道晶体管MP根据运行模式通过偏置电路107来切换背栅偏置以获取高电压容差。

Description

具有用于耳机USB连接器的便携式设备的体-偏置电路的电子设备

技术领域

[0001] 本发明涉及具有耳机USB连接器的便携式设备,尤其涉及一种具有用于便携式设备的偏置电路的电子装置,且该便携式设备具有用于耳机USB的连接器。

背景技术

[0002] 近来,在新一代便携式设备(例如移动电话)中已经需要用于耳机的USB连接器。

[0003] USB连接器既用于USB数字数据传输,又用于USB耳机音频收听。当用于音频收听的耳机放大器被选择时,放大器通电,而USB电路利用高阻抗断开。当用于数据传输的USB电路被选择时,发生相反情况,即,USB电路通电而耳机放大器由于高输出阻抗断电。

[0004] 通常,具有USB耳机放大器的移动电话包括设置成提供约5V或者5.25V的工作电压VBUS的USB充电器、USB电路和一个或者多个耳机放大器。USB电路设置成在第一基准电压VUSB和另一基准电压GND之间工作。USB电路提供有:第一输出端子,以提供第一数字数据Dl ;和第二输出端子,以提供第二数字数据D2。第一数字数据Dl和第二数字数据D2都具有对应于基准电压VUSB (3V或者3.3V)或者另一基准电压(OV)的电压值。此外,根据USB需求,USB电路必须要承受在传输的数字数据的高/低逻辑电平和USB充电器提供的基准电压VBUS之间可能的短路而不发生损坏。耳机放大器正电源电压通常是从1.5v到2.1v,而耳机放大器的负电源电压通常是通过负电荷泵电路获得的从-1.2v到-1.5v,这是本领域技术人员公知的。

[0005] 附图3示出了耳机放大器(图中未示出)的输出级300的电路实现。

[0006] 输出级300包括在放大器的正电源电压VCCHS (例如,1.8V)与放大器的负电源电压VSSHS (例如-1.4V)之间彼此串联连接的PMOS晶体管MP和NMOS晶体管丽。

[0007] 附图3中的电路实现用于市售的大多数耳机放大器,无论如何,仅有的可能性是,用于耳机放大器正/负电源电压值少于几伏特(如上所述),如在用于移动电话,尤其是具有USB耳机放大器的移动电话的现代科技中发生的。

[0008] 在USB模式(数字数据传输)中,USB收发器301由VUSB (通常,3V或者3.3V)供电,当前USB收发器301的输出端子01上的第一数字信号Dl具有等于3.3V的电压值,于是高于耳机放大器的正电压电源VCCHS (1.8V),使PMOS晶体管MP在漏极端子D和体端子B之间的结二极管正向导通。此外,USB收发器301不能不降低数据传输速度而获得当前电流,而且该大电流也会引起可靠性问题或者损坏PMOS晶体管MP的结。如上所述,考虑到USB收发器301的输出端01可能与USB充电器的参考电压VBUS (5.25V)意外的短路,则情况更糟。

[0009] 第一种现有技术的解决方案是将PMOS晶体管的体端子B连接到USB充电器的基准电压VBUS,以在其阈值电压接受一定量的体效应降级。然而,该第一种解决方案有一些缺点:PM0S晶体管MP为了驱动目的已经尺寸很大了,这种方案会进一步增大PMOS晶体管MP的尺寸,仅为了补偿体效应;基准电压VBUS通常不出现在耳机音频收听模式;通常,提供基准电压VBUS的USB充电器不能出现在与USB收发器和USB耳机放大器存在的相同芯片中,因此VBUS信号不能被访问。

[0010] 第二种现有技术的解决方案,如图4示意性所示,当耳机音频收听模式被选择时(数字控制信号HS=I ),将输出级400的PMOS晶体管MP的体端子B和耳机放大器正电压电源VCCHS连接,然而在USB数据传输模式被选择时(数字控制信号HS=0),将其切换到USB充电器的基准电压VBUS。

[0011] 该第二种现有技术的解决方案解决了关于体效应降级的第一种缺点。然而,这种方案需要在USB音频收听模式被选择时,USB充电器的基准电压VBUS断电(下拉)或者在高阻抗状态,否则PMOS晶体管MS2的源极端子S2和体端子B2之间的结会正向偏置,而引入从基准电压VBUS向正电压电源VCCHS的不可接受的大电流消耗及可靠性问题。更重要的是,当VBUS不可访问时,即USB充电器与USB电路和耳机放大器不在同一芯片上时,该第二种现有技术的解决方案不能被采用。

发明内容

[0012] 本发明的目的是提供具有用于便携式设备的偏置电路的电子设备,且该便携式设备具有耳机USB连接器,该电子设备解决了现有技术中已知的缺点和限制。

[0013] 根据本发明的电子设备包括:数字数据传输级,该数字数据传输级具有至少第一输出端子,以提供具有与第一基准电压或者第二基准电压相对应的电压值的第一数字信号,数字数据传输级设置成当作为数字数据传输模式的功能被选择时而运行;音频信号放大级,该音频信号放大级包括至少第一放大器,该第一放大器包括第一输出级,该第一输出级包括在第三基准电压和第四基准电压之间彼此串联连接的PMOS晶体管和NMOS晶体管,音频信号放大级设置成当作为音频信号放大模式的功能被选择时而运行,所述第一输出级具有与所述数字数据传输级的至少第一输出端子连接的第一输出端子,以提供输出信号,当作为数字数据传输模式的功能被选择时,所述输出信号与所述第一数字信号相对应,或者当作为音频信号放大模式的功能被选择时,所述输出信号与音频信号相对应;所述第一输出级的PMOS晶体管的体端子的至少第一偏置电路。当作为数字数据传输模式的功能被选择时,根据本发明的至少第一偏置电路设置成将与所述输出信号的电压值和电子设备的第三基准电压之间最高值相对应的偏压提供给第一输出级的PMOS晶体管的体端子,当作为音频信号放大模式的功能被选择时,至少第一偏置电路还设置成将与电子设备的第三基准电压相对应的偏压提供给第一输出级的PMOS晶体管的体端子。

[0014] 本发明的另一实施方式是一种包括根据本发明的电子设备及USB电子充电器的电子电路板。

[0015] 本发明的另一实施方式是一种包括耳机USB连接器及电子电路板的便携式设备。

附图说明

[0016] 本发明具有体-偏置电路的电子设备的特征和有益效果可以在如下其中的一个实施方式的详细描述中更好的理解,该详细描述通过结合附图进行的说明性并非限制性的示例的方式给出,附图中:

[0017] 图1 TJK出包括具有本发明的闻速体-偏置电路的电子设备和USB充电器的电子电路板的电路图;

[0018] 图2示出图1的电子电路板的一部分,其从电路角度表示本发明的体-偏置电路和具有待偏压的PMOS晶体管的耳机放大器的输出级;

[0019] 图3示出现有技术中的USB电路和耳机放大器的输出级的电路图;

[0020] 图4 TJK出现有技术的一种具有待偏压的PMOS晶体管和体-偏置电路的耳机放大器的输出级的电路图。

具体实施方式

[0021] 可以参照图1和图2描述本发明的具有体-偏置电路的电子设备的优选实施方式的电路图。

[0022] 具体的,参照图1,电子电路板100包括根据本发明的电子设备101和USB充电器

111。USB充电器设置成在主工作电压VBUS (例如电源电压)和基准电压GND (例如接地电压)下工作。例如,电源VBUS可能的值的示例是5V或者5.25V。

[0023] 应当注意的是,这样的电子设备101可以集成在半导体材料的芯片Cl上。

[0024] 在电子电路板100的第一实施方式(附图中没有示出)中,USB充电器111也可以与电子设备101集成在相同的芯片上。

[0025] 在电子电路板100的第二实施方式(如图1所示)中,USB充电器111可以集成在与芯片Cl不同的另一半导体材料芯片C2上。

[0026] 电子电路板100可以用于具有耳机USB连接器的任何便携式设备上,例如,移动电话或者蜂窝式电话、MP3播放器、PDA (个人数字助理)、便携式计算机、平板电脑等。

[0027] 参照图1和图2,电子设备101包括电气部分102,该电气部分102设置成在第一基准电压VUSB (例如第一电源电压)以及第二基准电压VCCHS (例如第二电源电压)下工作。例如,第一电源电压VUSB可能的值的示例在3.0V-3.3V范围内。例如,第二电源电压VCCHS可能的值的示例在1.5V-2.1V范围内。

[0028] 具体的,电气部分102包括数字数据传输级103,该数字数据传输级103具有用以提供第一数字信号Dl的至少第一输出端子03,且该第一数字信号Dl具有与第一基准电压VUSB或者另一基准电压GND (例如接地电压)相对应的电压值。

[0029] 此外,电气部分102包括至少具有放大器105 (例如,运算放大器)的音频信号放大级104,且该放大器105具有包括在所述第二基准电压VCCHS和另一基准电压VSSHS (例如另一电源电压)之间的彼此串联连接的PMOS晶体管MP和NMOS晶体管丽的输出级106。例如,这样的另一电源电压VSSHS的可能值的示例在-1.2V-1.5V范围内。

[0030] 输出级106具有相应的输出端子05,用以提供输出信号0UT,其中输出端子05连接到数字数据传输级103的所述至少第一输出端子03。因此,输出信号OUT在电气部分102的数字数据传输模式中对应于第一数字信号D1,或者在电气部分102的音频放大模式中对应于音频信号HSL。

[0031] 具体的,输出级106的相应的输出端子05对应于连接到NMOS晶体管丽的漏极端子的PMOS晶体管MP的漏极端子。PMOS晶体管MP具有连接到第二基准电压VCCHS的源极端子和连接到NMOS晶体管的漏极端子的漏极端子。NMOS晶体管丽的源极端子连接到另一基准电压VSSHS。PMOS晶体管的栅极端子和NMOS晶体管的栅极端子分别连接到放大器105的放大电路(在附图中没有示出),其被设置在输出级106的上游。

[0032] 再次参照电气部分102,其还包括所述输出级106的PMOS晶体管MP的体端子B的至少一个偏置电路107。

[0033] 该至少一个偏置电路107有利地设置成将与在输出信号OUT的电压值和电子设备101的电气部分102的第二基准电压VCCHS之间的最高值相对应的偏压VbMP提供给输出级106的PMOS晶体管MP的体端子B。

[0034] 具体的,如下所述,在电子设备101的电气部分102的数字数据传输模式,至少一个偏置电路107设置成将与在第一数字数据Dl的电压值和第二基准电压VCCHS之间的最高值相对应的偏压VbMP提供给输出级106的PMOS晶体管MP的体端子B。

[0035] 实际上,还如下详细所述,在电子设备101的电气部分102的音频信号放大模式,至少一个偏置电路107设置成将与第二基准电压VCCHS相对应的偏压VbMP提供给输出级106的PMOS晶体管MP的体端子B。

[0036] 为了依据电子设备101的电气部分102的工作模式进行操作,至少一个偏置电路107优选包括输入端子IN,以接收数字控制信号HS,该数字控制信号HS表示电气部分102在数字数据传输模式和音频信号放大模式之间选择的工作模式。

[0037] 尤其结合附图2,至少一个偏置电路107包括第一电路部108,该第一电路部108具有连接到输出级106的输出端子05的输入端子18和连接到输出级106的PMOS晶体管MP的体端子B的输出端子08。

[0038] 此外,至少一个偏置电路107包括具有对应于该至少一个偏置电路107的输入端子IN的输入端子的第二电路部109。这样的第二电路部109连接在第二基准电压VCCHS和另一基准电压GND之间。

[0039] 第一电路部108通过第二电路部109连接到另一基准电压GND。

[0040] 从电路的角度,至少一个偏置电路107的第一电路部108包括第一 PMOS晶体管Ml,该第一 PMOS晶体管Ml具有连接到第二基准电压VCCHS的相应的栅极端子、连接到输出级106的输出端子05的相应的漏极端子、和连接到输出级106的PMOS晶体管MP的体端子B的相应的源极端子和相应的体端子。

[0041 ] 至少一个偏置电路107的第一电路部108还包括第二PMOS晶体管M2,该第二 PMOS晶体管M2具有连接到输出级106的输出端子05的相应的栅极端子、连接到第二基准电压VCCHS的相应的漏极端子、和连接到输出级106的PMOS晶体管MP的体端子B的相应的源极端子和相应的体端子。

[0042] 此外,至少一个偏置电路107的第一电路部108还包括第三PMOS晶体管M3,该第三PMOS晶体管M3具有连接到第二基准电压VCCHS的相应的漏极端子、和连接到输出级106的PMOS晶体管MP的体端子B的相应的源极端子和相应的体端子。

[0043] 最后,至少一个偏置电路107的第一电路部108还包括第四PMOS晶体管M4,该第四PMOS晶体管M4具有连接到第二基准电压VCCHS的相应的栅极端子、连接到输出级106的输出端子05的相应的漏极端子、连接到输出级106的PMOS晶体管MP的体端子B的相应的体端子、和连接到第三PMOS晶体管M3的栅极端子的相应的源极端子。

[0044] 如图2所示的偏置电路107的第二电路部109,其包括第一 NMOS晶体管M5,该第一 NMOS晶体管M5具有对应于至少一个偏置电路107的输入端子IN的相应的栅极端子、和连接到另一基准电压GND的相应的源极端子和相应的体端子。

[0045] 此外,第二电路109还包括第二 NMOS晶体管M6,该第二 NMOS晶体管M6具有连接到第二基准电压VCCHS的相应的栅极端子、连接到第一电路部108的第四PMOS晶体管M4的源极端子的漏极端子、连接到第一 NMOS晶体管M5的漏极端子的相应的源极端子、和连接到另一基准电压GND的相应的体端子。

[0046] 此外,第二电路部109包括第五PMOS晶体管M7,该第五PMOS晶体管M7具有连接到第一 NMOS晶体管M5的栅极端子的相应的栅极端子、连接到第一 NMOS晶体管M5的漏极端子的相应的漏极端子、和连接到第二基准电压VCCHS的相应的源极和相应的体端子。

[0047] 回顾图1,电气部分102还包括USB连接器110。

[0048] 此外,从电路的角度看,连接到数字数据传输级103的至少第一输出端子03的至少放大器105的输出端子05连接到USB连接器110。

[0049] 此外,USB充电器111也通过两个分别对应于主工作电压VBUS和基准电压GND的两个端子而连接到USB连接器110。

[0050] 参照图1示出的实施方式,电子设备101的数字数据传输级103具有两个输出端子03、03',用以提供具有与第一基准电压VUSB或者另一基准电压GND相对应的电压值的两个数字信号D1、D2。

[0051] 此外,电子设备101的音频信号放大级104包括类似于前文描述的所述至少放大器105的两个放大器105、105'。

[0052] 具体的,所述两个放大器105和105'的输出级106和106'具有分别连接到数字数据传输级103的输出端子03和03'的分别的输出端子05和05'。

[0053] 具体的,图1的电子设备101的电气部分102包括相应地所述两个放大器105和105'的输出级106和106'的PMOS晶体管的体端子的两个偏置电路107和107'。

[0054] 两个偏置电路107和107'具有相同的输入端子IN,以接收数字控制信号HS。

[0055] 此外,两个偏置电路107和107'类似于前文详细描述的至少一个偏置电路107。

[0056] 此外,分别连接到数字数据传输级103的两个输出端子03和03'的两个放大器105和105'的两个输出端子05和05'被连接到电子设备101的USB连接器110。

[0057] 更详细的,两个放大器中的一个(105 )设置成放大耳机左侧的音频信号(附图中没有示出),两个放大器中的另一个(105')设置成放大耳机右侧的音频信号。

[0058] 耳机设置成通过USB连接器110连接到电子设备101 (因而连接到电子电路板100)。

[0059] 根据本发明的使用电子设备101的便携式设备的示例包括前文描述的用于耳机的USB连接器和电子电路板100。

[0060] 考虑到上述考量,本发明电子设备101的性能如下所述,具体参照图2的电路图,即音频放大级104的设置成用于放大耳机一侧(例如左侧)的音频信号的部分。

[0061] 在电气部分102的数据传输模式,例如,提供给至少一个偏置电路107的第二电路部109的输入端子IN的数字控制信号HS等于O。此外,存在于至少一个偏置电路107的第一电路部108的输入端子18处的输出信号OUT仅与数字数据Dl相对应(不存在音频信号HSL) ο

[0062] 因而,至少一个偏置电路107的第二电路部109的第一 NMOS晶体管M5截止。

[0063] 关于至少一个偏置电路107的第一电路部108的性能,在第一数字数据Dl的电压值是低电平(对应于另一基准电压GND,例如0V)的情况下,第二 PMOS晶体管M2导通,第一PMOS晶体管Ml和第四PMOS晶体管M4截止,而由于第三PMOS晶体管M3与第二 PMOS晶体管M2 (导通)并联,第三PMOS晶体管M3的状态(导通或截止)不重要。

[0064] 鉴于上述内容,由至少一个偏置电路107提供给输出级106的PMOS晶体管MP的体端子B的偏压VbMP与第二基准电压VCCHS相等。

[0065] 在第一数字数据Dl的电压值是高电平(对应于第一基准电压VUSB,例如3V或者3.3V)的情况下,第一 PMOS晶体管Ml和第四PMOS晶体管M4导通,而第二 PMOS晶体管M2和第三PMOS晶体管M3截止。

[0066] 鉴于此,由至少一个偏置电路107提供给输出级106的PMOS晶体管MP的体端子B的偏压VbMP与第一数字数据Dl (输出信号OUT)相等。

[0067] 因此,可以证实,在电气部分102的数据传输模式,提供给输出级106的PMOS晶体管MP的体端子B的偏压VbMP与第一数字数据Dl的电压值和第二基准电压VCCHS之间的最高值相对应。

[0068] 在电气部分102的音频传输模式,例如,提供给至少一个偏置电路107的第二电路部109的输入端子IN的数字控制信号HS等于I。此外,存在于至少一个偏置电路107的第一电路部108的输入端子18处的输出信号OUT仅与音频信号HSL对应。优选地,音频信号HSL (及音频信号HSR)是模拟信号。例如,音频信号HSL (和音频信号HSR)的电压值在-1V-+1V范围内。

[0069] 在音频传输模式,第一电路部108的第一 PMOS晶体管Ml截止。

[0070] 第二 PMOS晶体管M2是截止或者导通取决于音频信号HSL的电压值。

[0071 ] 然而,第四PMOS晶体管M4截止,以有利地将第三PMOS晶体管M3的栅极端子与音频信号HSL隔离。

[0072] 此外,第二电路部109的第一 NMOS晶体管M5导通。鉴于此并且考虑第二 NMOS晶体管M6 —直是导通的,电流流入第二电路部109,使第三PMOS晶体管M3的栅极端子为另一基准电压GND (OV)0从而,第三PMOS晶体管M3总是导通并且因此提供给输出级106的PMOS晶体管MP的体端子B的偏压VbMP与第二基准电压VCCHS相等。

[0073] 因此,可以确定在电气部分102的音频信号放大模式,至少一个偏置电路107设置成为输出级106的PMOS晶体管MP的体端子B提供与第二基准电压VCCHS相对应的偏压VbMP0

[0074] 再次参照至少一个偏置电路107的性能,应该注意的是第二电路部109的第二NMOS晶体管M6和第五PMOS晶体管M7被引入,以在电气部分102在数据传输模式下工作的情况下提高偏置电路的可靠性。

[0075] 事实上,如前面所述,在电气部分102的数据传输模式,其中第一数字数据Dl处于高电平的情况下,第四PMOS晶体管M4导通并且第三PMOS晶体管M3的栅极端子的电压值可以与第一数字数据Dl相对应。

[0076] 在USB充电器111的主工作电压VBUS短路的情况下,第一数字数据Dl可以与VBUS(例如5.25V)相等。因此,在前述电压值的示例的情况下,没有第二 NMOS晶体管M6和第五PMOS晶体管M7,第一 NMOS晶体管M5将使栅-源电压和漏-源电压与VBUS=5.25V相等,其高于为了处理的可靠性而施加的约3.6V的最大电压值。

[0077] 引入第二 NMOS晶体管M6,其仅具有连接到第二基准电压VCCHS的相应的栅极端子,因为第二 NMOS晶体管M6的漏-源电压将会是VBUS- (VCCHS-VT)=5.25V- (1.8V-0.6V)=4.1V (其再次高于3.6V),上面阐述的问题不能解决。

[0078] 另一方面,将第五PMOS晶体管M7也引入可使第二电路部109的第二 NMOS晶体管M6的源极端子达到第二基准电压VCCHS,从而,有利地,第二 NMOS晶体管M6的漏-源电压等于VBUS-VCCHS=5.25V-1.8V=3.45V,其低于3.6V,在电压值为之前描述的例子中的值的情况下,解决了上述可靠性问题。

[0079] 本发明的电子设备允许将与均存在于电子设备的电气部分102中的输出信号OUT的电压值和第二基准电压VCCHS之间的最高值相对应的偏压提供给输出级的PMOS晶体管的体端子。

[0080] 也就是说,本发明的电子设备允许在不需要使用主工作电压VBUS情况下,进行在具有耳机的USB连接器的便携式设备中体端子的偏置,因而克服了所述现有技术中提到的缺点。

[0081] 此外,电子设备的偏置电路由于电路仅由开关(PM0S晶体管和NMOS晶体管)构成并且不需要激活电路或者反馈,因而是高速型。

[0082] 一种具有高速性能的体-偏置电路,可以有利地用于USB传输速度可以达到几百MHz的具有耳机USB连接器的便携式设备。

[0083] 最后,本发明的偏置电路的布置(晶体管M6和晶体管M7 )允许获取闻速偏置性能的同时保证偏置电路的可靠性。事实上,当前CMOS处理将栅-源电压和漏-源电压限制在最大值约为3.6V,从而避免MOS晶体管的性能劣化或者损坏。

Claims (12)

1.一种电子设备(101),包括: 数字数据传输级(103),所述数字数据传输级(103)具有至少第一输出端子(03),以提供具有与第一基准电压(VUSB)或者第二基准电压(GND)相对应的电压值的第一数字信号(Dl ),所述数字数据传输级(103)设置成当作为数字数据传输模式的功能被选择时而运行; 音频信号放大级(104),所述音频信号放大级(104)包括至少第一放大器(105),所述第一放大器(105)具有第一输出级(106),所述第一输出级(106)包括在第三基准电压(VCCHS)和第四基准电压(VSSHS)之间彼此串联连接的PMOS晶体管(MP)和NMOS晶体管(丽),所述音频信号放大级(104)设置成当作为音频信号放大模式的功能被选择时而运行; 所述第一输出级(106)具有与所述数字数据传输级(103)的所述至少第一输出端子(03)连接的第一输出端子(05),以提供输出信号(0UT),当作为数字数据传输模式的功能被选择时,所述输出信号(OUT)与所述第一数字信号(Dl)相对应,或者当作为音频信号放大模式的功能被选择时,所述输出信号(OUT)与音频信号(HSL)相对应; 所述第一输出级(106)的PMOS晶体管(MP)的体端子(B)的至少第一偏置电路(107), 所述电子设备(101)的特征在于,当作为数字数据传输模式的功能被选择时,所述至少第一偏置电路(107)设置成将与所述输出信号(OUT)的电压值和所述电子设备(101)的所述第三基准电压(VCCHS)之间的最高值相对应的偏压(VbMP)提供给所述第一输出级(106)的PMOS晶体管(MP)的体端子(B),当作为音频信号放大模式的功能被选择时,所述至少第一偏置电路(107)还设置成将与所述电子设备(101)的第三基准电压(VCCHS)相对应的偏压(VbMP)提供给所述第一输出级(106)的PMOS晶体管(MP)的体端子(B)。
2.如权利要求1所述的电子设备(101),其中,所述至少第一偏置电路(107)包括第一输入端子(IN),以接收代表在作为数字数据传输模式的功能和作为音频信号放大模式的功能之间选择的功能的数字控制信号(HS )。
3.如前述权利要求中任一项所述的电子设备(101),其中,所述至少第一偏置电路(107)具有连接到所述第一输出级(106)的所述第一输出端子(05)的第二输入端子(18)和连接到所述第一输出级(106)的所述PMOS晶体管(MP)的所述体端子(B)的第二输出端子(08)。
4.如权利要求3所述的电子设备(101 ),其中,所述至少第一偏置电路(107)包括: 第一 PMOS晶体管(M1),所述第一 PMOS晶体管(Ml)具有连接到所述第三基准电压(VCCHS)的相应的栅极端子、连接到所述第一输出级(106)的所述第一输出端子(05)的相应的漏极端子、和连接到所述第一输出级(106 )的所述PMOS晶体管(MP)的所述体端子(B)的相应的源极端子和相应的体端子; 第二 PMOS晶体管(M2),所述第二 PMOS晶体管(M2)具有连接到所述第一输出级(106)的第一输出端子(05)的相应的栅极端子、连接到所述第三基准电压(VCCHS)的相应的漏极端子、和连接到所述第一输出级(106)的所述PMOS晶体管(MP)的所述体端子(B)的相应的源极端子和相应的体端子; 第三PMOS晶体管(M3),所述第三PMOS晶体管(M3)具有连接到所述第三基准电压(VCCHS)的相应的漏极端子、连接到所述第一输出级(106)的所述PMOS晶体管(MP)的所述体端子(B)的相应的源极端子和相应的体端子; 第四PMOS晶体管(M4),所述第四PMOS晶体管(M4)具有连接到所述第三基准电压(VCCHS)的相应的栅极端子、连接到所述第一输出级(106)的所述第一输出端子(05)的相应的漏极端子、连接到所述第一输出级(106)的所述PMOS晶体管(MP)的所述体端子(B)的相应的体端子、和连接到所述第三PMOS晶体管(M3)的栅极端子的相应的源极端子。
5.如权利要求4所述的电子设备(101),其中,所述至少第一偏置电路(107)还包括:第一 NMOS晶体管(M5),所述第一 NMOS晶体管(M5)具有对应于所述至少第一偏置电路(107)的输入端子(IN)的相应的栅极端子、和连接到所述第二基准电压(GND)的相应的源极端子和相应的体端子; 第二 NMOS晶体管(M6),所述第二 NMOS晶体管(M6)具有连接到所述第三基准电压(VCCHS)的相应的栅极端子、连接到所述第四PMOS晶体管(M4)的源极端子的相应的漏极端子、连接到所述第一 NMOS晶体管(M5)的漏极端子的相应的源极端子、和连接到所述第二基准电压(GND)的相应的体端子; 第五PMOS晶体管(M7),所述第五PMOS晶体管(M7)具有连接到所述第一 NMOS晶体管(M5)的栅极端子的相应的栅极端子、连接到所述第一 NMOS晶体管(M5)的漏极端子的相应的漏极端子、和连接到所述第三基准电压(VCCHS)的相应的源极端子和相应的体端子。
6.如权利要求5所述的电子设备(101),还包括USB连接器(110),连接到所述数字数据传输级(103)的所述至少第一输出端子(03)的所述第一输出级(106)的所述第一输出端子(05 )连接到所述USB连接器(110)。
7.如前述权利要求中任一所述的电子设备(101 ),其中,所述数字数据传输级(103)具有第二输出端子(03'),以提供具有与第一基准电压(VUSB)或者第二基准电压(GND)相对应的电压值的第二数字信号(D2),所述音频信号放大级(104)还包括具有第二输出级(106')的第二放大器(105'),所述第二放大器(105')与所述至少第一放大器(105)类似,所述第二放大器(105')的第二输出级(106')具有连接到所述数字数据传输级(103)的第二输出端子(03')的第一输出端子(05')。
8.如权利要求7所述的电子设备(101),还包括所述第二放大器(105')的所述第二输出级(106')的所述PMOS晶体管的所述体端子的第二偏置电路(107'),所述第二偏置电路(107')具有相同的输入端子(IN)以接收数字控制信号(HS),所述第二偏置电路(107')与所述至少第一偏置电路(107)类似。
9.如权利要求8所述的电子设备(101),其中,连接到所述数字数据传输级(103)的第二输出端子(03')的所述第二放大器(105')的第一输出端子(05')与所述USB连接器(110)连接。
10.如权利要求8所述的电子设备(101 ),其中,所述第一放大器(105)设置成放大耳机左侧的音频信号,所述第二放大器(105')设置成放大耳机右侧的音频信号,所述耳机设置成通过所述USB连接器(110 )连接到所述电子设备(101)。
11.一种电子电路板(100),包括如权利要求1-10所述的电子设备(101)和USB充电器(111)。
12.一种便携式设备,包括: 用于耳机的USB连接器; 如权利要求11所述的电子电路板(100)。
CN201280043196.1A 2011-09-06 2012-09-05 具有用于耳机usb连接器的便携式设备的体-偏置电路的电子设备 CN105191137A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP11180174.2 2011-09-06
EP11180174.2A EP2568606B1 (en) 2011-09-06 2011-09-06 Electronic device with body-biasing circuit for portable equipment with USB connector for headset
US201161549456P true 2011-10-20 2011-10-20
US61/549,456 2011-10-20
PCT/EP2012/067320 WO2013034595A1 (en) 2011-09-06 2012-09-05 Electronic device with body-biasing circuit for portable equipment with usb connector for headset

Publications (1)

Publication Number Publication Date
CN105191137A true CN105191137A (zh) 2015-12-23

Family

ID=44772756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280043196.1A CN105191137A (zh) 2011-09-06 2012-09-05 具有用于耳机usb连接器的便携式设备的体-偏置电路的电子设备

Country Status (4)

Country Link
US (1) US9337829B2 (zh)
EP (1) EP2568606B1 (zh)
CN (1) CN105191137A (zh)
WO (1) WO2013034595A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160855A (en) * 1991-06-28 1992-11-03 Digital Equipment Corporation Floating-well CMOS output driver
US5450025A (en) * 1993-02-10 1995-09-12 National Semiconductor Corporation Tristate driver for interfacing to a bus subject to overvoltage conditions
CN1540858A (zh) * 2003-04-23 2004-10-27 罗姆股份有限公司 音频信号放大器电路及具有该电路的电子设备
JP2010171590A (ja) * 2009-01-21 2010-08-05 Ricoh Co Ltd 信号切換回路
CN201663675U (zh) * 2010-04-23 2010-12-01 中兴通讯股份有限公司 耳机音频功率放大装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990705A (en) * 1997-06-04 1999-11-23 Oak Technology, Inc. CMOS I/O circuit with high-voltage input tolerance
US6525594B2 (en) * 2000-08-21 2003-02-25 Texas Instruments Incorporated Eliminating power-down popping in audio power amplifiers
US8018268B1 (en) * 2004-11-19 2011-09-13 Cypress Semiconductor Corporation Over-voltage tolerant input circuit
US8847672B2 (en) * 2013-01-15 2014-09-30 Triquint Semiconductor, Inc. Switching device with resistive divider

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160855A (en) * 1991-06-28 1992-11-03 Digital Equipment Corporation Floating-well CMOS output driver
US5450025A (en) * 1993-02-10 1995-09-12 National Semiconductor Corporation Tristate driver for interfacing to a bus subject to overvoltage conditions
CN1540858A (zh) * 2003-04-23 2004-10-27 罗姆股份有限公司 音频信号放大器电路及具有该电路的电子设备
JP2010171590A (ja) * 2009-01-21 2010-08-05 Ricoh Co Ltd 信号切換回路
CN201663675U (zh) * 2010-04-23 2010-12-01 中兴通讯股份有限公司 耳机音频功率放大装置

Also Published As

Publication number Publication date
WO2013034595A1 (en) 2013-03-14
EP2568606B1 (en) 2014-03-19
US9337829B2 (en) 2016-05-10
US20140218096A1 (en) 2014-08-07
EP2568606A1 (en) 2013-03-13

Similar Documents

Publication Publication Date Title
CN103430448B (zh) 电荷泵静电放电保护
US6469568B2 (en) Metal oxide semiconductor transistor circuit and semiconductor integrated circuit using the same
TWI333323B (en) Amplifier
TWI432936B (zh) 充電泵電路及其操作方法
CN1841933B (zh) 电压电平变换电路及半导体集成电路装置
US20140266386A1 (en) Level shifter for high density integrated circuits
CN101278248B (zh) 具有电流泄漏减小设计的半导体集成电路
US20140347127A1 (en) Switching power amplifier and method for controlling the switching power amplifier
US20010052796A1 (en) Output circuit for a transmission system
US6759873B2 (en) Reverse biasing logic circuit
JP3916694B2 (ja) 耐高電圧cmos入力/出力パッド回路
EP2526618B1 (en) HIGH VOLTAGE, HIGH FREQUENCY ESD PROTECTION CIRCUIT FOR RF ICs
US20030011418A1 (en) Level shifting circuit
US20010052623A1 (en) Semiconductor integrated circuit
US7221190B2 (en) Differential comparator with extended common mode voltage range
EP2241009B1 (en) Low-swing cmos input circuit
US7167017B2 (en) Isolation cell used as an interface from a circuit portion operable in a power-down mode to a circuit portion in a power-up mode
US20090256625A1 (en) Circuit and method for a gate control circuit with reduced voltage stress
US7492215B2 (en) Power managing apparatus
US7755395B2 (en) Inverter circuit
CN106575865B (zh) 电压调节器及提供电压调节器中的短路保护的方法
US8179160B1 (en) Input-output (I/O) circuit supporting multiple I/O logic-level swings
CN101557122A (zh) 双电源选择电路
CN102160288A (zh) 电压电平转换器电路
US9479154B2 (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151223

WD01 Invention patent application deemed withdrawn after publication