CN105118796A - 双轴应力施加装置及应变mos芯片输出特性测试方法 - Google Patents

双轴应力施加装置及应变mos芯片输出特性测试方法 Download PDF

Info

Publication number
CN105118796A
CN105118796A CN201510511276.0A CN201510511276A CN105118796A CN 105118796 A CN105118796 A CN 105118796A CN 201510511276 A CN201510511276 A CN 201510511276A CN 105118796 A CN105118796 A CN 105118796A
Authority
CN
China
Prior art keywords
screw
upper bracket
stress
mos chip
output characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510511276.0A
Other languages
English (en)
Other versions
CN105118796B (zh
Inventor
宣荣喜
腾飞
苗渊浩
张鹤鸣
胡辉勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201510511276.0A priority Critical patent/CN105118796B/zh
Publication of CN105118796A publication Critical patent/CN105118796A/zh
Application granted granted Critical
Publication of CN105118796B publication Critical patent/CN105118796B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Abstract

本发明涉及一种双轴应力施加装置及应变MOS芯片输出特性测试方法，该方法包括:？(1)将所述MOS芯片固定在所述下支架(a)和所述上支架(b)之间；(2)测试所述MOS芯片未施加双轴应力前的第一输出特性曲线；(3)将所述顶头(c)放置在位于所述上支架(b)中间的第一螺孔中；(4)将所述精密螺杆组件(d)设置于所述上支架(b)上；(5)沿某一方向旋转螺杆转轴以对所述MOS芯片施加双轴应力；(6)固定所述顶头(c)，拆卸所述精密螺杆组件(d)，并测试所述MOS芯片施加双轴应力后的第二输出特性曲线；(7)对比所述第一输出特性曲线和所述第二输出特性曲线，以获得测试结果。

Description

双轴应力施加装置及应变MOS芯片输出特性测试方法
技术领域
本发明属于微电子技术领域，尤其涉及一种双轴应力施加装置及应变MOS芯片输出特性测试方法。
背景技术
应变MOS技术是当前发展的重点，利用应变MOS提高载流子迁移率已经成为研究设计高速/高性能小尺寸MOS芯片与电路的首选方案。目前国内外有关应变MOS芯片与电路的研究报道较多，但对硅MOS施加应力的装置的研究却鲜为提及。应变MOSFET性能提高的本质原因是由于晶格常数的改变，应变MOS中载流子的迁移率高于普通硅材料。换句话说，应变硅器件性能的提升主要是由于应力引入后改变Si的能带结构，从而使器件的迁移率发生较大的改变。由于所施加的双轴应力强度与器件性能的提升存在密切的函数关系，所以从实验上获取它们之间的函数关系，就具有了重要的价值和意义。实验所得到的函数关系可为实践生产提供重要的技术依据。
B.S.Kang等人在“EffectofexternalstrainontheconductivityofAlGaX/GaNhigh-electron-mobilitytransistors”(UniversityofFlorida,APPLIEDPHYSICSLETTERS,VOLUME83,NUMER23,8DECEMER2003)一文中提出的晶格形变测试装置主要由弹性悬臂、单轴横杠以及PCB板组成。LingXia等人在“ExperimentalStudyof<110>UniaxialStressEffectsonp-ChannelGaAsQuantum–WellFETs”(MassachusettsinstituteofTechnology,IEEETRANSACTIONSONELECTRONDEVICES,VOL.58,NO.8,AUGUST2011)一文中提出的晶格形变测试装置主要由铝片、颚齿、芯片弯曲度测试系统组成。
陈伟伟等人在“晶体管晶格形变导致性能退化的测试装置及方法”（微电子学院，西安电子科技大学.10.19,2012）一文中提出的晶格形变测试装置主要由底座、精密位移平台、垫块、垫片、压块组成。其中底座为长方体，位于装置最下方；精密位移平台位于底座左上方，平台为长方体，四角各用一个螺钉与底座相连；垫块为长方体，位于底座右上方，中间设有3个沉孔，用螺钉与底座相连，沉孔的左侧有三个螺孔，将垫块与载片连接；载片为长方形薄片，左右两端各设有三个通孔，左端用螺钉将其下的精密位移平台和其上的压块相连，右端用螺钉将垫块和压块相连；压块为长方体，位于载片之上，左右两端各一个，通过三个螺钉分别与载片的两端相连。
以上提到的晶体管晶格形变测试装置均存在几个共同的不足之处是：
第一，只能对晶体管施加单轴应力，若想对晶体管施加双轴应力，则此类装置不能满足实际需求；
第二，精密螺杆组件始终固定在装置上，不可拆卸，只有通过螺杆的作用，施加在晶体管上的应力才能始终保持，不便于对施加应力后的晶体管进行微观测试；
第三，测试对象局限，只能对氮化镓、高电子迁移率晶体管以及其他半导体晶体管进行形变性能测试；
第四，间接地对芯片施加应力，因为芯片粘贴在载片上，所以只有对载片施加应力，才能使芯片发生形变。因此对晶体管的尺寸大小要求比较严格，应力测试前需要减薄芯片和切割芯片，使得芯片达到便于测试的尺寸大小。
发明内容
为了解决上述问题，本发明旨在提出一种应力施加装置，并给出了基于该装置的应变MOS芯片性能测试方案，为应力导致硅MOS芯片性能增强的研究与生产提供了重要的技术依据。
具体地，本发明实施例提出的一种双轴应力施加装置，包括：下支架(a)、上支架(b)、顶头(c)及精密螺杆组件(d)；
其中，所述下支架(a)位于所述双轴应力施加装置的下方且包括中空结构的第一圆柱体和位于两端的两个第一长方体，所述第一长方体的一端与所述第一圆柱体的外表面紧密相连，在所述第一长方体的中间设有两个第一沉孔用于使用螺钉将所述上支架(b)和所述下支架(b)相连；
所述上支架(b)位于所述下支架(a)的上方且包括中空结构的第二圆柱体和位于两端的两个第二长方体，所述第二长方体的一端与所述第二圆柱体的外表面紧密相连，在所述第二长方体的中间设有两个第二沉孔，在所述第二圆柱体内部过其截面圆的圆心位置处设置有与所述第二圆柱体内部紧密相连的横杆，所述横杆上设有三个第一螺孔；
所述顶头(c)位于所述上支架(b)中间的第一螺孔中且为一个球体与圆柱体滚花的结合结构，顶头的下半部分为半球体，上半部分为圆柱体；
所述精密螺杆组件(d)位于所述上支架(b)的正上方且为长方体形状，包括一螺杆转轴，在所述精密螺杆组件(d)的设有三个第二螺孔，位于两侧的所述第二螺孔分别用于与所述上支架(b)位于两侧的所述第一螺孔通过螺钉固定，位于中间的所述第二螺孔用于与所述螺杆转轴相连。
在一个实施例中，在所述上支架(b)的三个所述第一螺孔中，位于两端的所述第一螺孔的开孔方向为垂直方向，位于中间位置的所述螺孔为两个开孔方向，且分别为垂直和水平方向。
在一个实施例中，在对芯片施加应力后，利用两个小螺钉分别同时穿过水平开孔方向的螺孔对顶头(c)进行固定以保持双轴应力。拆卸所述精密螺杆组件(d)，以便对施加应力后的所述芯片进行测试。
此外，本发明另一实施例提出的一种应变MOS芯片输出特性测试的方法，适于采用双轴应力施加装置，所述装置包括：下支架(a)、上支架(b)、顶头(c)和精密螺杆组件(d)，所述方法包括步骤：
(1)将所述MOS芯片固定在所述下支架(a)和所述上支架(b)之间；
(2)测试所述MOS芯片未施加双轴应力前的第一输出特性曲线；
(3)将所述顶头(c)放置在位于所述上支架(b)中间的第一螺孔中；
(4)将所述精密螺杆组件(d)设置于所述上支架(b)上；
(5)沿某一方向旋转螺杆转轴以对所述MOS芯片施加双轴应力；
(6)固定所述顶头(c)，拆卸所述精密螺杆组件(d)，并测试所述MOS芯片施加双轴应力后的第二输出特性曲线；
(7)对比所述第一输出特性曲线和所述第二输出特性曲线，以获得测试结果。
在一个实施例中，步骤(3)包括：将所述顶头(c)的圆柱体滚花接近于位于中间的第一螺孔，将所述顶头(c)的球体表面与所述MOS芯片的上表面接触，便于对所述MOS芯片中心表面施加应力。
在一个实施例中，步骤(4)包括：将所述上支架(b)位于两侧的两个第一螺孔与所述精密螺杆组件(d)位于两侧的两个第二螺孔通过螺钉固定，同时所述精密螺杆组件(d)位于中间的一个第二螺孔与螺杆转轴相连。
在一个实施例中，步骤(5)包括：顺时针转动所述螺杆转轴使所述顶头(c)的球形表面与所述MOS芯片表面接触，产生垂直向下的应力，以使所述MOS芯片从中心到边缘在切向方向上形成的张应力逐渐减小而在径向方向形成的张应力逐渐变为压应力。
本发明装置不用借助载片间接地对硅MOS施加应力，因此不用受到载片的限制，对要测试的硅MOS尺寸大小没有严格的要求，测试前不需要减薄芯片、切割芯片和粘贴芯片；
本发明装置可以直接施加双轴应力在硅MOS上，改变Si的能带结构，从而使器件载流子的迁移率发生较大的改变，增强硅MOS的性能，克服了只能对硅MOS施加单轴应力的问题；
本发明装置对硅MOS施加应力后，可以将精密螺杆组件和精密螺杆转轴拆卸下来，并且施加在硅MOS上的应力始终保持不变，便于对施加应力后的硅MOS进行微观测试；
本发明装置不仅提供双轴应力，改变Si的能带结构和器件载流子的迁移率，增强硅MOS的性能，还可以对氮化镓、高电子迁移率晶体管以及其他半导体晶体管进行性能增强测试。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1a-图1b为本发明实施例的一种双轴应力施加装置的结构示意图；
图2为本发明实施例的一种双轴应力施加装置的下支架的结构示意图；
图3为本发明实施例的一种双轴应力施加装置的上支架的结构示意图；
图4为本发明实施例的一种双轴应力施加装置的顶头的结构示意图；
图5为本发明实施例的一种双轴应力施加装置的精密螺杆组件的结构示意图；以及
图6为本发明实施例的MOS输出特性测试方法的流程示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请一并参见图1a-图1b，图1a-图1b为本发明实施例的一种双轴应力施加装置的结构示意图；该双轴应力施加装置，包括四个部分：下支架a、上支架b、顶头c、精密螺杆组件d，其中，圆形下支架a位于该应力施加装置的最下方，圆形上支架b位于下支架a的上方，顶头c位于上支架a的圆环横杆上最中间螺孔中，精密螺杆组件d位于上支架a的正上方。具体结构如下：
请一并参见图2，图2为本发明实施例的一种双轴应力施加装置的下支架的结构示意图。该图2中，左侧图为从该双轴应力施加装置的底部向上观看的结构图，右侧图为该左侧图所示结构沿A轴的切面图。该圆形下支架a位于该应力施加装置的最下方，且为中空结构的圆柱体和位于相对两端的两个长方体组合形成，其中，下支架a的总长度为126mm，高为8mm。长方体的长度为35mm，上表面宽为15mm，下表面宽为12mm，高为8mm。中空结构的圆柱体的内表面直径为84mm，外表面直径为96mm，因为内表面直径与外表面直径相差很小，所以可以近似为圆环；长方体的一端与圆环外表面紧密相切连接，两个长方体的中间均设有两个大小相等沉孔，且四个沉孔的尺寸相等，直径为3mm。每端长方体上的两个沉孔圆心之间的距离为23mm，且每个沉孔的圆点与长方体外端侧相距6mm。
请一并参见图3，图3为本发明实施例的一种双轴应力施加装置的上支架的结构示意图。该图3中，左侧图为从该双轴应力施加装置的顶部向下观看的结构图，右侧图为该左侧图所示结构沿A轴的切面图。上支架b位于下支架a的正上方，为中空结构的圆柱体和位于两端的两个长方体组合形成，上支架的总长也为126mm，高为6mm。长方体的长为35mm，上表面宽为15mm，下表面宽为12mm，高为6mm。其中中空结构圆柱体的内表面直径为84mm，外表面直径为96mm，因为中空结构圆柱体的内表面直径和外表面直径相差很小，所以可以近似为圆环。长方体的一端与中空结构圆柱体的外表面紧密相切连接，在两个长方体的中间设有两个直径为5.6mm，圆心之间的距离为23mm的沉孔，且每个沉孔的圆点与长方体外端相距6mm，两个沉孔与下支架a的两个沉孔相对应，以保证通过这两个螺孔用螺钉将上支架b和下支架a相连。在该中空结构圆柱体的圆环内过圆心位置处设置有一个与圆环内表面紧密相切连接的高为6mm，宽为12mm的长方体形横杆，在该横杆上间隔设有三个螺孔，其中两端的螺孔大小相等，直径为3mm，圆心之间的距离为54mm，中间的螺孔直径为6mm。其中两端的螺孔方向为垂直从上到下，而中间的螺孔存在两个方向，既有垂直从上到下方向，又有水平从前到后方向，垂直方向的螺孔直径为6mm，水平方向螺孔的直径为3mm，在水平方向的螺孔两端分别有两个旋转螺钉。固定在一起的上支架b和下支架a圆环并不是紧密接触的，而是存在一定的缝隙，用于放置芯片。
请一并参见图4，图4为本发明实施例的一种双轴应力施加装置的顶头的结构示意图。顶头c位于上支架b圆环横杆上最中间螺孔中，是一个球体与圆柱体滚花结合的结构，其中球体的直径为6mm，圆柱体滚花的高为4mm。圆柱体滚花接近于上支架b圆环横杆最中间的螺孔，球体表面与芯片的上表面接触，并对芯片中心表面施加应力。
请一并参见图5，图5为本发明实施例的一种双轴应力施加装置的精密螺杆组件的结构示意图。该精密螺杆组件d位于上支架b的正上方，高为12mm，长为64mm，宽为12mm。精密螺杆组件的中间设有三个垂直向下方向的螺孔，其中两端的螺孔大小相等，直径为3mm，圆心距为54mm，中间的细牙螺孔直径为9mm。该精密螺杆组件d包括一螺杆转轴（图5中未示出），其具体结构可参见图1a。精密螺杆组件d下端是中空的，空隙为长方体，长为44mm，宽为12mm，高为8m。用螺钉通过两端的螺孔将精密螺杆组件d与上支架b相连，螺杆转轴与精密螺杆组件d最中间的螺孔相连接，通过顺时针转动螺杆转轴，使得顶头c产生垂直向下的应力，最终达到对芯片施加双轴应力的目的。对芯片进行微观测试时，旋转水平方向的螺孔中的两个旋转螺钉，固定顶头c，达到保持对芯片施加双轴应力的目的。再逆时针旋转转动螺杆转轴，最后卸下精密螺杆组件d。这有利于进行微观测试时，固定芯片的上支架b和下支架a翻转后仍位于同一平面，达到了便于测试的目的。这有利于进行微观测试时，固定芯片的上支架b和下支架a翻转后仍位于同一平面，达到了便于测试的目的。
实施例二
请一并参见图1a-图1b及图6，图6为本发明实施例的MOS输出特性测试方法的流程示意图，本实施将对基于本发明装置的应变MOS输出特性测试方法做进一步描述。
步骤1，固定芯片。
将硅MOS芯片放置在下支架a的圆环上，再将上支架b放置在下支架a上，即硅MOS的上表面与上支架b的圆环下表面接触，下表面与下支架a的圆环上表面接触；将上支架和下支架两端长方体上的螺孔对准；用螺钉固定上支架b和下支架a。
步骤2，测试硅MOS施加双轴应力前输出特性：
测试硅MOS的输出特性，获得栅压VGS和漏电流ID的特性曲线，得到
I D =g d V DS
式中g d 为V DS 趋于0时的沟道电导。
沟道电导可以由下式表达：
g d =（W/L）*μn｜Qn｜
式中μn为反型层中的电子迁移率，｜Qn｜为单位面积的反型层电荷数量。
将特性曲线的最高点对应的电流值记为应力前的最大输出电流值ID1，因此可以通过求解栅压VGS和漏电流ID的方程得到跨导g d ，进一步求解跨导的方程得到载流子迁移率μ1。
步骤3，安装顶头c。
将顶头c放置在上支架b圆环横杆中间的螺孔中，其中圆柱体滚花接近于上支架b圆环横杆最中间的螺孔，球体表面与芯片的上表面接触，便于对芯片中心表面施加应力。
步骤4，安装精密螺杆组件d。
将精密螺杆组件d上的三个螺孔与上支架b圆环横杆中的三个螺孔一一对准，并用螺钉进行固定。其中只需用螺钉固定位于两端的螺孔，而中间的螺孔与螺杆转轴相连接。
步骤5，对硅MOS施加双轴应力。
将精密螺杆组件d与顶头c安装后，顺时针转动螺杆转轴，使得顶头c的球形表面与硅MOS表面接触，产生垂直向下的应力，由于硅MOS表面各点受到的应力可以分解为切向和径向方向。切向方向的应力始终是张应力，从中心到边缘逐渐减小。径向方向的应力从中心到边缘由张应力逐渐变为压应力。这一特点实现了对硅MOS施加双轴应力的目标。
步骤6，固定所述顶头(c)，拆卸精密螺杆组件d。
对硅MOS施加双轴应力后，利用两个小螺钉分别同时穿过水平开孔方向的螺孔对顶头(c)进行固定以保持双轴应力。逆时针旋转螺杆转轴，拆下螺杆转轴，进一步拆除精密螺杆组件d，使得固定有应变MOS的上支架和下支架翻转后仍位于同一平面，便于对应力下应变MOS输出特性进行测试。
步骤7，测试施加双轴应力后的应变MOS输出特性。
测试应变MOS的输出特性，获得栅压VGS和漏电流ID的特性曲线，得到
I D =g d V DS
式中g d 为V DS 趋于0时的沟道电导。
沟道电导可以由下式表达：
g d =（W/L）*μn｜Qn｜
式中μn为反型层中的电子迁移率，｜Qn｜为单位面积的反型层电荷数量。
将特性曲线的最高点对应的电流值记为应力后的最大输出电流值ID2，因此可以通过求解栅压VGS和漏电流ID的方程得到跨导g d ，进一步求解跨导的方程得到载流子迁移率μ2。
步骤8，对比施加双轴应力前后的载流子迁移率，以获得测试结果。
对比施加双轴应力前后硅MOS的载流子迁移率μ1和μ2，通过载流子迁移率的改变情况，分析硅MOS施加双轴应力对性能的影响规律。若μ2>μ1，则说明对硅MOS施加双轴应力后，增强了硅MOS的性能，获得了更大的载流子迁移率。
综上所述，本文中应用了具体个例对本发明的双轴应力施加装置及应变MOS芯片输出特性测试方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (7)

1.一种双轴应力施加装置，其特征在于，包括：下支架(a)、上支架(b)、顶头(c)及精密螺杆组件(d)；
其中，所述下支架(a)位于所述双轴应力施加装置的下方且包括中空结构的第一圆柱体和位于两端的两个第一长方体，所述第一长方体的一端与所述第一圆柱体的外表面紧密相连，在所述第一长方体的中间设有两个第一沉孔用于使用螺钉将所述上支架(b)和所述下支架(b)相连；
所述上支架(b)位于所述下支架(a)的上方且包括中空结构的第二圆柱体和位于两端的两个第二长方体，所述第二长方体的一端与所述第二圆柱体的外表面紧密相连，在所述第二长方体的中间设有两个第二沉孔，在所述第二圆柱体内部过其截面圆的圆心位置处设置有与所述第二圆柱体内部紧密相连的横杆，所述横杆上设有三个第一螺孔；
所述顶头(c)位于所述上支架(b)中间的第一螺孔中且为一个球体与圆柱体滚花的结合结构，顶头的下半部分为半球体，上半部分为圆柱体；
所述精密螺杆组件(d)位于所述上支架(b)的正上方且为长方体形状，包括一螺杆转轴，在所述精密螺杆组件(d)的设有三个第二螺孔，位于两侧的所述第二螺孔分别用于与所述上支架(b)位于两侧的所述第一螺孔通过螺钉固定，位于中间的所述第二螺孔用于与所述螺杆转轴相连。
2.如权利要求1所述的装置，其特征在于，在所述上支架(b)的三个所述第一螺孔中，位于两端的所述第一螺孔的开孔方向为垂直方向，位于中间位置的所述螺孔为两个开孔方向，且分别为垂直和水平方向,施加双轴应力后，利用两个小螺钉分别同时穿过水平开孔方向的螺孔对顶头进行固定以保持双轴应力。
3.如权利要求1所述的装置，其特征在于，在对芯片施加应力后，拆卸所述精密螺杆组件(d)，以便对施加应力后的所述芯片进行测试。
4.一种应变MOS芯片输出特性测试的方法，其特征在于，适于采用双轴应力施加装置，所述装置包括：下支架(a)、上支架(b)、顶头(c)和精密螺杆组件(d)，所述方法包括步骤：
(1)将所述MOS芯片固定在所述下支架(a)和所述上支架(b)之间；
(2)测试所述MOS芯片未施加双轴应力前的第一输出特性曲线；
(3)将所述顶头(c)放置在位于所述上支架(b)中间的第一螺孔中；
(4)将所述精密螺杆组件(d)设置于所述上支架(b)上；
(5)沿某一方向旋转螺杆转轴以对所述MOS芯片施加双轴应力；
(6)固定所述顶头(c)，拆卸所述精密螺杆组件(d)，并测试所述MOS芯片施加双轴应力后的第二输出特性曲线；
(7)对比所述第一输出特性曲线和所述第二输出特性曲线，以获得测试结果。
5.如权利要求4所述的方法，其特征在于，步骤(3)包括：
将所述顶头(c)的圆柱体滚花接近于位于中间的第一螺孔，将所述顶头(c)的球体表面与所述MOS芯片的上表面接触，便于对所述MOS芯片中心表面施加应力。
6.如权利要求4所述的方法，其特征在于，步骤(4)包括：
将所述上支架(b)位于两侧的两个第一螺孔与所述精密螺杆组件(d)位于两侧的两个第二螺孔通过螺钉固定，同时所述精密螺杆组件(d)位于中间的一个第二螺孔与螺杆转轴相连。
7.如权利要求4所述的方法，其特征在于，步骤(5)包括：
顺时针转动所述螺杆转轴使所述顶头(c)的球形表面与所述MOS芯片表面接触，产生垂直向下的应力，以使所述MOS芯片从中心到边缘在切向方向上形成的张应力逐渐减小而在径向方向形成的张应力逐渐变为压应力。
CN201510511276.0A 2015-08-19 2015-08-19 双轴应力施加装置及应变mos芯片输出特性测试方法 Active CN105118796B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510511276.0A CN105118796B (zh) 2015-08-19 2015-08-19 双轴应力施加装置及应变mos芯片输出特性测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510511276.0A CN105118796B (zh) 2015-08-19 2015-08-19 双轴应力施加装置及应变mos芯片输出特性测试方法

Publications (2)

Publication Number Publication Date
CN105118796A true CN105118796A (zh) 2015-12-02
CN105118796B CN105118796B (zh) 2018-03-06

Family

ID=54666749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510511276.0A Active CN105118796B (zh) 2015-08-19 2015-08-19 双轴应力施加装置及应变mos芯片输出特性测试方法

Country Status (1)

Country Link
CN (1) CN105118796B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071780A (zh) * 2020-09-07 2020-12-11 浙江大学 一种用于高温氧化工艺的应力施加装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1595175A (zh) * 2004-06-22 2005-03-16 南京大学 薄膜电学性能测量中提供外加原位应力的装置及测量方法
US20100141092A1 (en) * 2006-11-24 2010-06-10 Ravi Shankar Electroactive nanostructured polymers as tunable organic actuators
WO2010082977A1 (en) * 2009-01-16 2010-07-22 University Of Utah Research Foundation Equi-biaxial flexure test device for thin and ultra-thin semiconductor wafers and other wafers
CN102914391A (zh) * 2012-10-19 2013-02-06 东南大学 对薄膜提供外加原位应力的装置及其对应力值的测量方法
CN102967814A (zh) * 2012-10-19 2013-03-13 西安电子科技大学 晶体管晶格形变导致性能退化的测试装置及方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1595175A (zh) * 2004-06-22 2005-03-16 南京大学 薄膜电学性能测量中提供外加原位应力的装置及测量方法
US20100141092A1 (en) * 2006-11-24 2010-06-10 Ravi Shankar Electroactive nanostructured polymers as tunable organic actuators
WO2010082977A1 (en) * 2009-01-16 2010-07-22 University Of Utah Research Foundation Equi-biaxial flexure test device for thin and ultra-thin semiconductor wafers and other wafers
CN102914391A (zh) * 2012-10-19 2013-02-06 东南大学 对薄膜提供外加原位应力的装置及其对应力值的测量方法
CN102967814A (zh) * 2012-10-19 2013-03-13 西安电子科技大学 晶体管晶格形变导致性能退化的测试装置及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071780A (zh) * 2020-09-07 2020-12-11 浙江大学 一种用于高温氧化工艺的应力施加装置
CN112071780B (zh) * 2020-09-07 2022-12-16 浙江大学 一种用于高温氧化工艺的应力施加装置

Also Published As

Publication number Publication date
CN105118796B (zh) 2018-03-06

Similar Documents

Publication Publication Date Title
WO2007145968A3 (en) Methods and apparatus for multi-modal wafer testing
DE602005014222D1 (de) Elektromechanische elektronentransfereinrichtungen
CN105118796A (zh) 双轴应力施加装置及应变mos芯片输出特性测试方法
US9658284B2 (en) Method for forming a test pad and method for performing array test using the test pad
TW200641493A (en) Mounting structure and mounting method of a semiconductor device, and liquid crystal display device
TWI546906B (zh) 晶圓級扇出晶片的封裝結構及封裝方法
CN105116313A (zh) 单轴应力施加装置及应变mos芯片输出特性测试方法
CN202420981U (zh) 用于测试芯片耐压力的检测装置
CN103675622A (zh) 用于测试igbt模块的局部放电的装置和方法
US9502315B2 (en) Electrical component testing in stacked semiconductor arrangement
CN105538196A (zh) 手机玻璃基板夹具
US8310260B2 (en) Connecting device
CN104483516B (zh) 发光器件测试转换夹具
CN210376579U (zh) 一种可用于检测多种晶圆的中测台
CN101344537B (zh) 定位待测球格阵列封装件的通用型嵌接治具
CN204389288U (zh) 一种复合材料机械性能测试的夹紧装置
CN202651095U (zh) Mos管固定散热装置
CN203746813U (zh) 一种新型硅片测试机的乘片台盘
JP2005294773A5 (zh)
CN206312940U (zh) 一种抗干扰热释电传感器芯片支撑结构
CN202871757U (zh) 半导体封装改善装置
CN203831272U (zh) 测试治具
CN104216175A (zh) 摩擦装置及摩擦方法
CN204043905U (zh) 简易端子拉拔测试仪
CN214374889U (zh) 一种弹性晶片的卡接结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant