CN105099141B - 控制电路以及控制系统 - Google Patents

控制电路以及控制系统 Download PDF

Info

Publication number
CN105099141B
CN105099141B CN201510245169.8A CN201510245169A CN105099141B CN 105099141 B CN105099141 B CN 105099141B CN 201510245169 A CN201510245169 A CN 201510245169A CN 105099141 B CN105099141 B CN 105099141B
Authority
CN
China
Prior art keywords
voltage
terminal
control
transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510245169.8A
Other languages
English (en)
Other versions
CN105099141A (zh
Inventor
饶哲源
江振锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN105099141A publication Critical patent/CN105099141A/zh
Application granted granted Critical
Publication of CN105099141B publication Critical patent/CN105099141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供了一种控制电路及控制系统。其中，控制电路包括：驱动电路，包括：用于产生控制电压的电压调整电路、第一晶体管、以及第二晶体管；其中，所述第一晶体管包括：第一端子；第二端子；以及控制端子，接收至少由所述控制电路的操作电压产生的偏置电压；其中，所述第二晶体管包括：第一端子，耦接于所述第一晶体管的第二端子；第二端子，接收第一预定电压；以及控制端子，接收所述控制电压。本发明提供的控制电路以及控制系统可以提供能满足不同要求的偏置电压。

Description

控制电路以及控制系统
【技术领域】
本发明关于电子技术领域，特别关于一种控制电路以及控制系统。
【背景技术】
图1是现有的驱动电路100的电路示意图。如图1所示，驱动电路100包括：晶体管TP1，TP2，TN1以及TN2，晶体管TP1，TP2，TN1以及TN2串联耦接，并耦接于输入/输出端(input/output pad)I/O。晶体管TP2接收上拉信号(pull up signal)PU。如果上拉信号PU控制晶体管TP2被激活，则输出终端(output terminal)OT的电压被拉高。晶体管TP1接收偏置电压Vb1以操作于合适的状态。
类似地，晶体管TN2接收下拉(pull down)信号PD。如果下拉信号PD控制晶体管TN2被激活，则输出终端的电压OT被拉低。晶体管TN1接收偏置电压Vb2以操作于合适的状态。
然而，偏置电压Vb1或Vb2必须由另一独立的偏置电压源来提供，独立的偏置电压源会占用更多的电路区域。而且，偏置电压总是为固定值，因此不能满足不同的要求。
【发明内容】
为了解决上述问题，本发明提出了一种控制电路以及控制系统。
根据本发明的第一方面，提供一种控制电路，包括：驱动电路，包括：用于产生控制电压的电压调整电路、第一晶体管、以及第二晶体管；其中，所述第一晶体管包括：第一端子；第二端子；以及控制端子，接收至少由所述控制电路的操作电压产生的偏置电压；其中，所述第二晶体管包括：第一端子，耦接于所述第一晶体管的第二端子；第二端子，接收第一预定电压；以及控制端子，接收所述控制电压。
根据本发明的第二方面，提供一种控制系统，包括：电源管理IC，包括：电源提供端子，提供第一预定电压；以及控制IC，包括：至少一个晶体管；电源接收端子，接收所述第一预定电压；以及偏置电压接收端子，接收至少由所述控制IC的操作电压产生的偏置电压，其中，所述偏置电压用于偏置所述控制IC的至少一个晶体管。
根据本发明的第三方面，提供一种控制系统，包括：电源管理IC，包括：提供第一预定电压的电源提供端子；以及控制IC，包括：至少一个晶体管；电源接收端子，接收所述第一预定电压；核心电压接收端子，接收核心电压；核心装置，接收所述核心电压；以及偏置电压产生电路，根据所述核心电压产生用来偏置所述控制IC中的所述晶体管的偏置电压；其中，所述偏置电压等于所述第一预定电压减去所述核心电压。
本发明提供的控制电路以及控制系统可以提供能满足不同要求的偏置电压。
【附图说明】
图1是传统的传统的驱动电路的电路示意图。
图2为根据本发明的实施例的控制电路的电路示意图。
图3A为根据本发明的另一实施例的控制电路的电路示意图。
图3B为根据本发明的又一实施例的控制电路的电路示意图。
图4为根据本发明的又一实施例的控制电路的电路示意图。
图5为根据本发明的又一实施例的控制电路的电路示意图。
图6为根据本发明的又一实施例的控制电路的电路示意图。
图7为根据本发明的又一实施例的控制电路的电路示意图。
图8为根据本发明的又一实施例的控制电路的电路示意图。
图9为根据本发明的实施例的图2所示的驱动电路的电路示意图。
图10为根据本发明的另一实施例的图2所示的驱动电路的电路示意图。
图11为根据本发明的实施例的控制系统的方框图。
图12为根据本发明的另一实施例的控制系统的方框图。
图13为根据本发明的又一实施例的控制系统的方框图。
图14为根据本发明的又一实施例的控制系统的方框图。
图15为根据本发明的又一实施例的控制系统的方框图。
图16为根据本发明的又一实施例的控制系统的方框图。
【具体实施方式】
本发明是关于控制电路以及控制系统，特别是关于对其中包含的驱动电路提供不同偏置电压的控制电路及控制系统。
图2为根据本发明的实施例的控制电路200的电路示意图。如图2所示，控制电路200包括：核心单元(core unit)201以及驱动电路203。接收核心电压Vcore，并工作于核心电压Vcore的核心单元201，是具有高速操作以及低电压操作的装置。因此，核心装置(即，本实施例中的核心单元201)可以作为提供更多功能的电路，例如，控制器。与用于输入/输出端的I/O(输入/输出)装置相比较，核心单元具有更薄的氧化物。
在此示例中，驱动电路203是一个上拉模块(pull up module)，驱动电路203包括：用于产生控制电压CV(即，图1中的上拉信号PU)的上拉电路PUC(即，电压调整电路)，晶体管TP1以及晶体管TP2。在此示例中，晶体管TP1以及晶体管TP2为PMOS场效应晶体管。晶体管TP1包括：耦接于输入/输出端I/O的第一端子(漏极端子)；第二端子(源极端子)；以及用于接收偏置电压Vb的控制端子(栅极端子)，其中，偏置电压Vb至少由控制电路200的操作电压(operating voltage)产生。晶体管TP2包括：第一端子(漏极端子)，耦接于第一晶体管TP1的第二端子；第二端子(源极端子)，用于接收预定电压VDD；以及控制端子(栅极端子)，用于接收控制电压CV。
在一个实施例中，预定电压VDD满足以下规范之一：DDR3、DDR3L、LPDDR3、DDR4、LPDDR4、以及GPIO。对应于此规范，偏置电压Vb的值可以等于核心电压Vcore、预定电压VDD减去核心电压Vcore(即，VDD-Vcore)、或接地电压GND。需要注意的是，核心电压Vcore、预定电压VDD减去核心电压Vcore(即，电压VDD-Vcore)、及接地电压GND中的一个，是控制电路200的操作电压。因此，偏置电压Vb是由控制电路200的操作电压产生。
以下的表T1描述了对应于不同规范的预定电压VDD以及偏置电压Vb的示例。然而，这些值仅是用于示例的作用，并不意味着对本申请范围的限制。
VDD Vb 规范
1.5V VDD-Vcore DDR3
1.35V VDD-Vcore或GND DDR3L
1.2V GND LPDDR3/DDR4
1.1V GND LPDDR4
1.8V Vcore GPIO
表T1
在本实施例中，控制电路200还包括：下拉模块(pull down module)205，下拉模块205也可被认为是驱动电路，下拉模块205包括：下拉电路PDC、晶体管TN1、以及晶体管TN2，其中，下拉电路PDC也可作为电压调整电路。在本实施例中，晶体管TN1以及晶体管TN2是NMOS场效应晶体管。需要注意的是，在一个实施例中，晶体管TN1接收核心电压Vcore以用于偏置。然而，如果驱动电路203的概念被应用到下拉模块205中。由晶体管TN1的控制端子所接收的电压可以被由控制电路200的操作电压产生的偏置电压所取代。在其它实施例中，驱动电路203还可包含其它电路，例如，位于核心单元201以及上拉电路PUC之间的电平位移器或缓冲器，或下拉模块205包括其它电路，例如，位于核心单元201以及下拉电路PDC之间的电平位移器或缓冲器。这样的变化也在本申请的保护范围之内。
需要注意的是，驱动电路203并不限于应用于如图2所示的控制电路。因此，本申请提供的驱动电路可以概括为：驱动电路，包括用于产生控制电压CV的电压调整电路(例如：驱动电路203的上拉电路PUC，或下拉模块205的下拉电路PDC)，电压调整电路包括：第一晶体管(例如，上拉模块的晶体管TP1，或下拉模块205的晶体管TN1)以及第二晶体管(例如，上拉模块的晶体管TP2，或下拉模块205的晶体管TN2)。第一晶体管包括：第一端子；第二端子；以及用于接收至少由控制电路的操作电压产生的偏置电压(例如Vb)的控制端子。第二晶体管包括：第一端子，耦接于第一晶体管的第二端子；第二端子，用于接收预定电压(例如VDD)；以及控制端子，用于接收控制电压(例如CV)。
图3A、图3B、图4至图8为本发明如图2所示的实施例的变化实施例。这些示例显示了如何提供所需要的偏置电压。图3A为根据本发明的另一实施例的控制电路200的电路示意图。在图3A的示例中，偏置电压产生电路301是由驱动电路203提供。偏置电压产生电路301接收预定电压VDD以及核心电压Vcore以产生等于预定电压VDD减去核心电压Vcore的电压VDD-Vcore作为偏置电压Vb。核心电压Vcore可来自核心单元201或控制电路200外部的外部电压源。图3B为根据本发明的又一实施例的控制电路200的电路示意图。需要注意的是，如图3B所示，偏置电压产生电路301可以被并入上拉电路PUC(即，电压调整电路)中。图3B所示的结构还可提供等于核心电压Vcore的偏置电压Vb。图4为根据本发明的又一实施例的控制电路200的电路示意图。需要注意的是，如图4所示，如果偏置电压Vb等于核心电压Vcore，则偏置电压Vb可以直接来自于核心单元201。
图5为根据本发明的又一实施例的控制电路200的电路示意图。在如图5所示的实施例中，偏置电压Vb来自于外部电压源，其中，外部电压源位于控制电路200的外部，具体的描述将于后续做详细介绍。于这样的情况下，偏置电压等于接地电压GND或电压VDD-Vcore。图6为根据本发明的又一实施例的控制电路200的电路示意图。在图6所示的实施例中，偏置电压Vb等于接地电压GND，且上拉电路PUC也耦接于接地电压GND。图7为根据本发明的又一实施例的控制电路200的电路示意图。在图7所示的实施例中，驱动电路203中还提供了多工器(multiplexer，MUX)701，以于多个候选电压中选择所需要的偏置电压。在此示例中，候选电压为接地电压GND以及核心电压Vcore，但不限于此。
另外，图8为根据本发明的又一实施例的控制电路200的电路示意图。在图8所示的实施例中，驱动电路203还包括多工器(图中标示为MUX)801以及候选电压选择电路(Candidate voltage Selecting Circuit，CSC)803。候选电压选择电路(即，CSC)803输出多个候选电压(在此示例中，候选电压为核心电压Vcore，以及等于预定电压VDD减去核心电压Vcore的电压VDD-Vcore)中的一个。多工器801输出由候选电压选择电路803输出的候选电压以及第二预定电压(在此示例中为接地电压GND)中的一个以作为偏置电压Vb。需要理解的是，候选电压也与控制电路的操作电压有关。
驱动电路并不限于上述的实施例所示的结构。图9以及图10为图2所示的驱动电路的示例。图9为根据本发明的实施例的图2所示的驱动电路的电路示意图。如图9所示，驱动电路还包括电阻器R1以及R2，电阻器R1以及R2串联耦接于输入/输出端I/O。图10为根据本发明的另一实施例的图2所示的驱动电路的电路示意图。在图10的示例中，驱动电路包括电阻器R3，电阻器R3耦接于输出终端OT以及输入/输出端I/O之间。这样的变化也在本申请的保护范围之内。
以下实施例将从控制系统的角度来描述上述实施例。图11为根据本发明的实施例的控制系统1100的方框图。如图11所示，控制系统1100包括电源管理集成电路(PowerManaging Integrated Circuit，以下简称为电源管理IC)1101以及控制IC 1103。电源管理IC 1101包括电源提供端子Tpp，用于提供预定电压VDD。控制IC 1103被应用于控制目标装置1111(例如，DRAM裸芯片)，控制IC 1103包括：用于接收预定电压VDD的电源接收端子；以及用于接收偏置电压Vb的偏置电压接收端子Tbr，其中，偏置电压Vb至少由控制IC 1103的操作电压产生。偏置电压Vb被用于偏置控制IC 1103中的至少一个晶体管(例如，图2所示的晶体管TP1)。
在一个实施例中，控制IC 1103包括控制电路1105，控制电路1105可包括与图2所示的控制电路200相同的结构。因此，控制电路1105从偏置电压接收端子Tbr接收偏置电压Vb，并从电源接收端子Tpr接收预定电压VDD。于这样的实施例中，与图2所示的控制电路200相同，控制电路1105可以包含核心单元1107(例如，DRAM控制器)以及驱动电路1109。核心单元1107与图2中所示的核心单元201相同，驱动电路1107所包含的结构与图2中所示的驱动电路203中包含的结构相同，但并不限定于此。而且，控制IC 1103还可包括：核心电压接收端子Tcore，接收来自电源管理IC 1101的核心电压Vcore，并将核心电压Vcore传送到控制电路1105。需要注意的是，如果控制IC 1103不包括核心单元1107，则核心电压接收端子Tcore可被省略。
在图11所示的实施例中，控制IC 1103接收来自电源管理IC 1101的偏置电压Vb(例如，图5所示的实施例)。在这样的情况下，偏置电压Vb可以等于核心电压Vcore或预定电压VDD减去核心电压Vcore的电压VDD-Vcore。
图12为根据本发明的另一实施例的控制系统1100的方框图。在图12所示的实施例中，控制IC 1103不直接接收来自电源管理IC 1101的偏置电压Vb。电源管理IC 1101经由核心电压接收端子Tcore将核心电压Vcore提供到核心单元1107或驱动电路1109。在这样的情况下，偏置电压Vb可以等于核心电压Vcore或预定电压VDD减去核心电压Vcore的电压VDD-Vcore(例如，图3A或图3B所示的实施例)。在偏置电压等于核心电压Vcore(例如，图4所示的实施例)的情况下，核心电压接收端子Tcore可以被认为是偏置电压接收端子。然而，在偏置电压等于预定电压VDD减去核心电压Vcore的电压VDD-Vcore的情况下，就需要如图3A所示的偏置电压产生电路301。
图13为根据本发明的又一实施例的控制系统1100的方框图。在图13所示的实施例中，控制IC 1103不接收来自电源管理IC 1101的偏置电压Vb。电源管理IC 1101将核心电压Vcore提供到核心单元1107，而不是提供到驱动电路1109。在这样的情况下，如果需要，驱动电路1109可从核心单元1107接收核心电压Vcore。而且，偏置电压等于核心电压Vcore或预定电压VDD减去核心电压Vcore的电压VDD-Vcore(例如，图3A或图3B所示的实施例)。在偏置电压等于核心电压Vcore的情况下，来自核心单元1107的核心电压Vcore被直接应用为偏置电压。然而，在偏置电压等于预定电压VDD减去核心电压Vcore的电压VDD-Vcore的情况下，就需要如图3A所示的偏置电压产生电路301。
如果偏置电压等于接地电压GND，则偏置电压接收端子Tbr可以耦接于提供接地电压的接地电压源。图14为根据本发明的又一实施例的控制系统1100的方框图。在一个实施例中，如图14所示，控制系统1100被提供以位于电路板上，且接地电压源也位于电路板上。此外，在一个实施例中，驱动电路1109被提供于硅芯片(silicon die)内，且包含控制IC1103的封装件(package)也包括硅芯片、电源接收端子Tpr以及偏置电压接收端子Tbr。图15为根据本发明的又一实施例的控制系统1100的方框图。在这样的情况下，如图15所示，接地电压源可以位于封装件内，但是位于硅芯片外。图16为根据本发明的又一实施例的控制系统1100的方框图。备选地，如图16所示，接地电压源可以位于硅芯片上。
图11至图16所示的实施例可以被应用到1.2v的CMOS逻辑装置，遵循JESD 76-1规范，或HSIC USB 2.0规范，但不限于此。
鉴于上述的实施例，驱动电路，控制电路，以及控制系统可以提供能满足不同要求的偏置电压，因此，驱动电路，控制电路，以及控制系统的适应性可以得到扩展。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (15)

1.一种控制电路，其特征在于，包括：
驱动电路，包括：用于产生控制电压的电压调整电路、第一晶体管、以及第二晶体管；
其中，所述第一晶体管包括：
第一端子；
第二端子；以及
控制端子，接收至少由所述控制电路的操作电压产生的偏置电压；
其中，所述第二晶体管包括：
第一端子，耦接于所述第一晶体管的第二端子；
第二端子，接收第一预定电压；以及
控制端子，接收所述控制电压；
所述控制电路还包括：
多工器，根据所述第一预定电压满足的规范从多个所述控制电路的操作电压中选择一个以作为所述偏置电压，其中，所述控制电压的操作电压包括核心电压、所述第一预定电压与所述核心电压的差值以及接地电压中任一种；
其中，所述第一预定电压为电源电压。
2.如权利要求1所述的控制电路，其特征在于：
所述第一晶体管以及所述第二晶体管均为PMOS场效应晶体管，所述第一端子为漏极端子，所述第二端子为源极端子，以及所述控制端子为栅极端子。
3.如权利要求1所述的控制电路，其特征在于：
所述第一晶体管以及所述第二晶体管均为NMOS场效应晶体管。
4.如权利要求1所述的控制电路，其特征在于，所述第一晶体管的第一端子耦接于输入/输出端。
5.如权利要求1所述的控制电路，其特征在于，还包括：
候选电压选择电路，耦接于所述多工器，用于输出所述核心电压和所述第一预定电压与所述核心电压的差值中的一个给所述多工器；以及
所述多工器，输出由所述候选电压选择电路输出的所述核心电压、所述第一预定电压与所述核心电压的差值以及接地电压中的一个以作为所述偏置电压。
6.一种控制电路，其特征在于，包括：
驱动电路，包括：用于产生控制电压的电压调整电路、第一晶体管、以及第二晶体管；
其中，所述第一晶体管包括：
第一端子；
第二端子；以及
控制端子，接收偏置电压；
其中，所述第二晶体管包括：
第一端子，耦接于所述第一晶体管的第二端子；
第二端子，接收第一预定电压；以及
控制端子，接收所述控制电压；
所述控制电路还包括：
核心装置，根据所述第一预定电压满足的规范与所述第一晶体管的所述控制端子耦接，用于提供核心电压作为所述偏置电压；
其中，所述第一预定电压为电源电压。
7.一种控制电路，其特征在于，包括：
驱动电路，包括：用于产生控制电压的电压调整电路、第一晶体管、以及第二晶体管；
其中，所述第一晶体管包括：
第一端子；
第二端子；以及
控制端子，根据第一预定电压满足的规范耦接于接地电压源，用于接收所述接地电压源提供的接地电压作为偏置电压；
其中，所述第二晶体管包括：
第一端子，耦接于所述第一晶体管的第二端子；
第二端子，接收第一预定电压；以及
控制端子，接收所述控制电压；
其中，所述第一预定电压为电源电压。
8.一种控制系统，其特征在于，包括：
电源管理IC，包括：
电源提供端子，提供第一预定电压；以及
控制IC，包括：
至少一个晶体管；
电源接收端子，接收所述第一预定电压；以及
偏置电压接收端子，接收至少由所述控制IC的操作电压产生的偏置电压，其中，所述偏置电压用于偏置所述控制IC的至少一个晶体管；
所述控制IC还包括：
核心装置，根据所述第一预定电压满足的规范从所述偏置电压接收端子接收核心电压作为所述偏置电压；
其中，所述第一预定电压为电源电压。
9.如权利要求8所述的控制系统，其特征在于，所述控制IC还包括：
电压调整电路，产生控制电压；
第一晶体管，作为所述晶体管，包括：
第一端子；
第二端子；以及
控制端子，耦接于所述核心装置，用于接收所述核心装置提供的所述核心电压作为所述偏置电压；
以及
第二晶体管，包括：
第一端子，耦接于所述第一晶体管的第二端子；
第二端子，接收所述第一预定电压；以及
控制端子，接收所述控制电压。
10.如权利要求9所述的控制系统，其特征在于：
所述控制IC包括输入/输出端，其中，所述第一晶体管的第一端子耦接于所述输入/输出端。
11.如权利要求8所述的控制系统，其特征在于：
所述电源管理IC提供所述核心电压至所述偏置电压接收端子。
12.一种控制系统，其特征在于，包括：
电源管理IC，包括：
电源提供端子，提供第一预定电压；以及
控制IC，包括：
至少一个晶体管；
电源接收端子，接收所述第一预定电压；以及
偏置电压接收端子，接收至少由所述控制IC的操作电压产生的偏置电压，其中，所述偏置电压用于偏置所述控制IC的至少一个晶体管；
其中，所述控制系统设置于电路板上，且所述偏置电压接收端子根据所述第一预定电压满足的规范与位于所述电路板上的接地电压源耦接，用于接收所述接地电压源提供的接地电压作为所述偏置电压；
其中，所述第一预定电压为电源电压。
13.如权利要求12所述的控制系统，其特征在于，所述控制IC包括：
硅芯片，其中，所述晶体管设置于所述硅芯片内；以及
封装件，包括：所述硅芯片，所述电源接收端子，以及所述偏置电压接收端子；
其中，提供所述接地电压的接地电压源位于所述封装件内，且位于所述硅芯片外。
14.如权利要求12所述的控制系统，其特征在于，所述控制IC包括：
硅芯片，其中，所述晶体管设置于所述硅芯片内；以及
封装件，包括：所述硅芯片，所述电源接收端子以及所述偏置电压接收端子；
其中，提供所述接地电压的接地电压源位于所述硅芯片内。
15.一种控制系统，其特征在于，包括：
电源管理IC，包括：提供第一预定电压的电源提供端子；以及
控制IC，包括：
至少一个晶体管；
电源接收端子，接收所述第一预定电压；
核心电压接收端子，接收核心电压；
核心装置，接收所述核心电压；以及
偏置电压产生电路，根据所述第一预定电压满足的规范使用所述第一预定电压和所述核心电压差作为用来偏置所述控制IC中的所述晶体管的偏置电压；
其中，所述第一预定电压为电源电压。
CN201510245169.8A 2014-05-22 2015-05-14 控制电路以及控制系统 Active CN105099141B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462001640P 2014-05-22 2014-05-22
US62/001,640 2014-05-22
US14/599,553 US9746866B2 (en) 2014-05-22 2015-01-19 Control circuit and control system
US14/599,553 2015-01-19

Publications (2)

Publication Number Publication Date
CN105099141A CN105099141A (zh) 2015-11-25
CN105099141B true CN105099141B (zh) 2018-03-09

Family

ID=53180512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510245169.8A Active CN105099141B (zh) 2014-05-22 2015-05-14 控制电路以及控制系统

Country Status (3)

Country Link
US (2) US9746866B2 (zh)
EP (1) EP2957985B1 (zh)
CN (1) CN105099141B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106027012B (zh) * 2016-06-13 2023-05-05 达凯(上海)电子科技有限公司 一种下拉电阻开关电路
US10715139B2 (en) 2018-08-29 2020-07-14 Advanced Micro Devices, Inc. Gate-source voltage generation for pull-up and pull-down devices in I/O designs
CN114079452A (zh) * 2020-08-19 2022-02-22 澜起科技股份有限公司 非对称输入输出结构
TWI770999B (zh) * 2021-05-12 2022-07-11 友達光電股份有限公司 電壓調變電路及其操作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102474299A (zh) * 2009-07-01 2012-05-23 瑞典爱立信有限公司 多用户接收器中的干扰消除
EP2608441A1 (fr) * 2011-12-20 2013-06-26 Thales Procede de retransmission de paquets fragmentes avec credit de retransmission global
CN103312282A (zh) * 2012-03-14 2013-09-18 三美电机株式会社 偏压生成电路和差动电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002056473A2 (en) * 2001-01-09 2002-07-18 Broadcom Corp Sub-micron high input voltage tolerant input output (i/o) circuit
US7605611B2 (en) 2007-10-24 2009-10-20 Micron Technology, Inc. Methods, devices, and systems for a high voltage tolerant buffer
US8344760B2 (en) * 2008-07-17 2013-01-01 Ati Technologies Ulc Input/output buffer circuit
US8026745B2 (en) 2009-03-16 2011-09-27 Apple Inc. Input/output driver with controlled transistor voltages
US20110316505A1 (en) * 2010-06-23 2011-12-29 Texas Instruments Incorporated Output Buffer With Improved Output Signal Quality
KR101825114B1 (ko) * 2011-11-07 2018-03-14 삼성전자주식회사 출력 버퍼와 상기 출력 버퍼를 포함하는 장치들
US8476940B2 (en) * 2011-12-02 2013-07-02 Stmicroelectronics International N.V. Stress reduced cascoded CMOS output driver circuit
US8896147B2 (en) 2011-12-23 2014-11-25 Ati Technologies Ulc Low power implementation to allow for high potential rails to come up in any order
KR101989571B1 (ko) 2012-06-27 2019-06-14 삼성전자주식회사 고전압 및 와이드 랜지 전압 동작을 위한 출력 드라이버 및 그것을 사용한 데이터 출력 드라이빙 회로
US9213382B2 (en) * 2012-09-12 2015-12-15 Intel Corporation Linear voltage regulator based on-die grid
DE112013007290T5 (de) * 2013-09-26 2016-04-21 Intel Corporation Mit digitalem Leistungsgatter-Treiber integrierter Low-Dropout-Spannungsregler

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102474299A (zh) * 2009-07-01 2012-05-23 瑞典爱立信有限公司 多用户接收器中的干扰消除
EP2608441A1 (fr) * 2011-12-20 2013-06-26 Thales Procede de retransmission de paquets fragmentes avec credit de retransmission global
CN103312282A (zh) * 2012-03-14 2013-09-18 三美电机株式会社 偏压生成电路和差动电路

Also Published As

Publication number Publication date
US9798345B1 (en) 2017-10-24
EP2957985B1 (en) 2017-06-07
EP2957985A2 (en) 2015-12-23
EP2957985A3 (en) 2016-03-23
US20150338870A1 (en) 2015-11-26
US20170315577A1 (en) 2017-11-02
US9746866B2 (en) 2017-08-29
CN105099141A (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
CN105099141B (zh) 控制电路以及控制系统
US5880602A (en) Input and output buffer circuit
CN105577145B (zh) 半导体集成电路器件
US10848147B2 (en) High performance I2C transmitter and bus supply independent receiver, supporting large supply voltage variations
US8638075B2 (en) Apparatus and method for recovery of wasted power from differential drivers
JP5690341B2 (ja) 選択的にａｃ結合又はｄｃ結合されるように適合される集積回路
US9768768B2 (en) Failsafe interface circuit and related method
JP2017215906A (ja) シリーズレギュレータ及び半導体集積回路
US20240283454A1 (en) Methods and apparatus for arc reduction in power delivery systems
TW520505B (en) Semiconductor device
US6621329B2 (en) Semiconductor device
TW536680B (en) A data output circuit capable of being used for both a PCI bus and a PCI-X bus
EP0651511A2 (en) Semiconductor device having CMOS circuit and bipolar circuit mixed
WO1997032399A1 (fr) Dispositif de circuit integre a semi-conducteur
JPS62145918A (ja) 半導体集積回路
US5726590A (en) Interface in a semiconductor integrated circuit
CN106301338A (zh) 接收电路
KR100719171B1 (ko) 반도체 메모리 장치
KR20030063866A (ko) 입출력 버퍼회로
US20080123440A1 (en) Memory controller and output signal driving circuit thereof
US20050156629A1 (en) High current 5v tolerant buffer using a 2.5 volt power supply
Nedalgi et al. 2× VDD IO buffer with 1× VDD devices considering hot-carrier and gate-oxide reliability issues
CN105206297B (zh) 内部电压产生装置
JP2000134079A (ja) 半導体集積回路
JPH10154391A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant