CN105049064B - 一种流水线极化编码器 - Google Patents

Abstract

本发明提出了一种流水线极化编码器，包括log₂N组延时编码模块依次连接，其中，所述延时编码模块均包括相互连接的一个异或‑通过门和多个延时单元，其中所述N为极化码编码器的位数。本发明根据折叠技术的原理采用由延时单元、异或‑通过门等器件组的延时编码模块的依次连接，实现了极化码的编码工作。有效的降低了硬件的复杂度，提高了编码的速度和处理的频率，对于实际应用的具有巨大潜力。

Description

一种流水线极化编码器

技术领域

本发明属于无线通信技术领域，尤其是一种流水线极化码编码器。

背景技术

上世纪80年代以来，通信技术的飞速进步使人类社会迈入信息时代。无线移动通信技术的不断发展为全球信息化进程提供了强大动力。无线蜂窝移动通信历经：第一代模拟通信技术、第二代数字通信技术、第三代CDMA宽带通信技术，目前已步入4G系统的产业化和商用化阶段。在4G技术推向产业化和商用化的同时，4G之后的移动通信进入议事日程，无线移动通信演进发展面临全新挑战。随着智能终端的普及应用、以及移动新业务需求的持续增长，无线传输速率需求将在未来10年呈指数增长。据主要运营商和权威咨询机构预测：至2020年，无线通信的传输速率需求将是目前在营系统的1000倍。现有4G技术将仍然难以满足十年后超高传输速率移动互联无线通信需求，在频谱资源日趋紧缺的情况下，需要引入变革性的新技术。世界各国在推动4G产业化工作的同时，已开始着眼于第五代无线移动通信技术(5G)的研究，力求使无线移动通信系统性能和产业规模产生新的飞跃。

众所周知，业务流量10年提升1000倍是5G无线移动通信技术与产业发展的内在基本需求。这一核心需求派生出：连续广域覆盖、热点高容量、低时延高可靠、终端大连接、设备低功耗等五个具有挑战性的指标需求。从而也对5G无线移动通信技术对相应的信道编码实现提出了前所未有的高要求与新挑战。在5G移动通信的全新应用场景下，极化码已经取代Turbo码和LDPC码等成为下一代信道编码的优秀候选者。研究适用于5G移动通信系统的高效极化码编码器和译码器具有极强的理论意义与应用价值。

目前，基于极化码编码器的设计，给出的都是一些独立的编码器架构设计方案，现有的极化编码器的硬件面积太大，处理频率低，算法复杂度高。

发明内容

发明目的：为了克服上述现有技术的不足，本发明提出了一种有效降低了硬件复杂度，增加了计算速度的流水线极化码编码器。

发明内容：为了解决上述问题，本发明提供了一种流水线极化码编码器，包包括log₂N组延时编码模块依次连接，其中，所述延时编码模块均包括相互连接的一个异或-通过门和多个延时单元，其中所述N为极化码编码器的位数。

进一步，在所述第1组延时编码模块包括一个异或-通过门和N/2个延时单元，所述N/2个延时单元依次与所述异或-通过门的一个输入端连接，所述异或-通过门的输出端与所述第二组延时编码模块连接，所述在第二组～第log₂N组的延时编码模块中还包括一个交叉选择器和2组由k个延时单元依次链接组成延时单元组；所述交叉选择器的一个输入端直接与上一个延时编码模块的一个输出端连接，所述交叉选择器的另一个输入端通过一组延时单元组与上一个延时编码模块的另一个输出端连接，所述交叉选择器的一个输出端通过一组延时单元组与下一个延时编码模块的一个输入端连接，所述交叉选择器的另一个输出端直接与下一个延时编码模块的另一个输入端连接；其中，k＝N/2ⁿ，其中，n为延时编码模块的编号。

进一步，在所述第1组延时编码模块的输入端还包括一个异或-通过门和N个延时单元，所述N个延时单元依次与所述异或-通过门的一个输入端连接，所述异或-通过门的输出端与所述延时编码模块连接，所述每个延时编码模块中均包括一个一个异或-通过门、一个交叉选择器和2组由k个延时单元依次链接组成延时单元组；所述交叉选择器的一个输入端直接与上一个延时编码模块的一个输出端连接，所述交叉选择器的另一个输入端通过一组延时单元组与上一个延时编码模块的另一个输出端连接，所述交叉选择器的一个输出端通过一组延时单元组与下一个延时编码模块的一个输入端连接，所述交叉选择器的另一个输出端直接与下一个延时编码模块的另一个输入端连接；其中，k＝N/2ⁿ，其中，n为延时编码模块的编号。

进一步，所述交叉选择器包括两个输入端相互连接的选择器。

进一步，所述延时编码模块中包括一个选择器，N/2ⁿ个延时单元和一个异或-通过门，所述选择器的输出端依次通过N/2ⁿ个延时单元与所述异或-通过门的一个输入端连接，所述异或-通过门的一个输出端与所述下一个延时编码模块中的选择器的一个输入端练级，所述异或-通过门的另一个输出端与本延时编码模块中的选择器的一个输入端连接，所述本延时编码模块中的选择器的一个另输入端与所述异或-通过门的另一个输入端。

进一步，所述延时单元为D触发器。

工作原理：本发明根据折叠技术的原理采用由延时单元、异或-通过门等器件组的延时编码模块的依次连接，实现了极化码的编码工作。

有益效果：与现有技术想比，本发明有效的降低了硬件的复杂度，提高了编码的速度和处理的频率，对于实际应用的具有巨大潜力。

附图说明

图1是本发明提供的前馈流水线极化码编码器的结构示意图；

图2是本发明中交叉选择器的结构示意图；

图3～图10为本发明提供的8bit前馈流水线极化码编码器的工作过程示意图；

图11是本发明提供的反馈流水线极化码编码器的结构示意图；

图12～图22是本发明提供的8bit反馈流水线极化码编码器的工作过程示意图；

图23是8bit前馈流水线极化编码器的数据流图。

具体实施方式

下面结合附图和具体实例，对本发明提出的一种通用的基于极化码编码器的流水线变换方法进行详细说明：

如图1所示，本发明提供的前馈流水线极化编码器，包括log₂N组延时编码模块依次连接，其中所述N为极化码编码器的位数，在第1组延时编码模块的输入端还设有一个异或-通过门和N个延时单元，其中，N个延时单元依次与所述异或-通过门的一个输入端连接，异或-通过门的输出端与延时编码模块连接，每个延时编码模块中均包括一个一个异或-通过门、一个交叉选择器和2组由k个延时单元依次链接组成延时单元组；交叉选择器的一个输入端直接与上一个延时编码模块的一个输出端连接，所述交叉选择器的另一个输入端通过一组延时单元组与上一个延时编码模块的另一个输出端连接，所述交叉选择器的一个输出端通过一组延时单元组与下一个延时编码模块的一个输入端连接，所述交叉选择器的另一个输出端直接与下一个延时编码模块的另一个输入端连接；其中，k＝N/2ⁿ，其中，n为延时编码模块的编号。

其中，交叉选择器如图2所示，在对应(N/2)个延时的模块时，交叉选择器的信号由(N/2)个0和(N/2)个1交替运行；在对应(N/4)个延时的模块时，交叉选择器的信号由(N/4)个0和(N/4)个1交替运行，依次类推，在对应1个延时的模块时，交叉选择器的信号由1个0和1个1交替运行。

如图3～图10所示，以8位前馈流水线极化编码器为例，当前馈流水线极化编码器工作时，输入序列分别通过两条路径进入到编码器中，编码器通过延时单元和交叉选择器的组合给数据前馈信号，使得它们按照折叠级中的顺序依次在异或-通过门中发生反应。

以第一位输入U₁的流程为例，首先在第一条输入路径中，U₁经过了4个延时，到达第一个延时编码模块的异或通过门的输入端，此时，另一条输入路径中由于没有延时，已经走到了第五位数据U₅，U₁和U₅进入第一个延时编码模块的异或通过门发生反应。此时，第二模块中的交叉选择器取值为0，所以U₁的值通过上方的路径到达图4中延时器的位置，接着继续往前走，到达图5中延时器的位置，此时，第二模块中的交叉选择器取值为1，所以U₃的值直接通过第二延时编码模块中的交叉选择器的下方路径到达第二个延时编码模块的异或门的输入端口，与U₁发生反应。此时，第三模块中的交叉选择器取值为0，所以U₁通过第三延时编码模块中的交叉选择器上方的路径，到达图6中延迟器的位置。此时，第三延时编码模块中的交叉选择器取值为1，所以数据U₂直接通过第三延时编码模块中的交叉选择器的下方路径到达第三延时编码模块中的异或门的输入端口，与U₁发生反应，所以U₁与U₂输出，由于极化编码的位翻转特性，所以U₁输出值对应X₁，U₂输出值对应X₅。

对于这个结构，延迟单元和异或门的数量可以计算为：

#_XOR＝log₂N，

#_MEM表示延迟单元的数量，#_XOR表示异或门的数量，每个异或门和延迟单元的硬件效率是50％，如果我们不考虑N/2时钟缓冲区，按照时钟周期，处理延迟为：

如图11所示，本发明还提供了一种反馈流水线极化编码器，包括log₂N组延时编码模块依次连接，其中所述N为极化码编码器的位数，延时编码模块中包括一个选择器，N/2ⁿ个延时单元和一个异或-通过门，选择器的输出端依次通过N/2ⁿ个延时单元与所述异或-通过门的一个输入端连接，异或-通过门的一个输出端与所述下一个延时编码模块中的选择器的一个输入端练级，异或-通过门的另一个输出端与本延时编码模块中的选择器的一个输入端连接，本延时编码模块中的选择器的一个另输入端与所述异或-通过门的另一个输入端。这样的结构更好的利用内部延迟单元，反馈流水线极化编码器在低吞吐量的代价下成功改善了效率。

如图12～图22，以8位反馈流水线极化码编码器位例，当反馈流水线极化编码器工作时，输入序列通过两条路径进入编码器，编码器通过延时单元和选择器的组合给将数据指引到异或-通过门中发生反应，反应得到的一半的中途结果反馈到之前的延时单元中进行下一阶段的反应。

以第一位输入数据U₁的流程为例，首先在第一条输入路径中，第一模块中的选择器取值为0，所以U₁进入到4个延时的延时器中，到达第一个异或通过门的输入端，此时，下方的路径由于没有延时，已经走到了第五位输入数据U₅，U₁和U₅进入异或通过门发生反应。此时，第二延时编码模块中的选择器取值为0，所以U₁的值通过上方的路径到达图13中延时器的位置，接着继续往前走，到达图14中延时器的位置,此时，数据U₃通过第一延时编码模块中的异或通过门的输出到达第二延时编码模块中的异或门的输入端口，与U₁发生反应。此时，第三模延时编码模块中的选择器取值为0，所以U₁通过第三模延时编码模块中的交叉选择器上方的路径，到达图15中延迟器的位置，此时，数据U₂通过第二模延时编码模块中的异或通过门的输出到达第二个异或门的输入端口，与U₁发生反应，所以U₁与U₂输出，由于极化编码的位翻转特性，所以U₁输出值对应X₁，U₂输出值对应X₅。

选择器的控制信号是：在对应(N/2)个延时的模块时，选择器的信号由(N/2)个0和(N/2)个1交替运行；在对应(N/4)个延时的模块时，选择器的信号由(N/4)个0和(N/4)个1交替运行，依次类推，在对应1个延时的模块时，选择器的信号由1个0和1个1交替运行。

反馈极化编码器的延迟单元的数量减少到：

异或门的数量与处理级数相同：

#_XOR＝log₂N.；

每个异或门的硬件效率仍为50％，但是每个延迟单元的硬件效率提高到了100％。现在的处理延迟为：

本发明提供的极化编码器的流水线结构都可以通过折叠技术来构造。以8位极化编码器为例，数据流图如图23所示，为了更清晰的识别，在数据流图中每个进行异或门计算的时间点被一个标签进行标识。

上述前馈流水线结构可以用如下的3个折叠级得出：

A＝{A₁,A₂,A₃,A₄,0,0,0},

B＝{0,0,B₁,B₂,B₃,B₄,0},

C＝{0,0,0,C₁,C₂,C₃,C₄}。

图23中，U₁～U₈表示输入到编码器中的每一位的值，X₁～X₈表示编码器每一位的输出值，A是一个折叠级合，它里面元素的顺序表示第一个延时编码模块中的异或门在某一个时刻执行着什么操作，不同的时刻对应不同的操作，也有可能为空。例如，A＝{A₁,A₂,A₃,A₄,0,0,0}表示在第一个延时编码模块中不同时间点进行的不同的运算，这是按照时序排列的集合，在第一时间点，U₁和U₅执行A₁运算，即，U₁和U₅进行异或-通过运算，在第二时间点，U₂和U₆执行A₂运算，即U₂和U₆进行异或-通过运算，依次类推。0表示在这个时间点没有运算，即进行空运算。依次类推，B和C均是一个折叠级合，折叠级合B表示的第二个延时编码模块中时序操作图。折叠级合C表示的第三个延时编码模块中时序操作图。

上述反馈流水线结构可以考虑如下的3个折叠级得出：

A＝{0,0,0,0,A₁,A₂,A₃,A₄,0,0,0,0,0,0,0},

B＝{0,0,0,0,0,0,B₁,B₂,0,0,B₃,B₄,0,0,0},

C＝{0,0,0,0,0,0,0,C₁,0,C₂,0,C₃,0,C₄,0}.

表1表明，本发明提出的两种设计对比传统的版本展示出了明显的硬件面积减少。前馈和反馈设计的减少率分别为98.5％和99.9％。两种设计的处理频率也分别高于传统版本16.0％和9.86％。因此，提出的前馈流水线极化编码器和反馈流水线极化编码器在复杂度和速度上展现了它们的优势，对于实际应用的巨大潜力。

表1

Claims (3)

1.一种流水线极化编码器，其特征在于：包括log₂N组延时编码模块依次连接，其中，所述延时编码模块均包括相互连接的一个异或-通过门和多个延时单元，其中所述N为极化码编码器的位数；其中，第一组延时编码模块包括一个异或-通过门和N/2个延时单元，所述N/2个延时单元依次与所述异或-通过门的一个输入端连接，所述异或-通过门的输出端与所述第二组延时编码模块连接，在第二组~第log₂N组的延时编码模块中还包括一个交叉选择器和2组由k个延时单元依次链接组成延时单元组；所述交叉选择器的一个输入端直接与上一个延时编码模块的一个输出端连接，所述交叉选择器的另一个输入端通过一组延时单元组与上一个延时编码模块的另一个输出端连接，所述交叉选择器的一个输出端通过一组延时单元组与下一个延时编码模块的一个输入端连接，所述交叉选择器的另一个输出端直接与下一个延时编码模块的另一个输入端连接；其中，k=N/2ⁿ，其中，n为延时编码模块的编号。

2.根据权利要求1所述的流水线极化编码器，其特征在于：所述交叉选择器包括两个输入端相互连接的选择器。

3.根据权利要求1所述的流水线极化码编码器，其特征在于：所述延时单元为D触发器。