CN104968144B - 盲埋电阻的制作工艺 - Google Patents
盲埋电阻的制作工艺 Download PDFInfo
- Publication number
- CN104968144B CN104968144B CN201510267346.2A CN201510267346A CN104968144B CN 104968144 B CN104968144 B CN 104968144B CN 201510267346 A CN201510267346 A CN 201510267346A CN 104968144 B CN104968144 B CN 104968144B
- Authority
- CN
- China
- Prior art keywords
- manufacture craft
- buried resistor
- blind buried
- insulated substrate
- resistance pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
本发明涉及一种盲埋电阻的制作工艺,包括提供一绝缘基板,以定位还原墨水为材料,在所述绝缘基板的上表面形成一墨水层;按照预定图案对所述墨水层进行曝光、显影以形成固化于所述绝缘基板上表面的电阻图形;在所述电阻图像的表面形成一镍磷合金层。本发明提供的盲埋电阻的制作工艺形成的盲埋电阻是与绝缘基板集成一体的,相对于传统的分离式电阻,可以省去PCB板下游工序贴装与插接等工艺,大大缩短了电路板的制程,提高了生产效率,降低了生产成本,同时,这种盲埋电阻的阻抗匹配性好、性能稳定。
Description
技术领域
本发明涉及电路板技术领域,特别涉及一种应用在线路板上的盲埋电阻的制作工艺。
背景技术
电阻器(Resistor)在日常生活中一般直接称为电阻。是一个限流元件,将电阻接在电路中后,电阻器的阻值是固定的一般是两个引脚,它可限制通过它所连支路的电流大小。据电子电路行业业界工程技术人员统计,在集成电路设计时,分离元器件当中,电阻约占30%。由于电阻占元器件的比例较大,所以,这种分离式电阻给PCB板下游工序贴装与插接等工艺增添了不少麻烦,同时,由于通过焊接等方式连接于电路板中,因此,存在阻抗匹配性差、不稳定等诸多问题。
发明内容
本发明的主要目的在于,针对上述现有技术中的不足,提供一种应用在线路板上的盲埋电阻的制作工艺。
本发明解决现有技术问题所采用的技术方案是:一种盲埋电阻的制作工艺,包括:
提供一绝缘基板;
以定位还原墨水为材料,在所述绝缘基板的上表面形成一墨水层;
按照预定图案对所述墨水层进行曝光、显影以形成固化于所述绝缘基板上表面的电阻图形;
在所述电阻图像的表面形成一镍磷合金层。
优选地,在所述电阻图形的表面形成一镍磷合金层之前,还包括:
对所述电阻图形的表面进行物理处理,以使得所述电阻图像的表面平整,厚度均匀。
优选地,在所述电阻图形的表面形成一镍磷合金层之前,还包括:
对所述电阻图形的表面进行化学处理,以使得所述电阻图形表面活化。
优选地,所述物理处理为磨刷处理或等离子处理工艺。
优选地,所述化学处理为表面预活化处理工艺。
优选地,在所述电阻图形的表面形成一镍磷合金层具体为:
通过化学镀工艺在所述电阻图形的表面进行化学镀形成所述镍磷合金层。
优选地,以定位还原墨水为材料,在所述绝缘基板的上表面形成一具有墨水层具体包括:
以定位还原墨水为材料,在所述绝缘基板的上表面通过印刷工艺印刷形成所述具有可化学镀的墨水层;
对所述墨水层进行预烘烤,烘干温度为70℃―90℃,时间为15―20分钟;
对所述墨水层进行再烘烤,烘干温度为130℃―160℃,时间为40―50分钟。
优选地,所述定位还原墨水包含以下组分及含量(重量)的原料制成:
环氧树脂乳液40%-60%、金属粉10%-35%、溶剂1%-15%及固化剂5%-20%。
优选地,所述环氧树脂乳液为溶剂型环氧树脂乳液。
根据本发明提供的盲埋电阻的制作工艺,通过在绝缘基板上印刷定位还原墨水,再墨水层进行曝光显影形成电阻图形,最后在电阻图形上镀镍磷合金层即可。形成的盲埋电阻是与绝缘基板集成一体的,相对于传统的分离式电阻,可以省去PCB板下游工序贴装与插接等工艺,大大缩短了电路板的制程,提高了生产效率,降低了生产成本,同时,这种盲埋电阻的阻抗匹配性好、性能稳定。
附图说明
图1是本发明一个实施例盲埋电阻的制作工艺的流程图;
图2是本发明另一个实施例盲埋电阻的制作工艺的流程图。
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
参照图1所示,图1是本发明提供的盲埋电阻的制作工艺一个实施例的流程图,该工艺包括:
S101、提供一绝缘基板。
具体的,可以提供一绝缘板材,将该绝缘板材按照尺寸要求,裁剪成所述绝缘基板。可以理解的是,绝缘板材一般可以采用玻钎板等。
需要说明的是,与普通的电路板印刷制作工艺不同的是,本发明中采用的绝缘基板作为板材,也就是绝缘基板上没有覆铜层,其上、下表面均为绝缘表面,而传统的电路板制作工艺中是采用的覆铜基板作为板材,也就是表面具有覆铜层。
S102、以定位还原墨水为材料,在所述绝缘基板的上表面形成一墨水层。
本发明中所述的墨水层具有一定的粘接性,可以通过如下步骤形成在绝缘基板的表面:
具体的,首先,以定位还原墨水为材料在所述绝缘基板的上表面通过印刷工艺印刷形成所述墨水层。其中,可采用100-140目丝网涂布。然后,再对所述墨水层进行预烘干,烘干温度为70℃―90℃,时间为15―20分钟;进一步地,对所述墨水层进行再烘烤,烘干温度为130℃―160℃,时间为40―50分钟。
S103、按照预定图案对所述墨水层进行曝光、显影以形成固化于所述绝缘基板上表面的电阻图形。
具体的,该步骤中,可以先通过曝光将预定图像部分进行固化,再通过显影剂将固化部分之外的部分冲洗掉即可,保留固化的部分也就是电阻图形。
需要说明的是,由于本发明是直接在绝缘基板表面印刷定位还原墨水的,而定位还原墨水具有油墨的特性,可以通过曝光工艺固化,并可以通过显影工艺冲洗掉多余部分。所以,该工艺中只需要通过曝光和显影后即可在绝缘基板的表面形成方形或其他特定形状的电阻图形。区别于现有技术中采用覆铜基板制作线路时,需要进行曝光、显影,还要对铜层进行蚀刻,以及后续工序才能得到预定图案的线路。
S104、在所述电阻图像的表面形成一镍磷合金层。
也就是说,墨水层作为形成镍磷合金层的基础层,只有形成墨水层之后,才能在,需要在电阻图形的表面镀上镍磷合金层,如此,镍磷合金层即可作为电阻使用,其电阻值可以根据需要调整镍磷合金层的长度、宽度及厚度等即可改变电阻值,以使得电阻值符合要求,例如20-100Ω。
在本发明的一个实施例中,在所述电阻图形的表面形成一镍磷合金层具体为:通过化学镀工艺在所述电阻图形的表面进行化学镀形成所述镍磷合金层。
例如选择含有镍的盐与含有磷的还原剂等溶液进行化学镀即可形成所述镍磷合金层。
通过上述工艺步骤即可形成贴合在绝缘基板上的镍磷合金层,该镍磷合金层集成在绝缘基板上的,作为电阻使用,这种直接集成于绝缘基板上的电阻称为盲埋电阻。
根据本实施例提供的盲埋电阻的制作工艺,通过在绝缘基板上印刷定位还原墨水,再墨水层进行曝光显影形成电阻图形,最后在电阻图形上镀镍磷合金层即可。形成的盲埋电阻是与绝缘基板集成一体的,相对于传统的分离式电阻,可以省去PCB板下游工序贴装与插接等工艺,大大缩短了电路板的制程,提高了生产效率,降低了生产成本,同时,这种盲埋电阻的阻抗匹配性好、性能稳定。
参照图2所示,图2是本发明提供的盲埋电阻的制作工艺另一个实施例的流程图,该工艺包括:
S201、提供一绝缘基板。
具体的,可以提供一绝缘板材,将该绝缘板材按照尺寸要求,裁剪成所述绝缘基板。可以理解的是,绝缘板材一般可以采用玻钎板等。
S202、以定位还原墨水为材料,在所述绝缘基板的上表面形成一墨水层。
本发明中所述的墨水层具有一定的粘接性,可以通过如下步骤形成在绝缘基板的表面:
具体的,首先,以定位还原墨水为材料在所述绝缘基板的上表面通过印刷工艺印刷形成所述墨水层。其中,可采用100-140目丝网涂布。然后,再对所述墨水层进行预烘干,烘干温度为70℃―90℃,时间为15―20分钟;进一步地,对所述墨水层进行再烘烤,烘干温度为130℃―160℃,时间为40―50分钟。
S203、按照预定图案对所述墨水层进行曝光、显影以形成固化于所述绝缘基板上表面的电阻图形。
具体的,该步骤中,可以先通过曝光将预定图像部分进行固化,再通过显影剂将固化部分之外的部分冲洗掉即可,保留固化的部分也就是电阻图形。
S204、对所述电阻图形的表面进行物理处理,以使得所述电阻的表面平整,厚度均匀。可选地,上述物理处理可以是磨刷处理或等离子处理工艺。
S205、对所述电阻图形的表面进行化学处理,以使得所述电阻图形表面活化。由于后续工序需要在电阻图形的表面镀一层镍磷合金层,因此,该步骤通过对电阻图形的表面进行化学处理后,可以去除表面的树脂,而使得高分子部分暴露出来,以便于镀上的镍磷合金层与电阻图形表面结合更加可靠。可选地,上述化学处理可以采用表面预活化处理工艺。
具体的,表面预活化处理工艺可以依次包括酸洗—水洗—还原—再水洗等。
S206、在所述电阻图形的表面形成一镍磷合金层。
也就是说,墨水层作为形成镍磷合金层的基础层,只有形成墨水层之后,才能在需要在电阻图形的表面镀上镍磷合金层,如此,镍磷合金层即可作为电阻使用,其电阻值可以根据需要调整镍磷合金层的长度、宽度及厚度等即可改变电阻值,以使得电阻值符合要求,例如20-100Ω。
在本发明的一个实施例中,在所述电阻图形的表面形成一镍磷合金层具体为:通过化学镀工艺在所述电阻图形的表面进行化学镀形成所述镍磷合金层。
例如选择含有镍的盐与含有磷的还原剂等溶液进行化学镀即可形成所述镍磷合金层。
在化学镀形成镍磷合金层之后,还可以进行水洗及烘干成型等工艺步骤。
通过上述工艺步骤即可形成贴合在绝缘基板上的镍磷合金层,该镍磷合金层集成在绝缘基板上的,作为电阻使用,这种直接集成于绝缘基板上的电阻称为盲埋电阻。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
根据本实施例提供的盲埋电阻的制作工艺,通过在绝缘基板上印刷定位还原墨水,再墨水层进行曝光显影形成电阻图形,最后在电阻图形上镀镍磷合金层即可。形成的盲埋电阻是与绝缘基板集成一体的,相对于传统的分离式电阻,可以省去PCB板下游工序贴装与插接等工艺,大大缩短了电路板的制程,提高了生产效率,降低了生产成本,同时,这种盲埋电阻的阻抗匹配性好、性能稳定。
需要说明的是,作为可选地,上述各个实施例中的定位还原墨水可以包含以下组分及含量(重量)的原料制成:环氧树脂乳液40%-60%、金属粉(例如铜、铁、铝等)10%-35%、溶剂(例如苯类、酮类)1%-15%及固化剂(例如氨基树脂)5%-20%。
其中,环氧树脂乳液,作为粘稠剂,具有较好的收缩性,使得整个定位还原墨水具有较好的附着力,保证使用过程中,印制的盲埋电阻能够牢牢粘接于玻纤板上,优选的,该环氧树脂溶液为溶剂型环氧树脂乳液。
金属粉作为填料,对于金属粉而言,其成本较低。而溶剂为该定位还原墨水的重要成分之一,一方面可增强定位还原墨水的流动性,使得定位还原墨水在印制电阻图形过程中,能够均匀密实地印制在绝缘基板上,另一方面,可以增强各种组分之间的粘聚力,使得各个成分能够均匀混合。
固化剂可使得环氧树脂固化,呈现良好的粘接性能。
该定位还原墨水可以采用如下制备方法制得:
按照以下重量比,配置原料:环氧树脂乳液40%-60%、金属粉10%-35%、溶剂1%-15%及固化剂5%-20%。依次将上述树脂乳液、金属粉粉、固化剂加入及溶剂加入搅拌容器;将加入至上述搅拌容器(pp筒或316不锈钢桶)中,将环氧树脂乳液、金属粉、固化剂及溶剂进行充分搅拌混合均匀,得到所述定位还原墨水,制成的定位还原墨水为一种浆体状态。
此外,经试验证明,通过上述实施例的工艺制得的盲埋电阻相对于传统的分离式电阻,具有如下优点:
1、在高密度/高速传输电路上的优势:
(a)可提高线路的阻抗匹配性能;
(b)缩短了信号传输的路径,减少了寄生电感;
(c)消除了分离式电阻表面贴装和插装工艺中产生的感抗;
(d)减少信号串扰、噪声和电磁干扰;
2、在替代贴装电阻方面的优势:
(a)减少了被动元器件,提高了主动元器件贴装的密度;
(b)因为直接成型于绝缘基板,所以较少了电路板上的Via孔,进而提高了板面布线能力;
(c)因为直接成型于绝缘基板,所以较少了电路板上的焊接点,进而提高了电器件组装后的稳定性;
3、集成后的盲埋电阻在稳定性方面的优势;
(a)冷热循环后盲埋电阻损耗低,大约为50PPM,而其他分离式电阻损耗为100-300PPM;
(b)在110℃的环境下存放10000小时后,电阻只增加2%左右;
(c)在宽频范围内进行稳定性测试,小于20GHZ。
4、只要通过简单的调整其外形尺寸就能合成各种规格的电阻值,而且完全可以与线间感抗相匹配。
5、再设计高密度电路中,采用盲埋电阻可以大大节省成本,并且可以减少返修工作。
6、采用盲埋电阻可以减少PCB板的层数和尺寸,降低PCB板的重量和制造成本。
综上所述,根据本发明提供的盲埋电阻的制作工艺,通过在绝缘基板上印刷定位还原墨水,再墨水层进行曝光显影形成电阻图形,最后在电阻图形上镀镍磷合金层即可。形成的盲埋电阻是与绝缘基板集成一体的,相对于传统的分离式电阻,可以省去PCB板下游工序贴装与插接等工艺,大大缩短了电路板的制程,提高了生产效率,降低了生产成本,同时,这种盲埋电阻的阻抗匹配性好、性能稳定。
以上所述仅为本发明的优选实施例,并非因此限制其专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (9)
1.一种盲埋电阻的制作工艺,其特征在于,包括:
提供一绝缘基板;
以定位还原墨水为材料,在所述绝缘基板的上表面形成一墨水层;
按照预定图案对所述墨水层进行曝光、显影以形成固化于所述绝缘基板上表面的电阻图形;
在所述电阻图形的表面形成一镍磷合金层。
2.根据权利要求1所述的盲埋电阻的制作工艺,其特征在于,在所述电阻图形的表面形成一镍磷合金层之前,还包括:
对所述电阻图形的表面进行物理处理,以使得所述电阻图形的表面平整,厚度均匀。
3.根据权利要求2所述的盲埋电阻的制作工艺,其特征在于,在所述电阻图形的表面形成一镍磷合金层之前,还包括:
对所述电阻图形的表面进行化学处理,以使得所述电阻图形表面活化。
4.根据权利要求2所述的盲埋电阻的制作工艺,其特征在于,所述物理处理为磨刷处理或等离子处理工艺。
5.根据权利要求3所述的盲埋电阻的制作工艺,其特征在于,所述化学处理为表面预活化处理工艺。
6.根据权利要求1所述的盲埋电阻的制作工艺,其特征在于,在所述电阻图形的表面形成一镍磷合金层具体为:
通过化学镀工艺在所述电阻图形的表面进行化学镀形成所述镍磷合金层。
7.根据权利要求1所述的盲埋电阻的制作工艺,其特征在于,以定位还原墨水为材料,在所述绝缘基板的上表面形成一具有墨水层具体包括:
以定位还原墨水为材料,在所述绝缘基板的上表面通过印刷工艺印刷形成具有可化学镀的所述墨水层;
对所述墨水层进行预烘烤,烘干温度为70℃―90℃,时间为15―20分钟;
对所述墨水层进行再烘烤,烘干温度为130℃―160℃,时间为40―50分钟。
8.根据权利要求1至7中任一项所述的盲埋电阻的制作工艺,其特征在于,所述定位还原墨水包含以下组分及含量(重量)的原料制成:
环氧树脂乳液40%-60%、金属粉10%-35%、溶剂1%-15%及固化剂5%-20%。
9.根据权利要求8所述的盲埋电阻的制作工艺,其特征在于,所述环氧树脂乳液为溶剂型环氧树脂乳液。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510267346.2A CN104968144B (zh) | 2015-05-21 | 2015-05-21 | 盲埋电阻的制作工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510267346.2A CN104968144B (zh) | 2015-05-21 | 2015-05-21 | 盲埋电阻的制作工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104968144A CN104968144A (zh) | 2015-10-07 |
CN104968144B true CN104968144B (zh) | 2018-05-01 |
Family
ID=54222021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510267346.2A Expired - Fee Related CN104968144B (zh) | 2015-05-21 | 2015-05-21 | 盲埋电阻的制作工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104968144B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0615257A2 (en) * | 1993-03-09 | 1994-09-14 | Koninklijke Philips Electronics N.V. | Laminated structure of a metal layer on a conductive polymer layer and method of manufacturing such a structure |
CN1139821A (zh) * | 1995-06-06 | 1997-01-08 | 纳幕尔杜邦公司 | 厚膜电阻元件制造方法 |
CN101355855A (zh) * | 2008-08-13 | 2009-01-28 | 东莞生益电子有限公司 | 采用不锈钢网直接丝印成型在印制线路板埋入电阻的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI266568B (en) * | 2004-03-08 | 2006-11-11 | Brain Power Co | Method for manufacturing embedded thin film resistor on printed circuit board |
-
2015
- 2015-05-21 CN CN201510267346.2A patent/CN104968144B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0615257A2 (en) * | 1993-03-09 | 1994-09-14 | Koninklijke Philips Electronics N.V. | Laminated structure of a metal layer on a conductive polymer layer and method of manufacturing such a structure |
CN1139821A (zh) * | 1995-06-06 | 1997-01-08 | 纳幕尔杜邦公司 | 厚膜电阻元件制造方法 |
CN101355855A (zh) * | 2008-08-13 | 2009-01-28 | 东莞生益电子有限公司 | 采用不锈钢网直接丝印成型在印制线路板埋入电阻的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104968144A (zh) | 2015-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11763975B2 (en) | Inductor built-in substrate and method for manufacturing the same | |
KR101135912B1 (ko) | 프린트 배선판 | |
US20160163444A1 (en) | Multilayer seed pattern inductor, manufacturing method thereof, and board having the same | |
CN110351955B (zh) | 一种具有局部电厚金pad的pcb的制作方法 | |
TWI657729B (zh) | 印刷電路板中的通孔 | |
US6284982B1 (en) | Method and component for forming an embedded resistor in a multi-layer printed circuit | |
CN103987213B (zh) | 制备形成有铜薄层的衬底的方法、制造印制电路板的方法及由此制造的印制电路板 | |
US20190343001A1 (en) | Printed circuit boards with thick-wall vias | |
WO2005060324A1 (ja) | 多層プリント配線板及びその多層プリント配線板の製造方法 | |
CN110612783A (zh) | 印刷配线板及其制造方法 | |
CN113056116A (zh) | 一种镀孔铜的方法及电路板的加工方法 | |
US8187479B2 (en) | Manufacturing method of printed circuit board | |
US4724040A (en) | Method for producing electric circuits on a base boad | |
CN105744740A (zh) | 印刷电路板及其制造方法 | |
US5863447A (en) | Method for providing a selective reference layer isolation technique for the production of printed circuit boards | |
US8904631B2 (en) | Method of fabricating an interconnect device | |
CN104968144B (zh) | 盲埋电阻的制作工艺 | |
US7240431B2 (en) | Method for producing multilayer printed wiring board, multilayer printed wiring board, and electronic device | |
JP2014172313A (ja) | グラビアオフセット印刷用凹版およびその作成方法 | |
KR20040061410A (ko) | 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법 | |
US11412612B2 (en) | Implementing embedded wire repair for PCB constructs | |
CN102076181A (zh) | 分级金手指的制作方法 | |
JPH036880A (ja) | ブリント配線板及びその製造方法 | |
JPH02146793A (ja) | 印刷回路基板の製造方法 | |
JPH10335779A (ja) | パターン形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180501 Termination date: 20200521 |