CN104867524B - 用于数据处理的方法、装置和设备 - Google Patents

用于数据处理的方法、装置和设备 Download PDF

Info

Publication number
CN104867524B
CN104867524B CN201510087702.2A CN201510087702A CN104867524B CN 104867524 B CN104867524 B CN 104867524B CN 201510087702 A CN201510087702 A CN 201510087702A CN 104867524 B CN104867524 B CN 104867524B
Authority
CN
China
Prior art keywords
unit
data bit
state
equipment
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510087702.2A
Other languages
English (en)
Other versions
CN104867524A (zh
Inventor
T.柯恩
U.洛伊布尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104867524A publication Critical patent/CN104867524A/zh
Application granted granted Critical
Publication of CN104867524B publication Critical patent/CN104867524B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2293—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

提出了一种用于数据处理的方法，包括：（i）把用于存储器的数据位的每个单元的电变量转换为时域；以及（ii）通过比较至少两个数据位的转换的电变量来确定预定状态。

Description

用于数据处理的方法、装置和设备
背景技术
本公开的实施例涉及采用差动读取的存储器的数据位（每数据位具有至少两个单元）的空白检测。
发明内容
第一实施例涉及用于数据处理的方法，包括：把用于存储器的数据位的每个单元的电变量转换为时域，并通过比较至少两个数据位的转换的电变量来确定预定状态。
第二实施例涉及设备，包括差动读取存储器，其中每个数据位由一组至少两个存储单元来表示，并且其中该组的所述至少两个存储单元是原单元（true cell）和补单元（complementary cell）。所述设备进一步包括配置成把用于数据位的每个单元的电变量转换为时域的转换级，和配置成通过比较至少两个数据位的转换的电变量来确定预定状态的处理单元。
第三实施例涉及用于数据处理、用于确定至少一个数据位的预定状态的设备。所述设备包括用于把用于存储器的数据位的每个单元的电变量转换为时域的装置，和用于通过比较至少两个数据位的转换的电变量来确定预定状态的装置。
第四实施例针对可直接加载到数字处理设备的存储器的计算机程序产品，包括用于执行本文所述方法的软件代码部分。
附图说明
参照附图示出并说明实施例。附图用来说明基本原理，使得仅用于理解基本原理的必要方面被说明。附图不是按比例绘制的。在附图中，相同的附图标记表示相同的特征。
图1示出了将电流分布到时域分布的这种转换可视化的示例图；
图2示出了包括一个原单元和一个补单元的补码单元（complement cell）的时域感测的示例；
图3示出了包括相同存储设备的三个补码单元都处于空白状态的示意图；
图4示出了补码单元处于补码模式，即，不处于空白状态；
图5示出了以上解释的示例的实现方式。它允许，例如，当检测到第一个“0”值时，在时间的预定义时刻检查补码单元中的双“0”值；以及
图6示出了如果补码单元包括四个单元（即，两个原单元和两个补单元），则用于空白检测的另外的实施例。
具体实施方式
所述示例针对空白状态检测，其是一个可受检测影响的示例性状态。然而，基于本文所述的概念，可相应地检测其他预定状态。
在非易失性存储器（NVM）中引入差动读取提高了可靠性，例如，甚至在大量的写入/擦除周期之后，但是每数据位需要（至少）两个NVM单元（也被称为单元对）。所述数据位从而可由补码单元表示，其中补码单元包括至少一个原单元和至少一个补单元。尤其是，该补码单元可包括相等数量的原单元和补单元。
举例来说，补码单元（表示数据位）的逻辑“0”可与原单元的物理“0”和补单元的物理“1”相关联。补码单元的逻辑“1”可与原单元的物理“1”和补单元的物理“0”相关联。
应当指出的是：物理“0”可被视为分配给状态“0”的物理属性。相应地，物理“1”可被视为分配给状态“1”的物理属性。
因此，存储器的两个相关的NVM单元可以存储互补信息，即，它们具有相反的状态。仅具有补单元状态的位可被成功解码，即，单元对的两个单元的其中一个必须处于写入状态，而另一个单元必须处于擦除状态以允许成功的数据解码。
然而，擦除包括若干数据位（每个都由两个存储单元表示）的存储部分，例如，扇区或页面，导致具有两个单元都处于擦除状态的一种状态，所谓的存储部分的“空白状态”。因此，在擦除操作之后，用于单元对的数据位尚未被定义。读取单元对可以导致不可预知的结果，或者其甚至可以为重复读操作提供不同的结果。
因此，如果软件读取空白状态，则这种读操作的结果是不可预知的。因此，对于软件，可能需要附加的措施以确定该单元对是否处于这种空白状态。所述空白状态可以指擦除或尚未编程的存储区域。
所提出的解决方案尤其解决了在不增加时间用于空白检测的情况下（例如，由于单独的读操作）以及在不失去差动读取的优点并防止显著区域增加和模拟域中的复杂操作（电流或电压比较器）的情况下如何检测空白状态的读取的问题。
一个实施例涉及每位体系结构（例如，阵列体系结构或阵列结构）两个单元的读取操作（也被称为“感测”），其中所述两个单元是差动单元，即，一个单元被视为原单元而另一个单元被视为补单元。
另一个实施例可涉及每位体系结构具有多于两个单元的场景。举例来说，两个（或多个）原单元和两个（或多个）补单元可用来表示单一数据位。在下文中，针对具有单元对的补码单元的示例不是当前方法的限制，因为也有可能是用于每个补码单元的几个原单元和几个补单元。
在读取（感测）模式中，两个单元可以相互比较，并且电流差的标记可被编码在一个数字状态“1”或“0”。当进行实际的读操作时，存储部分的内容可检查它是否包含有效数据（即，补码数据）或该单元是空白的。
补码单元（即，原单元和补单元）的单元之间的物理差异可基于电压、电阻、电流的变化和/或随时间推移的信号的变化。由于循环、老化或温度影响，所述物理差异可导致可阻碍补码数据的检测的附加移位。
本文提出的解决方案的优点是：它可以以高可靠性应付数字分析。
本文提出的解决方案的示例可以利用基于转换为时域的存储在补码单元中的数据的检测。图1示出了将电流分布到时域分布的这种转换可视化的示例图。该转换可通过经由电容器C直到电压U的跳变点对电流I求积分来实现。图1中的符号“#”表示若干出现，从而导致显示值“1”的单元和显示值“0”的单元的单元分布。根据图1所示的示例，状态“1”的单元分布101和状态“0”的单元分布被示出在电流域以及时域中。
图2示出了包括一个原单元和一个补单元的补码单元的时域感测的示例。根据图1所示的那个来表示单元分布201。如果补码单元携带有效数据（在场景202中指示的），那么该数据在被编程为零的单元(原或补码)的状态被识别时被确定。这可能是在决定时间204检测到零之后的情况。在擦除或空白状态中，比较相应地工作，但在这种情况下，两个单元都被分配给零单元状态。感测操作只是检测较快的单元并给较慢的单元分配状态“1”，虽然较慢的单元也可以处于空白状态。因此，不可能在时间205读过第一个“0”之后经由标准决定确定补码单元是否处于空白状态或包含有效数据。
因此，提出的解决方案尤其可以在检测到第一个“0”之后进行与其他补码单元的比较。所述其他的补码单元可以是相同存储设备，尤其是存储区域的相邻单元，例如，非易失性存储器的相同页面或扇区的补码单元。如果一个补码单元中的两个相继的“0”值已在预定数量的其他补码单元上被检测到，从而其将是用于存储区域的空白状态的强有力的指示。
图3示出了包括相同存储设备的三个补码单元301、302和303都处在空白状态的时序图。补码单元301至303可受共同擦除过程的影响。因此，如果它们被擦除或者如果它们之前从未编程，则它们都可处于空白状态。另一方面，如果之前对存储设备进行了编程，那么补码单元301至303的每个都携带由各自的原单元和补单元二者所指示的有效数据，即，逻辑“0”或“1”。
在时间t0，已从补码单元301中读取了第一个“0”值，并且已从补码单元303中读取了两个零（原单元和补码单元）。因此，当第一个“0”值在t0这一时间从补码单元302中被读取时，可作出进一步的决定，即该补码单元302（以及还有其他补码单元301和303）处于空白状态。换言之，在时间t0，当从补码单元302中读取第一个“0”值时，已在补码单元302的附近（或在相同的存储区域中），从至少一个其他补码单元303中读取了两个“0”值。从而至少读过两个“0”值一次可以是用于决定该存储区域处于空白状态的标准。然而，如果两个“0”值从一个以上其他补码单元中读取，那么可以是一个选项来决定该存储区域处于空白状态。所述其他补码单元可以是相邻的补码单元或它们可以是相同存储区域的补码单元。就其中两个“0”值被从预定数量的（相邻的）补码单元中读取的情况，可以是一个选项来确定该存储区域处于空白状态。
图4示出了补码单元301至303处于补码模式，即，不处于空白状态。在这个示例中，在时间t0，从补码单元301至303中仅读取单一“0”值。因此，当第一个“0”值在t0这一时间从补码单元302中被读取时，可作出该补码单元302（以及还有其他补码单元301和303）处于携带（有效）补码数据的补码模式的决定。换言之，对于处于补码模式的补码单元，两个相继的“0”值仅可能是在错误的情况下。
因此，可为图3和图4所示的两种场景预定义时间t0。在t0这一时间或之后，可以作出补码单元301至303是处于空白状态（如果至少一个补码单元读取显示两个“0”值）还是处于携带有效数据的补码模式（如果对于补码单元没有相继的“0”值被确定）的决定。
图5示出了以上解释的示例的实现方式。它允许，例如，当检测到第一个“0”值时，在时间的预定义时刻检查补码单元中的双“0”值。
图5示出了几个锁存器411至416。锁存器411至416的每个都可具有输入EN（使能输入）和输入D（数据输入）。当输入EN被设定为“0”时，相应的锁存器的输出保持不变而不管其输入D，该锁存器处于所谓的冻结状态。如果输入EN被设定为“1”，那么锁存器的输出对应于它的输入D，它操作在所谓的“透明”模式中。
第一存储单元的逻辑“0”信号被馈送到感测放大器401，并且第二存储单元的逻辑“1”信号被馈送到感测放大器402。第一和第二存储单元是如上所述的补码单元的一部分。感测放大器401和402的输出被馈送到检测两个输出是否指示“0”值的逻辑405。在这种情况下，锁存器414由逻辑405设置。
感测放大器401和402的输出被进一步连接到逻辑407，感测放大器401的输出还被存储在锁存器411中，而感测放大器402的输出也被存储在锁存器412中。
逻辑407由在针对第一和第二存储单元的读访问期间确定的第一个“0”值触发。当检测到第一个“0”值时，由逻辑407来提供保持信号409。保持信号409“冻结”锁存器411、412和413的状态。
因此，第三存储单元的逻辑“1”信号被馈送到感测放大器403，并且第四存储单元的逻辑“0”信号被馈送到感测放大器404。第三和第四存储单元可以是如上所述的补码单元的一部分。感测放大器403和404的输出被馈送到检测两个输出是否指示“0”值的逻辑406。在这种情况下，锁存器413由逻辑406设置。
感测放大器403和404的输出被进一步连接到逻辑408，感测放大器403的输出还被存储在锁存器415中，而感测放大器404的输出也被存储在锁存器416中。
逻辑408由在针对第三和第四存储单元的读访问期间确定的第一个“0”值触发。当检测到第一个“0”值时，由逻辑408来提供保持信号410。保持信号410“冻结”锁存器414、415和416的状态。
保持信号409被连接到锁存器411至413的输入EN，保持信号410被连接到锁存器414至416的输入EN。锁存器411的输入D被连接到感测放大器401的输出；锁存器412的输入D被连接到感测放大器402的输出；锁存器415的输入D被连接到感测放大器403的输出；以及锁存器416的输入D被连接到感测放大器404的输出。锁存器413的输入D被连接到逻辑406的输出，如果从第三存储单元和第四存储单元读取两个“0”值，则其提供逻辑“1”信号。锁存器414的输入D被连接到逻辑405的输出，如果从第一存储单元和第二存储单元读取两个“0”值，则其提供逻辑“1”信号。
因此，根据图5所示的示例，在从第一存储单元读取第一个“0”值之后，值“0”被存储在锁存器411中，并且第二存储单元的值“1”被存储在锁存器412中。此外，从第四存储单元读取第一个“0”值并存储在锁存器416中。第三存储单元的值“1”被存储在锁存器415中。来自第一存储单元的第一个“0”值触发保持信号409，其冻结锁存器411至413的状态，并且来自第四存储单元的第一个“0”值触发保持信号410，其冻结锁存器414至416的状态。锁存器413的输出指示两个“0”值是否由逻辑406检测，并且锁存器414的输出指示两个“0”值是否由逻辑405检测。
从而，依赖于锁存器414的输出可作出包括第一单元和第二单元的补码单元是否处于空白状态的决定，即，包括第三单元和第四单元的（例如，相邻）补码单元是否处于由第三单元和第四单元二者中的“0”值指示的空白状态。反过来同样适用，即依赖于锁存器413的输出可作出包括第三单元和第四单元的补码单元是否处于空白状态的决定，即，包括第一单元和第二单元的（例如，相邻）补码单元是否处于由第一单元和第二单元二者中的“0”值指示的空白状态。
在图5所示的示例中，在补码单元的两个单元中不存在两个“0”值（即，第一和第二单元不存在，第三和第四单元也不存在）。因此，锁存器413和锁存器414两者都不指示（相邻）补码单元的两个“0”值。
图5所描绘的示例允许作出空白状态是否基于单一（相邻）补码单元被检测到的决定。然而，应当指出的是：这种决定可以基于一个以上的（相邻）补码单元，尤其是基于相同存储区域（例如，存储扇区或存储页面）的几个补码单元。该决定因此可以是多数决定，或它可以基于指示两个“0”值的至少一个单一补码单元。
图6示出了如果补码单元包括四个单元（即，两个原单元和两个补单元），则用于空白检测的另外的实施例。该方法也可以被认为是“2+2编码”，即，具有每一类型的两个单元来表示有效数据位。从而每个补码单元由四个存储单元表示。
图6示出了相同存储设备的三个补码单元601、602和603都处在空白状态的示例。补码单元601至603可受共同擦除过程的影响。因此，如果它们被擦除或者如果它们之前从未编程，则它们都处于空白状态。另一方面，如果之前对存储设备进行了编程，那么补码单元601至603的每个都携带由两个原单元和两个补单元所指示的有效数据，即，逻辑“0”或“1”。
在时间t0，已从补码单元601中读取了两个“0”值，并且已从补码单元603中读取了三个“0”值。因此，当两个“0”值在t0这一时间从补码单元602中被读取时，可以作出该补码单元602（以及还有其他补码单元601和603）处于空白状态的决定。换言之，在至少一个其他补码单元中检测到至少三个“0”值可以是用于包括补码单元601至603的存储区域的空白状态的强有力的指示。
另外的实施例和优点：
所提出的解决方案尤其提高了通过比较补码单元来决定存储区域（例如，存储页面或存储扇区）是否处于空白状态的可靠性，其中每个补码单元可包括至少一个原单元和至少一个补单元。可以进行与至少一个另外的补码单元的至少一个比较以确定实际的补码单元（以及至少一个另外的补码单元）是否处于空白状态。该空白状态可以是先前擦除操作的结果，或者它可以是之前尚未编程的存储区域的状态。
最好，所述经受比较的至少一个补码单元可以是相邻的或邻近的补码单元。
单一数据位可由补码单元编码，其中补码单元可以包括至少一个原单元和至少一个补单元。尤其是，用于编码单一位的补单元的数量和原单元的数量可以是相等的。
该解决方案允许可在很大程度上对分布移位不敏感的差动法也是一个优点。
此外，所提出的解决方案可应用到各种各样的补码存储器。
本文提出的示例尤其可基于以下解决方案的至少一种。尤其是可以利用以下特征的组合来达到期望的结果。该方法的特征可与设备、装置或系统的任何一个或多个特征相结合，或反之亦然。
提出了一种用于数据处理的方法，包括把用于存储器的数据位的每个单元的电变量转换为时域，并通过比较至少两个数据位的转换的电变量来确定预定状态。
应当指出的是：预定状态可以是空白状态。作为替代，该预定状态可以是完全的编程状态。
该预定状态尤其可以基于单元的状态是源自单一（单元）分布还是源自一个以上的（尤其是两个）（单元）分布来确定。
存储区域可包括若干数据位，其中每个数据位可由补码单元表示。所述补码单元包括至少一个原（存储）单元和至少一个补（存储）单元。举例来说，所述补码单元可以包括具有一个原单元和一个补单元的一对单元。还有一种选项是所述补码单元包括几对单元。单元有利地布置在同一块存储器上。
数据位可以包括两个差动存储单元，并且电变量可以是存储单元或与该存储单元相关联的电流或电压。举例来说，原存储单元的电流和补码存储单元的电流可被确定为电变量。各自的电流或源自所述电流的电压，例如经由积分，被转换为时域。因此，一段时间（或持续时间）可以指示电变量（即，电流或电压）的量。
预定状态（例如，空白状态）可针对（差动读取）存储器的单一数据位（包括至少两个补存储单元）或者很多数据位（例如，页面或扇区）来确定。
至少一个其他位可以是至少一个相邻或邻近的补码单元。
因此，通过检查相同存储设备上的其他存储单元（数据位），可推断出其他数据位和/或实际数据位是否处于，例如，空白状态。
在实施例中，所述预定状态是空白状态。
在实施例中，所述预定状态基于单元的状态是源自单一单元分布还是源自两个单元分布来确定。
在实施例中，所述数据位是存储器的相同部分的一部分。
所述数据位可以是非易失性存储器的一部分，尤其是存储器的页面或扇区的一部分。应当指出的是：该数据位可以是（整体上）受擦除过程影响的存储器的部分的一部分。
在实施例中，该方法进一步包括通过比较至少两个数据位的转换电变量内的状态指示符的出现来确定存储器的预定状态。
在实施例中，所述状态指示符被分配给在读操作期间获得的第一预定义值或第二预定义值。
该比较可以导致时域中的竞态条件。举例来说，原单元和补单元之间的比较可以以第一逻辑“0”作为示例性状态指示符赢得竞赛的方式进行。基于检测该状态指示符，用于原单元和补单元的锁存器可被锁定。此外，将指示两个相继的“0”值（即，两个状态指示符）是否出现在相邻的补码单元（即，数据位）中的另外的锁存器可被锁定。如果是这样，所述两个状态指示符可以是该数据位处于预定状态（例如，空白状态）的强有力的指示。否则，可能（还）没有预定状态（例如，空白状态）的这种指示。
在实施例中，方法进一步包括，如果在第一数据位中检测到一个状态指示符之前，在至少一个第二数据位中已检测到至少两个状态指示符，则为第一数据位确定预定状态。
所述状态指示符可以是从单元（不论是原单元还是补单元）中读取的任何值，其提供了数据位（例如，包括原单元和补单元的补码单元）可处于预定状态的可能性。因此，单一状态指示符可能不足以确定当前的数据位(补码单元)是否处于预定状态。
在实施例中，所述方法进一步包括，如果在第一数据位中检测到一个状态指示符之前，在至少一个第二数据位中已检测到至少两个状态指示符，则为存储器的数据位确定预定状态。
在实施例中，所述方法进一步包括，如果在第一数据位中检测到一个状态指示符之前，在至少一个第二数据位中尚未检测到至少两个状态指示符，则确定第一数据位不处于预定状态。
在实施例中，每个数据位由一组至少两个存储单元表示，其中该组的至少两个存储单元是差动读取存储器的补单元。
在实施例中，所述存储单元是非易失性存储器的存储单元。
在实施例中，所述差动读取存储器包括下列中的至少一个：浮栅单元，PCRAM、RRAM、MRAM、MONOS设备，纳米晶单元和ROM。
提出了一种设备，该设备包括差动读取存储器，其中每个数据位由一组至少两个存储单元表示，并且其中该组的所述至少两个存储单元是原单元和补单元。所述设备进一步包括配置成把用于数据位的每个单元的电变量转换为时域的转换级，和配置成通过比较至少两个数据位的转换的电变量来确定预定状态的处理单元。
在实施例中，所述处理单元包括：对于每个数据位，配置成确定该数据位的单元是否显示几个状态指示符的第一逻辑单元，和配置成在该数据位的单元之中检测第一状态指示符的第二逻辑单元。
在实施例中，所述第一逻辑单元被配置成将检测到几个状态指示符的信息提供给至少一个其他数据位。
尤其可将检测到几个状态指示符的信息提供给可操作用于至少一个其他数据位的处理单元。应当指出的是：该信息可用于几个其他数据位。
在实施例中，所述第二逻辑单元被配置成锁定数据位的单元的状态，以及锁定至少另一数据位是否还检测到几个状态指示符的状态。
在实施例中，处理单元被配置成：如果在第一数据位中检测到一个状态指示符之前，在至少一个第二数据位中已检测到至少两个状态指示符，则为第一数据位确定预定状态。
在实施例中，该处理单元被配置成：如果在第一数据位中检测到一个状态指示符之前，在至少一个第二数据位中已检测到至少两个状态指示符，则为存储器的数据位确定预定状态。
在实施例中，该处理单元被配置成：如果在第一数据位中检测到一个状态指示符之前，在至少一个第二数据位中尚未检测到至少两个状态指示符，则确定第一数据位不处于预定状态。
在实施例中，所述存储单元是非易失性存储器的存储单元。
在实施例中，所述差动读取存储器包括下列中的至少一个：浮栅单元，PCRAM、RRAM、MRAM、MONOS设备，纳米晶单元和ROM。
提出了一种用于数据处理的设备，用于确定至少一个数据位的预定状态。所述设备包括用于把用于存储器的数据位的每个单元的电变量转换为时域的装置，和用于通过比较至少两个数据位的转换的电变量来确定预定状态的装置。
提供了一种可直接加载到数字处理设备的存储器的计算机程序产品，包括用于执行如本文所述方法的步骤的软件代码部分。
在一个或多个示例中，本文所述的功能可至少部分地在硬件中实现，诸如特定的硬件组件或处理器。更一般地，该技术可以在硬件、处理器、软件、固件或其任何组合中实现。如果在软件中实现，可将该功能存储在计算机可读介质上或者作为一个或多个指令或代码在计算机可读介质上传送，并由基于硬件的处理单元执行。计算机可读介质可以包括对应于有形介质（诸如数据存储介质）的计算机可读存储介质，或包括任何（例如根据通信协议）促进计算机程序从一个位置传送到另一个位置的介质的通信介质。在这种形式下，计算机可读介质一般可以对应于（1）非暂时性的有形计算机可读存储介质或（2）诸如信号或载波的通信介质。数据存储介质可以是可由一个或多个计算机或者一个或多个处理器访问以为实现本公开中所描述的技术来检索指令、代码和/或数据结构的任何可用介质。计算机程序产品可以包括计算机可读介质。
举例来说，并不限制，此类计算机可读存储介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储，或其他磁存储设备、闪存，或可用来以指令或数据结构的形式存储所需的程序代码并且可由计算机访问的任何其他介质。此外，任何连接被适当地称为计算机可读介质，即，计算机可读传输介质。举例来说，如果指令使用同轴电缆、光纤电缆、双绞线、数字用户线（DSL）或无线技术（诸如红外线、无线电和微波）从网站、服务器或其他远程数据源传送，则同轴电缆、光纤电缆、双绞线、DSL或无线技术（诸如红外线、无线电和微波）被包括在介质的定义中。然而，应该理解的是：计算机可读存储介质和数据存储介质不包括连接、载波、信号或其他暂时性的介质，而是替代地针对非暂时性、有形存储介质。磁盘和光盘，如本文所用的，包括压缩光盘（CD）、激光光盘、光学光盘，数字多功能光盘（DVD）、软盘和蓝光光盘，其中磁盘通常磁性地复制数据，而光盘利用激光光学地复制数据。上述的组合也应包括在计算机可读介质的范围之内。
指令可由一个或多个处理器（诸如一个或多个中央处理单元（CPU）、数字信号处理器（DSP）、通用微处理器、专用集成电路（ASIC）、现场可编程逻辑阵列（FPGA）或其他等效的集成或离散逻辑电路）执行。因此，本文所用的术语“处理器”可指任何前面的结构或任何其他适于实现本文所述技术的结构。此外，在一些方面，本文所述的功能性可在配置用于编解码或并入组合编解码器的专用硬件和/或软件模块内提供。此外，所述技术可完全在一个或多个电路或逻辑元件中实现。
本公开的技术可以在各种各样的设备或装置（包括无线手机、集成电路（IC）或一组IC（例如，芯片组））中实现。在本公开中描述了各种组件、模块或单元以强调配置成执行本公开技术的设备的功能方面，但并不一定需要由不同的硬件单元来实现。相反，如上所述，各种单元可被组合在单一硬件单元中或由互操作的硬件单元（包括一个或多个如上所述的处理器）结合适当的软件和/或固件的集合来提供。
虽然已经公开了本公开的各种示例性实施例，但对本领域技术人员将显而易见的是：可在不脱离本公开的范围和精神的情况下，作出将实现本公开的一些优点的各种改变和修改。对本领域技术人员将显而易见的是：执行相同功能的其他组件可被适当地替换。应当提到的是：参照具体附图所解释的特征可与其他附图的特征结合，即使在那些其中还未明确提到这个的情况下。进一步，本公开的方法可在所有使用适当的处理器指令的软件实现方式中或在利用硬件逻辑和软件逻辑的组合以实现相同结果的混合实现方式中来实现。这种对本发明构思的修改旨在被所附的权利要求覆盖。

Claims (23)

1.一种用于差动读取存储器设备中的数据处理的方法，其中差动读取存储器设备的每个数据位由一组至少两个存储单元表示，并且其中该组的所述至少两个存储单元是原单元和补单元，包括：
把用于差动读取存储器设备的数据位的每个存储单元的电变量转换为时域；以及
通过比较至少两个数据位的转换的电变量来确定预定状态。
2.如权利要求1所述的方法，其中所述预定状态是空白状态。
3.如权利要求1所述的方法，其中所述预定状态基于单元的状态是源自单一单元分布还是源自两个单元分布来确定。
4.如权利要求1所述的方法，其中所述数据位是相同存储器区域的一部分。
5.如权利要求1所述的方法，进一步包括通过比较至少两个数据位的转换的电变量内的状态指示符的出现来确定用于存储器的预定状态。
6.如权利要求5所述的方法，其中所述状态指示符被分配给在读操作期间获得的第一预定义值或第二预定义值。
7.如权利要求5所述的方法，进一步包括，如果在第一数据位中检测到一个状态指示符之前在至少一个第二数据位中已检测到至少两个状态指示符，则为第一数据位确定预定状态。
8.如权利要求5所述的方法，进一步包括，如果在第一数据位中检测到一个状态指示符之前在至少一个第二数据位中已检测到至少两个状态指示符，则为存储器的数据位确定预定状态。
9.如权利要求5所述的方法，进一步包括，如果在第一数据位中检测到一个状态指示符之前在至少一个第二数据位中尚未检测到至少两个状态指示符，则确定第一数据位不处于预定状态。
10.如权利要求1所述的方法，其中每个数据位由一组至少两个存储单元表示，其中该组的至少两个存储单元是差动读取存储器的补单元。
11.如权利要求10所述的方法，其中所述存储单元是非易失性存储器的存储单元。
12.如权利要求10所述的方法，其中所述差动读取存储器包括下列中的至少一个：
- 浮栅单元，
- PCRAM，
- RRAM，
- MRAM，
- MONOS设备，
- 纳米晶单元，以及
- ROM。
13.一种用于数据处理的设备，包括：
差动读取存储器，其中每个数据位由一组至少两个存储单元表示，并且其中该组的所述至少两个存储单元是原单元和补单元；
转换级，配置成把用于数据位的每个单元的电变量转换为时域；以及
处理单元，配置成通过比较至少两个数据位的转换的电变量来确定预定状态。
14.如权利要求13所述的设备，所述处理单元针对每个数据位包括：
配置成确定数据位的单元是否示出几个状态指示符的第一逻辑单元；以及
配置成在数据位的单元中检测第一状态指示符的第二逻辑单元。
15.如权利要求14所述的设备，其中所述第一逻辑单元被配置成将检测到几个状态指示符的信息提供给至少一个其他数据位。
16.如权利要求14所述的设备，其中所述第二逻辑单元被配置成锁定数据位的单元的状态，以及用于锁定至少另一数据位是否还检测到几个状态指示符的状态。
17.如权利要求13所述的设备，其中所述处理单元被配置成：如果在第一数据位中检测到一个状态指示符之前在至少一个第二数据位中已检测到至少两个状态指示符，则为第一数据位确定预定状态。
18.如权利要求13所述的设备，其中所述处理单元被配置成：如果在第一数据位中检测到一个状态指示符之前在至少一个第二数据位中已检测到至少两个状态指示符，则为存储器的数据位确定预定状态。
19.如权利要求13所述的设备，其中所述处理单元被配置成：如果在第一数据位中检测到一个状态指示符之前在至少一个第二数据位中尚未检测到至少两个状态指示符，则确定第一数据位不处于预定状态。
20.如权利要求13所述的设备，其中所述存储单元是非易失性存储器的存储单元。
21.如权利要求13所述的设备，其中所述差动读取存储器包括下列中的至少一个：
- 浮栅单元，
- PCRAM，
- RRAM，
- MRAM，
- MONOS设备，
- 纳米晶单元，以及
- ROM。
22.一种用于数据处理的设备，用于确定差动读取存储器设备中的至少一个数据位的预定状态，其中差动读取存储器设备的每个数据位由一组至少两个存储单元表示，并且其中该组的所述至少两个存储单元是原单元和补单元，包括：
用于把用于存储器的数据位的每个存储单元的电变量转换为时域的装置；以及
用于通过比较至少两个数据位的转换的电变量来确定差动读取存储器设备的预定状态的装置。
23.一种具有存储在可直接加载到数字处理设备的存储器的非暂时性存储介质上的指令的计算机程序产品，包括用于执行根据权利要求1所述的方法的软件代码部分。
CN201510087702.2A 2014-02-26 2015-02-26 用于数据处理的方法、装置和设备 Active CN104867524B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/190804 2014-02-26
US14/190,804 US9633733B2 (en) 2014-02-26 2014-02-26 Method, apparatus and device for data processing for determining a predetermined state of a memory

Publications (2)

Publication Number Publication Date
CN104867524A CN104867524A (zh) 2015-08-26
CN104867524B true CN104867524B (zh) 2019-03-15

Family

ID=53782644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510087702.2A Active CN104867524B (zh) 2014-02-26 2015-02-26 用于数据处理的方法、装置和设备

Country Status (3)

Country Link
US (1) US9633733B2 (zh)
CN (1) CN104867524B (zh)
DE (1) DE102015102773B4 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102346629B1 (ko) * 2014-12-05 2022-01-03 삼성전자주식회사 메모리 접근 제어 방법 및 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295332A (zh) * 1999-10-29 2001-05-16 惠普公司 包含数字检测放大器的mram设备
CN102956268A (zh) * 2011-08-25 2013-03-06 三星电子株式会社 数据读取电路、非易失性存储器件以及读取数据的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115290A (en) * 1998-04-29 2000-09-05 Intel Corporation Mechanism for resetting sense circuitry to a known state in a nonvolatile memory device
EP1251523B1 (en) * 2001-04-19 2007-08-15 STMicroelectronics S.r.l. Method and circuit for timing dynamic reading of a memory cell with control of the integration time
US7177183B2 (en) * 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
DE102004063641B4 (de) 2004-12-27 2011-12-08 Infineon Technologies Ag Nichtflüchtige Speichereinrichtung zum Speichern von Daten und Verfahren zum Löschen oder Programmieren derselben
US7638999B2 (en) * 2006-04-07 2009-12-29 Cooper Technologies Company Protective relay device, system and methods for Rogowski coil sensors
KR20080109878A (ko) * 2006-04-25 2008-12-17 미쓰비시덴키 가부시키가이샤 전력 변환 장치
JP4964685B2 (ja) * 2007-06-21 2012-07-04 ルネサスエレクトロニクス株式会社 半導体集積回路の電源変動検証装置及び方法並びにそのプログラム
JP2010211894A (ja) 2009-03-12 2010-09-24 Renesas Electronics Corp 差動センスアンプ
US8578246B2 (en) * 2010-05-31 2013-11-05 International Business Machines Corporation Data encoding in solid-state storage devices
US9196320B2 (en) * 2013-12-13 2015-11-24 Infineon Technologies Ag Method, apparatus and device for data processing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295332A (zh) * 1999-10-29 2001-05-16 惠普公司 包含数字检测放大器的mram设备
CN102956268A (zh) * 2011-08-25 2013-03-06 三星电子株式会社 数据读取电路、非易失性存储器件以及读取数据的方法

Also Published As

Publication number Publication date
US9633733B2 (en) 2017-04-25
DE102015102773B4 (de) 2020-09-17
DE102015102773A1 (de) 2015-08-27
CN104867524A (zh) 2015-08-26
US20150243360A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
US9805771B2 (en) Determining a state of a cell structure
US10304522B2 (en) Method for low power operation and test using DRAM device
CN105518799B (zh) 半导体存储装置
US20200160483A1 (en) Translation of artificial intelligence representations
US20190385081A1 (en) Anomaly detection model selection and validity for time series data
US10552278B2 (en) Non-destructive analysis to determine use history of processor
US11200322B2 (en) Protection of data stored in an integrated circuit
US20160328285A1 (en) Error vector readout from a memory device
CN108829604A (zh) 基于车辆控制器的测试用例生成方法及装置
CN109313916A (zh) 从非易失性存储器单元读取数据的方法和设备
JP2020155197A (ja) メモリから読み取られたバイナリ信号の変換
TWI768233B (zh) 補償讀取錯誤的裝置與方法以及執行該方法的電腦程式
CN104867524B (zh) 用于数据处理的方法、装置和设备
US9466377B2 (en) Method and device for processing an erase counter
EP3136286A1 (en) Data processing system with secure key generation
US20190205218A1 (en) Parallel processing system runtime state reload
CN106528321B (zh) 数据恢复电路、半导体存储装置及数据恢复方法
CN105912451A (zh) 一种lustre文件系统检测方法及装置
CN106933750A (zh) 用于多级缓存中数据及状态的验证方法及装置
US20140281725A1 (en) Detection of memory cells that are stuck in a physical state
CN108572786A (zh) 避免读取扰动的数据搬移方法以及使用该方法的装置
US10437665B2 (en) Bad bit register for memory
CN107562655B (zh) 一种数据存储方法和装置
CN116884469B (zh) 一种闪存性能的检测方法、装置、设备及介质
CN108491276A (zh) 函数调用管理方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant