CN104699219B - 一种电子设备及信息处理方法 - Google Patents

一种电子设备及信息处理方法 Download PDF

Info

Publication number
CN104699219B
CN104699219B CN201310680499.0A CN201310680499A CN104699219B CN 104699219 B CN104699219 B CN 104699219B CN 201310680499 A CN201310680499 A CN 201310680499A CN 104699219 B CN104699219 B CN 104699219B
Authority
CN
China
Prior art keywords
data
bits
compressed
processing interface
compression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310680499.0A
Other languages
English (en)
Other versions
CN104699219A (zh
Inventor
刘华平
谢巍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Beijing Ltd
Original Assignee
Lenovo Beijing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Beijing Ltd filed Critical Lenovo Beijing Ltd
Priority to CN201310680499.0A priority Critical patent/CN104699219B/zh
Priority to US14/499,791 priority patent/US9298673B2/en
Publication of CN104699219A publication Critical patent/CN104699219A/zh
Application granted granted Critical
Publication of CN104699219B publication Critical patent/CN104699219B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053—Vector processors
    • G06F15/8061—Details on data memory access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/401—Compressed data
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)

Abstract

本发明公开了一种电子设备及信息处理方法，所述电子设备包括：处理器，所述处理器包括N个处理单元，所述N个处理单元能够对数据进行处理，并能够进行数据输入与输出操作，其中N为大于等于1的正整数；数据处理接口，所述数据处理接口与所述N个处理单元中的Q个处理单元相连接，所述数据处理接口能够对接收到的所述Q个处理单元中的原始数据进行压缩，获得压缩数据，其中Q为大于等于1且小于等于N的正整数；存储器，与所述数据处理接口连接，接收并存储所述压缩数据。

Description

一种电子设备及信息处理方法
技术领域
本发明涉及电子技术领域，尤其涉及一种电子设备及信息处理方法。
背景技术
现有的应用处理器设计采用片上系统，片上系统是以IP模块为基础的系统固件和电路综合技术，其中的IP模块包括：图像编解码模块、视频编解码模块、图像处理单元等。随着各IP模块与片外的存储单元之间的数据交互量越来越大，芯片的功耗和成本也越来越高。
由于用户对电子设备低功耗的追求，减小数据交互量成为应用处理器设计的重点。为此，现有技术提供的解决方案是：在各IP模块内部对需要交互的数据按照特定格式进行压缩，然后将具有特定格式的压缩数据传输给存储器。
但本申请发明人在实现本申请实施例中发明技术方案的过程中，发现上述技术至少存在如下技术问题：
由于将需要交互的数据按照特定格式压缩，需要对IP模块本身做复杂处理，并且IP模块厂商不会为了按照特定格式压缩数据而修改生产的IP模块，即使IP厂商能够修改IP模块，不同的IP厂商生产的IP模块也可能按照不同的格式压缩数据，所以，现有技术提供的解决方案并不实用。
因此，现有技术存在的技术问题是：不能提供一种统一的针对IP模块传输数据的电子设备及压缩方法，因此，现有技术不能实现提高IP模块和存储单元间的带宽利用效率，不能降低电子设备的功耗。
发明内容
本申请实施例通过提供一种电子设备及信息处理方法，解决了现有技术中不能提供一种统一的针对IP模块传输数据的电子设备及压缩方法，实现了提供一种统一的针对IP模块传输数据的电子设备及压缩方法，进而提高IP模块和存储单元间的带宽利用效率，从而降低了电子设备的功耗。
一方面，本申请实施例提供了一种电子设备，包括：
处理器，所述处理器包括N个处理单元，所述N个处理单元能够对数据进行处理，并能够进行数据输入与输出操作，其中N为大于等于1的正整数；
数据处理接口，所述数据处理接口与所述N个处理单元中的Q个处理单元相连接，所述数据处理接口能够对接收到的所述Q个处理单元中的原始数据进行压缩，获得压缩数据，其中Q为大于等于1且小于等于N的正整数；
存储器，与所述数据处理接口连接，接收并存储所述压缩数据。
可选的，所述N个处理单元至少包括：图像处理单元，视频处理单元和/或显示处理单元。
可选的，所述数据处理接口的读写数据位宽是M位。
可选的，所述数据处理接口具体用于：
接收所述Q个处理单元顺序输出的第i个M位原始数据，按照预设压缩方式顺序对所述第i个M位原始数据进行压缩，获得第i个压缩数据以及与所述第i个压缩数据的压缩方式相对应的第i个压缩标示；
判断在第k时刻已获得的压缩数据是否达到M位；
当所述在第k时刻已获得的压缩数据未达到M位时，获得与所述Q个处理单元顺序输出的第i+1个M位原始数据对应的第i+1个压缩数据以及与所述第i+1个压缩数据的压缩方式相对应的第i+1个压缩标示；
将在第k+1时刻已压缩的数据顺序合并，直到合并后的压缩数据为M位；
将所述合并后的压缩数据输出到所述存储器，其中i及k为大于等于1的正整数。
可选的，所述数据处理接口还用于：
判断在第k时刻已获得的压缩标示是否达到M位；
当所述在第k时刻已获得的压缩标示未达到M位时，获得所述第i+1个压缩标示；
将在第k+1时刻已获得的压缩标示顺序合并，直到合并后的压缩标示为M位；
将所述合并后的压缩标示输出到所述寄存器，其中i及k为大于等于1的正整数。
可选的，所述数据处理接口具体用于：
接收所述Q个处理单元输出的读出M位原始数据的读数据请求；获得并向所述存储器输出与所述M位原始数据对应的合并压缩标示。
可选的，所述存储器包括至少一个存储控制器，所述存储控制器具体用于：
根据所述与所述M位原始数据对应的合并压缩标示，确定与所述M位原始数据相关的压缩数据；
将所述与所述M位原始数据相关的压缩数据输出到所述数据处理接口。
可选的，所述数据处理接口还用于：
接收并解压缩所述与所述M位原始数据相关的压缩数据，获得与所述M位原始数据相关的原始数据；
将所述与所述M位原始数据相关的原始数据输出到所述Q个处理单元。
另一方面，本申请实施例提供了一种信息处理方法，应用于一电子设备中，其中，所述电子设备包括：处理器，所述处理器包括N个处理单元，所述N个处理单元能够处理数据，并进行数据的输入与输出操作，其中N为大于等于1的正整数；数据处理接口，所述数据处理接口与所述N个处理单元中的Q个处理单元相连接，其中Q为大于等于1且小于等于N的正整数；存储器，与所述数据处理接口连接，所述方法包括：
所述Q个处理单元向所述数据处理接口输出原始数据；
所述数据处理接口顺序接收所述原始数据，并顺序对所述原始数据按预设方式进行压缩，获得压缩数据；
所述数据处理接口将所述压缩数据输出到所述存储器；
所述存储器存储所述压缩数据。
可选的，所述N个处理单元至少包括：图像处理单元，视频处理单元和/或显示处理单元。
可选的，所述数据处理接口的读写数据位宽是M位。
可选的，所述顺序对所述原始数据按预设方式进行压缩，具体包括：
所述数据处理接口接收所述Q个处理单元顺序输出的第i个M位原始数据，按照预设压缩方式顺序对所述第i个M位原始数据进行压缩，获得第i个压缩数据以及与所述第i个压缩数据的压缩方式相对应的第i个压缩标示；
所述数据处理接口判断在第k时刻已获得的压缩数据是否达到M位；
所述数据处理接口当所述在第k时刻已获得的压缩数据未达到M位时，获得与所述Q个处理单元顺序输出的第i+1个M位原始数据对应的第i+1个压缩数据以及与所述第i+1个压缩数据的压缩方式相对应的第i+1个压缩标示；
所述数据处理接口将在第k+1时刻已压缩的数据顺序合并，直到合并后的压缩数据为M位；
所述数据处理接口将所述合并后的压缩数据输出到所述存储器，其中i及k为大于等于1的正整数。
可选的，在所述顺序对所述原始数据按预设方式进行压缩之后，所述方法还包括：
所述数据处理接口判断在第k时刻已获得的压缩标示是否达到M位；
所述数据处理接口当所述在第k时刻已获得的压缩标示未达到M位时，获得所述第i+1个压缩标示；
所述数据处理接口将在第k+1时刻已获得的压缩标示顺序合并，直到合并后的压缩标示为M位；
所述数据处理接口将所述合并后的压缩标示输出到所述寄存器，其中i及k为大于等于1的正整数。
可选的，在所述存储器存储所述压缩数据之后，所述方法还包括：
所述数据处理接口接收所述Q个处理单元输出的读出M位原始数据的读数据请求；
所述数据处理接口获得并向所述存储器输出与所述M位原始数据对应的合并压缩标示。
可选的，在所述所述数据处理接口获得并向所述存储器输出与所述M位原始数据对应的合并压缩标示之后，所述方法还包括：
至少一个存储控制器根据所述与所述M位原始数据对应的合并压缩标示，确定与所述M位原始数据相关的压缩数据；
所述至少一个存储控制器将所述与所述M位原始数据相关的压缩数据输出到所述数据处理接口；
其中所述至少一个存储控制器设置在所述存储器中。
可选的，在所述所述至少一个存储控制器将所述与所述M位原始数据相关的压缩数据输出到所述数据处理接口之后，所述方法还包括：
所述数据处理接口接收并解压缩所述与所述M位原始数据相关的压缩数据，获得与所述M位原始数据相关的原始数据；
所述数据处理接口将所述与所述M位原始数据相关的原始数据输出到所述Q个处理单元。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
1、由于提供了一种电子设备，该电子设备包括处理器，所述处理器包括N个处理单元，所述N个处理单元能够对数据进行处理，并能够进行数据输入与输出操作；数据处理接口，所述数据处理接口与所述N个处理单元中的Q个处理单元相连接，所述数据处理接口能够对接收到的所述Q个处理单元中的原始数据进行压缩，获得压缩数据；以及存储器，与所述数据处理接口连接，接收并存储所述压缩数据。该电子设备能够在处理器的外部并且在存储器的外部，实现减小处理器与存储器间的数据交互量。所以，有效解决了解决了现有技术中不能提供一种统一的针对IP模块传输数据的电子设备及压缩方法，实现了提供一种统一的针对IP模块传输数据的电子设备及压缩方法，进而提高IP模块和存储单元间的带宽利用效率，从而降低了电子设备的功耗。
2、由于采用了压缩标示位表示预设的压缩方式，所以数据处理接口能够根据压缩数据以及与压缩数据对应的压缩标示，将压缩数据解压为原始数据。
3、由于数据处理接口能够将压缩数据以及压缩标示分别合并为M位，及数据处理接口的读写位宽之后，再输出到存储器，所以充分利用了数据处理接口来减少处理器与存储器间的数据交互量。
附图说明
图1为本申请实施例一中电子设备的模块图；
图2为本申请实施例二中信息处理方法的流程图。
具体实施方式
本申请实施例通过提供一种电子设备，该电子设备包括处理器，所述处理器包括N个处理单元，所述N个处理单元能够对数据进行处理，并能够进行数据输入与输出操作；数据处理接口，所述数据处理接口与所述N个处理单元中的Q个处理单元相连接，所述数据处理接口能够对接收到的所述Q个处理单元中的原始数据进行压缩，获得压缩数据；以及存储器，与所述数据处理接口连接，接收并存储所述压缩数据。该电子设备能够在处理器的外部并且在存储器的外部，实现减小处理器与存储器间的数据交互量。所以，有效解决了解决了现有技术中不能提供一种在IP模块的外部并且在存储单元的外部，实现减小IP模块外部和存储单元间的数据交互量的电子设备，实现了提供一种在IP模块的外部并且在存储单元的外部，实现减小IP模块外部和存储单元间的数据交互量的电子设备，进而减小电子设备的功耗，降低电子设备的成本，提高电子设备的性能。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
实施例一
如图1所示，本申请实施例提供一种电子设备，包括：
处理器10，所述处理器包括N个处理单元，所述N个处理单元能够对数据进行处理，并能够进行数据输入与输出操作，其中N为大于等于1的正整数；
数据处理接口20，所述数据处理接口与所述N个处理单元中的Q个处理单元相连接，所述数据处理接口能够对接收到的所述Q个处理单元中的原始数据进行压缩，获得压缩数据，其中Q为大于等于1且小于等于N的正整数；
存储器30，与所述数据处理接口连接，接收并存储所述压缩数据。
首先，对处理器10、数据处理接口20以及存储器30做详细地说明。
本申请实施例中，处理器10具体可以是片上系统，处理器10包括的N个处理单元可以是：图像处理单元，视频处理单元，音频处理单元，显示处理单元等。N个处理单元中的Q个处理单元可以是：图像处理单元，视频处理单元，音频处理单元。本领域的技术人员应该明白，在此仅是列举了处理器、处理器包括的N个处理单元、N个处理单元中的Q个处理单元的例子，但不限于上述列举的例子，凡是能够进行数据处理，并能够进行数据输入输出操作的都可以作为处理器，都在本申请的保护范围之内。
本申请实施例中，Q个处理单元与数据处理接口20连接，且Q个处理单元向数据处理接口输出原始数据，该原始数据是连续的。也就是说，原始数据在通常情况下在一定的空间内变化很小。
本申请实施例中数据处理接口20与Q个处理单元连接，且与存储器30连接。数据处理接口20的读写数据位宽是M位，即数据处理接口20每次能够接收Q个处理单元发送的M位原始数据，数据处理接口20每次能够向存储器30输出M位合并压缩数据。
本申请实施例中存储器30与数据处理接口20连接，存储器30包括至少一个存储控制器。存储器30接收并存储数据处理接口20输出的M位合并压缩数据。
接下来，对数据处理接口20压缩Q个处理单元中的原始数据的过程做如下详细说明：
第一步：接收所述Q个处理单元顺序输出的第i个M位原始数据，按照预设压缩方式顺序对所述第i个M位原始数据进行压缩，获得第i个压缩数据以及与所述第i个压缩数据的压缩方式相对应的第i个压缩标示；
第二步：判断在第k时刻已获得的压缩数据是否达到M位；
第三步：当所述在第k时刻已获得的压缩数据未达到M位时，获得与所述Q个处理单元顺序输出的第i+1个M位原始数据对应的第i+1个压缩数据以及与所述第i+1个压缩数据的压缩方式相对应的第i+1个压缩标示；
第四步：将在第k+1时刻已压缩的数据顺序合并，直到合并后的压缩数据为M位；
第五步：将所述合并后的压缩数据输出到所述存储器，其中i及k为大于等于1的正整数；
第六步：判断在第k时刻已获得的压缩标示是否达到M位；
第七步：当所述在第k时刻已获得的压缩标示未达到M位时，获得所述第i+1个压缩标示；
第八步：将在第k+1时刻已获得的压缩标示顺序合并，直到合并后的压缩标示为M位；
第九步：将所述合并后的压缩标示输出到所述寄存器，其中i及k为大于等于1的正整数。
在具体实现过程中，数据处理接口接收Q个处理单元顺序输出的第i个M位原始数据，其中，M是数据处理接口的读写位宽，可以是128，256,512，只要是2的整数次幂都可以，在此以M＝128为例进行说明。
数据处理接口接收到Q个处理单元输出的128位原始数据后，对该128位原始数据按预设方式进行压缩，其中预设的压缩方式至少有以下四种：
第一种压缩方式：该128位数据不能被压缩，获得的压缩数据仍为128位，假设压缩标示占2位，第一种压缩方式的压缩标示是00。
第二种压缩方式：该128位数据被压缩成64位压缩数据，压缩标示是01。
第三种压缩方式：该128位数据被压缩成32位压缩数据，压缩标示是10。
第四种压缩方式：该128位数据被压缩成16位压缩数据，压缩标示是11。
在此仅是列举了128位原始数据的压缩方式，实际上128位还可以被压缩成8位、4位、2位、1位压缩数据，在此就不一一列举了。并且，本领域的技术人员应该明白，当M是2的n次幂(n位正整数)时，M位原始数据的压缩方式有n+1种，包括M位原始数据不能被压缩的情况。
本申请实施例中，压缩标示的作用是表示不同的压缩方式，以作区分。在此以压缩标示占2位为例，实际应用中，可以根据需要确定压缩标示所占的位数，本申请不做任何限制。
在执行完第一步，获得压缩数据和压缩标示之后，接着执行第二步：判断在第k时刻已获得的压缩数据是否达到M位。
假设第一步中，128位原始数据不能被压缩，获得的压缩数据仍为128位，那么第二步的判断结果为：压缩数据是128位，此时将获得的压缩数据直接输出到存储器。
假设第一步中，128位数据被压缩成64位，获得的压缩数据是64位，那么第二步的判断结果是：压缩数据不是128位，此时执行：
第三步：当所述压缩数据不是M位时，获得与所述Q个处理单元顺序输出的第i+1个M位原始数据对应的第i+1个压缩数据以及与所述第i+1个压缩数据的压缩方式相对应的第i+1个压缩标示。
第四步：将在第k+1时刻已压缩的数据顺序合并，直到合并后的压缩数据为M位。
第五步：将所述合并后的压缩数据输出到所述存储器其中，i及k为大于等于1的正整数。
假设获得的第i+1个压缩数据是64位，则将执行第一步后获得的64位压缩数据，同时也是已获得的压缩数据与获得的i+1个64位压缩数据合并，合并后的压缩数据是64+64＝128位，则将合并后的128位压缩数据输出到存储器。
假设获得的i+1个压缩数据是32位，则将执行第一步后获得的64位压缩数据与获得的i+1个32位压缩数据合并，合并后的压缩数据是64+32<128位，则接着获得i+1个压缩数据，假设获得的i+1个压缩数据是32位，则已获得的压缩数据是64+32位，将获得的i+1个压缩数据32位与已获得的压缩数据64+32位合并，合并后的压缩数据为(64+32)+32＝128位，则将合并后的128位压缩数据输出到存储器。
假设获得的i+1个压缩数据是16位，则将执行第一步后获得的64位压缩数据与获得的i+1个16位压缩数据合并，合并后的压缩数据是64+16<128位，则接着获得i+1个压缩数据，假设获得的i+1个压缩数据是32位，则已获得的压缩数据是64+16位，将获得的i+1个压缩数据32位与已获得的压缩数据64+16位合并，合并后的压缩数据为(64+16)+32<128位，则接着获得i+1个压缩数据，假设获得的i+1个压缩数据是16位，则已获得的压缩数据是64+16+32位，将获得的i+1个压缩数据16位与已获得的压缩数据64+16+32位合并，合并后的压缩数据为(64+16+32)+16＝128位，则将合并后的128位压缩数据输出到存储器。
以上仅是假设了三种数据处理接口对128位原始压缩数据按不同的压缩方式压缩后，如何输出到存储器中。实际上不仅以上三种压缩方式的组合，凡是能够在压缩之后，使得所有压缩后的数据合并之后，得到的合并压缩数据等于数据处理接口的位宽的压缩方式，都在本申请的保护范围之内。
在执行完第五步之后，数据处理接口接着执行第六步：判断在第i时刻已获得的压缩标示是否达到M位。
在执行完第一步后，获得压缩数据的同时获得了压缩标示，本申请中以压缩标示占2位为例，所以第六步的判断结果是：压缩标示不是128位。接着执行：
第七步：当所述在第i时刻已获得的压缩标示未达到M位时，获得所述第i+1个压缩标示。
第八步：将在第k+1时刻已获得的压缩标示顺序合并，直到合并后的压缩标示为M位。
第七步与第八步的最终目的是获得128位压缩标示，所以与上述第三步与第四步的执行过程相同，在此就不再赘述。
在获得128位压缩标示之后，执行第九步：将所述合并后的压缩标示输出到所述寄存器。
本申请实施例中，在获得压缩数据的同时，也获得了压缩数据，所以第二步至第五步与第六步至第九步可以同步进行。在此仅是为了描述方便，才将第二步至第五步放在了第六步至第九步的前面，实际上，两者的执行顺序本申请不做任何限定。
接着，对Q个处理单元如何获得请求的M位原始数据做如下详细说明：
步骤一：数据处理接口接收所述Q个处理单元输出的读出M位原始数据的读数据请求。
步骤二：数据处理接口获得并向所述存储器输出与所述M位原始数据对应的合并压缩标示。
步骤三：存储控制器根据所述与所述M位原始数据对应的合并压缩标示，确定与所述M位原始数据相关的压缩数据；
步骤四：存储控制器将所述与所述M位原始数据相关的压缩数据输出到所述数据处理接口。
步骤五：数据处理接口接收并解压缩所述与所述M位原始数据相关的压缩数据，获得与所述M位原始数据相关的原始数据。
步骤六：数据处理接口将所述与所述M位原始数据相关的原始数据输出到所述Q个处理单元。
在具体实现过程中，当Q个数据处理单元需要处理128位原始数据时，Q个数据处理单元会向数据处理接口发送读出128位原始数据的读数据请求，该读数据请求中包含了该128位原始数据在Q个数据处理单元中的第一地址以及偏移量，该偏移量表示与该128位原始数据对应的合并压缩标示，在包含该压缩标示的128位合并压缩标示中的位置。
数据处理接口接收到Q个处理单元输出的读出128位原始数据的读数据请求之后，执行步骤二：数据处理接口获得并向所述存储器输出与所述M位原始数据对应的合并压缩标示。
在具体实现过程中，数据处理接口获得与所述M位原始数据对应的合并压缩标示的方法是：
首先，获得包含与所述M位原始数据对应的合并压缩标示的M位合并压缩标示；
接着，根据读数据请求，获得与所述M位原始数据对应的合并压缩标示。
为了能够快速高效地获得包含与所述M位原始数据对应的合并压缩标示的M位合并压缩标示，数据处理接口可以向高速缓冲存储器发送读数据请求中包含的128位原始数据在Q个数据处理单元中的第一地址，因为高速缓冲存储器中存储了读写频率最高的数据信息。高速缓冲存储器从存储结构中查找与第一地址对应的第一地址标签，如果查找到第一地址标签，则将与第一地址标签对应的包含与所述M位原始数据对应的合并压缩标示的M位合并压缩标示发送给数据处理接口；如果没有查找到第一地址标签，则数据处理接口向存储控制器发送读数据请求中包含的128位原始数据在Q个数据处理单元中的第一地址，存储控制器查找到与第一地址对应的包含与所述M位原始数据对应的合并压缩标示的M位合并压缩标示发送给数据处理接口。
当然，为了提高高速缓冲存储器查找的效率，存储控制器在将与第一地址对应的包含与所述M位原始数据对应的合并压缩标示的M位合并压缩标示发送给数据处理接口的同时，将第一地址，及与第一地址对应的包含与所述M位原始数据对应的合并压缩标示的M位合并压缩标示发送给高速缓冲存储器，高速缓冲存储器分配一个第一地址标签给第一地址，及与第一地址对应的包含与所述M位原始数据对应的合并压缩标示的M位合并压缩标示，以便数据处理接口下次向高速缓冲存储器发送第一地址时，高速缓冲存储器能够迅速查找到与第一地址对应的地址标签并将与第一地址标签对应的包含与所述M位原始数据对应的合并压缩标示的M位合并压缩标示发送给数据处理接口。
在获得了包含与所述M位原始数据对应的合并压缩标示的M位合并压缩标示之后，数据处理接口根据读数据请求中的偏移量，就能够获得与所述M位原始数据对应的合并压缩标示。
例如：数据处理接口获得的包含与所述128位原始数据对应的合并压缩标示的128位合并压缩标示是01101111……01，偏移量表示与该128位原始数据对应的合并压缩标示，在包含该压缩标示的128位合并压缩标示中的位置是：在包含该合并压缩标示的128位合并压缩标示从左数起的第一至八位，则确定了与所述128位原始数据对应的合并压缩标示是01101111。
在执行完步骤二，获得了与所述M位原始数据对应的合并压缩标示之后，执行：
步骤三：存储控制器根据所述与所述M位原始数据对应的合并压缩标示，确定与所述M位原始数据相关的压缩数据；
步骤四：存储控制器将所述与所述M位原始数据相关的压缩数据输出到所述数据处理接口。
在具体实现过程中，在数据处理接口获得并向存储控制器发送了与所述M位原始数据对应的合并压缩标示之后，存储控制器根据所述与所述M位原始数据对应的合并压缩标示，确定与所述M位原始数据相关的压缩数据。
继续以上述例子为例，数据处理接口获得并向存储控制器发送了与所述128位原始数据对应的合并压缩标示01101111之后，存储控制器根据合并压缩标示01101111，确定与128位原始数据相关的压缩数据为64位压缩数据+32位压缩数据+16位压缩数据+16位压缩数据。
步骤五：数据处理接口接收并解压缩所述与所述M位原始数据相关的压缩数据，获得与所述M位原始数据相关的原始数据。
继续以上述例子为例，数据处理接口接收到与128位原始数据相关的压缩数据为64位压缩数据+32位压缩数据+16位压缩数据+16位压缩数据之后，分别对64位压缩数据、32位压缩数据、16位压缩数据、16位压缩数据进行解压缩，获得与128原始数据相关的原始数据。
实施例二
基于同一发明构思，本发明实施例中还提供了一种信息处理方法，由于该信息处理方法应用于该电子设备且与该电子设备解决问题的原理与信息处理方法相似，因此该信息处理方法的实施可以参见方法的实施，重复之处不再赘述。
如图2所示，一种信息处理方法，包括：
应用于一电子设备中，其中，所述电子设备包括：处理器，所述处理器包括N个处理单元，所述N个处理单元能够处理数据，并进行数据的输入与输出操作，其中N为大于等于1的正整数；数据处理接口，所述数据处理接口与所述N个处理单元中的Q个处理单元相连接，其中Q为大于等于1且小于等于N的正整数；存储器，与所述数据处理接口连接，所述方法包括：
S10：所述Q个处理单元向所述数据处理接口输出原始数据。
S20：所述数据处理接口顺序接收所述原始数据，并顺序对所述原始数据按预设方式进行压缩，获得压缩数据。
S30：所述数据处理接口将所述压缩数据输出到所述存储器。
S40：所述存储器存储所述压缩数据。
可选的，所述N个处理单元至少包括：图像处理单元，视频处理单元和/或显示处理单元。
可选的，所述数据处理接口的读写数据位宽是M位。
具体来说，步骤S20具体包括：
所述数据处理接口接收所述Q个处理单元顺序输出的M位原始数据，按照预设压缩方式顺序对所述M位原始数据进行压缩，获得压缩数据以及表示所述预设压缩方式的压缩标示；
所述数据处理接口判断所述压缩数据是否为M位；
当所述压缩数据不是M位时，所述数据处理接口获得与所述Q个处理单元顺序输出的下一个M位原始数据对应的下一个压缩数据；
所述数据处理接口将包括所述压缩数据在内的已获得的压缩数据以及所述下一个压缩数据顺序合并，直到合并后的压缩数据为M位；
所述数据处理接口将所述合并后的压缩数据输出到所述存储器。
具体来说，在步骤S20之后，所述方法还包括：
所述数据处理接口判断所述压缩标示是否为M位；
当所述压缩标示不是M位时，所述数据处理接口获得与所述Q个处理单元顺序输出的下一个M位原始数据对应的下一个压缩标示；
所述数据处理接口将包括所述压缩标示在内的已获得的压缩标示以及所述下一个压缩标示顺序合并，直到合并后的压缩标示为M位；
所述数据处理接口将所述合并后的压缩标示输出到所述寄存器。
具体来说，在步骤S40之后，所述方法还包括：
所述数据处理接口接收所述Q个处理单元输出的读出M位原始数据的读数据请求；
所述数据处理接口获得并向所述存储器输出与所述M位原始数据对应的合并压缩标示。
具体来说，在所述所述数据处理接口获得并向所述存储器输出与所述M位原始数据对应的合并压缩标示之后，所述方法还包括：
至少一个存储控制器根据所述与所述M位原始数据对应的合并压缩标示，确定与所述M位原始数据相关的压缩数据；
所述至少一个存储控制器将所述与所述M位原始数据相关的压缩数据输出到所述数据处理接口；
其中所述至少一个存储控制器设置在所述存储器中。
具体来说，在所述所述至少一个存储控制器将所述与所述M位原始数据相关的压缩数据输出到所述数据处理接口之后，所述方法还包括：
所述数据处理接口接收并解压缩所述与所述M位原始数据相关的压缩数据，获得与所述M位原始数据相关的原始数据；
所述数据处理接口将所述与所述M位原始数据相关的原始数据输出到所述Q个处理单元。
本申请实施例中的技术方案，至少具有如下的技术效果或优点：
1、由于提供了一种电子设备，该电子设备包括处理器，所述处理器包括N个处理单元，所述N个处理单元能够对数据进行处理，并能够进行数据输入与输出操作；数据处理接口，所述数据处理接口与所述N个处理单元中的Q个处理单元相连接，所述数据处理接口能够对接收到的所述Q个处理单元中的原始数据进行压缩，获得压缩数据；以及存储器，与所述数据处理接口连接，接收并存储所述压缩数据。该电子设备能够在处理器的外部并且在存储器的外部，实现减小处理器与存储器间的数据交互量。所以，有效解决了解决了现有技术中不能提供一种统一的针对IP模块传输数据的电子设备及压缩方法，实现了提供一种统一的针对IP模块传输数据的电子设备及压缩方法，进而提高IP模块和存储单元间的带宽利用效率，从而降低了电子设备的功耗。
2、由于采用了压缩标示位表示预设的压缩方式，所以数据处理接口能够根据压缩数据以及与压缩数据对应的压缩标示，将压缩数据解压为原始数据。
3、由于数据处理接口能够将压缩数据以及压缩标示分别合并为M位，及数据处理接口的读写位宽之后，再输出到存储器，所以充分利用了数据处理接口来减少处理器与存储器间的数据交互量。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
具体来讲，本申请实施例中的信息处理方法应用于一电子设备中，其中，所述电子设备包括：处理器，所述处理器包括N个处理单元，所述N个处理单元能够处理数据，并进行数据的输入与输出操作，其中N为大于等于1的正整数；数据处理接口，所述数据处理接口与所述N个处理单元中的Q个处理单元相连接，其中Q为大于等于1且小于等于N的正整数；存储器，与所述数据处理接口连接。该信息处理方法对应的计算机程序指令可以被存储在光盘，硬盘，U盘等存储介质上，当存储介质中的与该信息处理方法对应的计算机程序指令被一电子设备读取或被执行时，包括如下步骤：
所述Q个处理单元向所述数据处理接口输出原始数据；
所述数据处理接口顺序接收所述原始数据，并顺序对所述原始数据按预设方式进行压缩，获得压缩数据；
所述数据处理接口将所述压缩数据输出到所述存储器；
所述存储器存储所述压缩数据。
可选的，所述N个处理单元至少包括：图像处理单元，视频处理单元和/或显示处理单元。
可选的，所述数据处理接口的读写数据位宽是M位。
可选的，所述存储介质中存储的与步骤所述顺序对所述原始数据按预设方式进行压缩，对应的计算机指令在具体被执行过程中，具体包括如下步骤：
所述数据处理接口接收所述Q个处理单元顺序输出的第i个M位原始数据，按照预设压缩方式顺序对所述第i个M位原始数据进行压缩，获得第i个压缩数据以及与所述第i个压缩数据的压缩方式相对应的第i个压缩标示；
所述数据处理接口判断在第k时刻已获得的压缩数据是否达到M位；
所述数据处理接口当所述在第k时刻已获得的压缩数据未达到M位时，获得与所述Q个处理单元顺序输出的第i+1个M位原始数据对应的第i+1个压缩数据以及与所述第i+1个压缩数据的压缩方式相对应的第i+1个压缩标示；
所述数据处理接口将在第k+1时刻已压缩的数据顺序合并，直到合并后的压缩数据为M位；
所述数据处理接口将所述合并后的压缩数据输出到所述存储器，其中i及k为大于等于1的正整数。
可选的，所述存储介质中还存储有另外一些计算机指令，这些计算机指令在与步骤：在所述顺序对所述原始数据按预设方式进行压缩之后对应的计算机指令被执行之后，被执行，在被执行时包括如下步骤：
所述数据处理接口判断在第i时刻已获得的压缩标示是否达到M位；
所述数据处理接口当所述在第i时刻已获得的压缩标示未达到M位时，获得所述第i+1个压缩标示；
所述数据处理接口将在第k+1时刻已获得的压缩标示顺序合并，直到合并后的压缩标示为M位；
所述数据处理接口将所述合并后的压缩标示输出到所述寄存器，其中i及k为大于等于1的正整数。
可选的，所述存储介质中还存储有另外一些计算机指令，这些计算机指令在与步骤：在所述存储器存储所述压缩数据之后对应的计算机指令被执行之后，被执行，在被执行时包括如下步骤：
所述数据处理接口接收所述Q个处理单元输出的读出M位原始数据的读数据请求；
所述数据处理接口获得并向所述存储器输出与所述M位原始数据对应的合并压缩标示。
可选的，所述存储介质中还存储有另外一些计算机指令，这些计算机指令在与步骤：在所述所述数据处理接口获得并向所述存储器输出与所述M位原始数据对应的合并压缩标示之后对应的计算机指令被执行之后，被执行，在被执行时包括如下步骤：
至少一个存储控制器根据所述与所述M位原始数据对应的合并压缩标示，确定与所述M位原始数据相关的压缩数据；
所述至少一个存储控制器将所述与所述M位原始数据相关的压缩数据输出到所述数据处理接口；
其中所述至少一个存储控制器设置在所述存储器中。
可选的，所述存储介质中还存储有另外一些计算机指令，这些计算机指令在与步骤：在所述所述至少一个存储控制器将所述与所述M位原始数据相关的压缩数据输出到所述数据处理接口之后对应的计算机指令被执行之后，被执行，在被执行时包括如下步骤：
所述数据处理接口接收并解压缩所述与所述M位原始数据相关的压缩数据，获得与所述M位原始数据相关的原始数据；
所述数据处理接口将所述与所述M位原始数据相关的原始数据输出到所述Q个处理单元。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种电子设备，包括：
处理器，所述处理器包括N个处理单元，所述N个处理单元能够对数据进行处理，并能够进行数据输入与输出操作，其中N为大于等于1的正整数；
数据处理接口，所述数据处理接口与所述N个处理单元中的Q个处理单元相连接，所述数据处理接口能够对接收到的所述Q个处理单元中的原始数据进行压缩，获得压缩数据，其中Q为大于等于1且小于等于N的正整数；
存储器，与所述数据处理接口连接，接收并存储所述压缩数据；
其中，所述数据处理接口具体用于：
接收所述Q个处理单元输出的读出M位原始数据的读数据请求，其中，所述数据处理接口的读写数据位宽是M位，即所述数据处理接口每次能够接收所述Q个处理单元发送的M位原始数据；
获得并向所述存储器输出与所述M位原始数据对应的合并压缩标示；
所述存储器至少包括一个存储控制器，所述存储控制器根据所述与所述M位原始数据对应的合并压缩标示，确定与所述M位原始数据相关的压缩数据；
所述存储控制器将所述与所述M位原始数据相关的压缩数据输出到所述数据处理接口；
所述数据处理接口接收并解压缩所述与所述M位原始数据相关的压缩数据，获得与所述M位原始数据相关的原始数据；
所述数据处理接口将所述与所述M位原始数据相关的原始数据输出到所述Q个处理单元。
2.如权利要求1所述的电子设备，其特征在于，所述N个处理单元至少包括：图像处理单元，视频处理单元和/或显示处理单元。
3.如权利要求1所述的电子设备，其特征在于，所述数据处理接口具体用于：
接收所述Q个处理单元顺序输出的第i个M位原始数据，按照预设压缩方式顺序对所述第i个M位原始数据进行压缩，获得第i个压缩数据以及与所述第i个压缩数据的压缩方式相对应的第i个压缩标示；
判断在第k时刻已获得的压缩数据是否达到M位；
当所述在第k时刻已获得的压缩数据未达到M位时，获得与所述Q个处理单元顺序输出的第i+1个M位原始数据对应的第i+1个压缩数据以及与所述第i+1个压缩数据的压缩方式相对应的第i+1个压缩标示；
将在第k+1时刻已压缩的数据顺序合并，直到合并后的压缩数据为M位；
将所述合并后的压缩数据输出到所述存储器，其中i及k为大于等于1的正整数。
4.如权利要求3所述的电子设备，其特征在于，所述数据处理接口还用于：
判断在第k时刻已获得的压缩标示是否达到M位；
当所述在第k时刻已获得的压缩标示未达到M位时，获得所述第i+1个压缩标示；
将在第k+1时刻已获得的压缩标示顺序合并，直到合并后的压缩标示为M位；
将所述合并后的压缩标示输出到所述存储器，其中i及k为大于等于1的正整数。
5.一种信息处理方法，应用于一电子设备中，其中，所述电子设备包括：处理器，所述处理器包括N个处理单元，所述N个处理单元能够处理数据，并进行数据的输入与输出操作，其中N为大于等于1的正整数；数据处理接口，所述数据处理接口与所述N个处理单元中的Q个处理单元相连接，其中Q为大于等于1且小于等于N的正整数；存储器，与所述数据处理接口连接，所述方法包括：
所述Q个处理单元向所述数据处理接口输出原始数据；
所述数据处理接口顺序接收所述原始数据，并顺序对所述原始数据按预设方式进行压缩，获得压缩数据；
所述数据处理接口将所述压缩数据输出到所述存储器；
所述存储器存储所述压缩数据；
所述数据处理接口接收所述Q个处理单元输出的读出M位原始数据的读数据请求，其中，所述数据处理接口的读写数据位宽是M位，即所述数据处理接口每次能够接收所述Q个处理单元发送的M位原始数据；
所述数据处理接口获得并向所述存储器输出与所述M位原始数据对应的合并压缩标示；
所述存储器至少包括一个存储控制器，所述存储控制器根据所述与所述M位原始数据对应的合并压缩标示，确定与所述M位原始数据相关的压缩数据；
所述存储控制器将所述与所述M位原始数据相关的压缩数据输出到所述数据处理接口；
所述数据处理接口接收并解压缩所述与所述M位原始数据相关的压缩数据，获得与所述M位原始数据相关的原始数据；
所述数据处理接口将所述与所述M位原始数据相关的原始数据输出到所述Q个处理单元。
6.如权利要求5所述的方法，其特征在于，所述N个处理单元至少包括：图像处理单元，视频处理单元和/或显示处理单元。
7.如权利要求5所述的方法，其特征在于，所述顺序对所述原始数据按预设方式进行压缩，具体包括：
所述数据处理接口接收所述Q个处理单元顺序输出的第i个M位原始数据，按照预设压缩方式顺序对所述第i个M位原始数据进行压缩，获得第i个压缩数据以及与所述第i个压缩数据的压缩方式相对应的第i个压缩标示；
所述数据处理接口判断在第k时刻已获得的压缩数据是否达到M位；
所述数据处理接口当所述在第k时刻已获得的压缩数据未达到M位时，获得与所述Q个处理单元顺序输出的第i+1个M位原始数据对应的第i+1个压缩数据以及与所述第i+1个压缩数据的压缩方式相对应的第i+1个压缩标示；
所述数据处理接口将在第k+1时刻已压缩的数据顺序合并，直到合并后的压缩数据为M位；
所述数据处理接口将所述合并后的压缩数据输出到所述存储器，其中i及k为大于等于1的正整数。
8.如权利要求7所述的方法，其特征在于，在所述顺序对所述原始数据按预设方式进行压缩之后，所述方法还包括：
所述数据处理接口判断在第k时刻已获得的压缩标示是否达到M位；
所述数据处理接口当所述在第k时刻已获得的压缩标示未达到M位时，获得所述第i+1个压缩标示；
所述数据处理接口将在第k+1时刻已获得的压缩标示顺序合并，直到合并后的压缩标示为M位；
所述数据处理接口将所述合并后的压缩标示输出到所述存储器，其中i及k为大于等于1的正整数。
CN201310680499.0A 2013-12-10 2013-12-10 一种电子设备及信息处理方法 Active CN104699219B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310680499.0A CN104699219B (zh) 2013-12-10 2013-12-10 一种电子设备及信息处理方法
US14/499,791 US9298673B2 (en) 2013-12-10 2014-09-29 Electronic device and information processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310680499.0A CN104699219B (zh) 2013-12-10 2013-12-10 一种电子设备及信息处理方法

Publications (2)

Publication Number Publication Date
CN104699219A CN104699219A (zh) 2015-06-10
CN104699219B true CN104699219B (zh) 2020-06-23

Family

ID=53272452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310680499.0A Active CN104699219B (zh) 2013-12-10 2013-12-10 一种电子设备及信息处理方法

Country Status (2)

Country Link
US (1) US9298673B2 (zh)
CN (1) CN104699219B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160224241A1 (en) * 2015-02-03 2016-08-04 Qualcomm Incorporated PROVIDING MEMORY BANDWIDTH COMPRESSION USING BACK-TO-BACK READ OPERATIONS BY COMPRESSED MEMORY CONTROLLERS (CMCs) IN A CENTRAL PROCESSING UNIT (CPU)-BASED SYSTEM

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2700895Y (zh) * 2004-04-29 2005-05-18 杨东凯 基于全球卫星定位系统的延迟映射接收机
CN101667843A (zh) * 2009-09-22 2010-03-10 中兴通讯股份有限公司 嵌入式系统的数据压缩、及解压缩方法与装置
CN103309981A (zh) * 2013-06-17 2013-09-18 南京发艾博光电科技有限公司 一种具有高存储效率的adc数据组织系统及其方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3090605B2 (ja) * 1995-12-26 2000-09-25 インターナショナル・ビジネス・マシーンズ・コーポレ−ション マルチプロセッサ装置
JP3570188B2 (ja) * 1997-12-25 2004-09-29 富士通株式会社 可変長符号処理機構を有するデータ処理装置
US6405273B1 (en) * 1998-11-13 2002-06-11 Infineon Technologies North America Corp. Data processing device with memory coupling unit
US7181629B1 (en) * 1999-08-27 2007-02-20 Fujitsu Limited Data distribution system as well as data supply device terminal device and recording device for the same
JP2001306532A (ja) * 2000-04-19 2001-11-02 Internatl Business Mach Corp <Ibm> データ処理装置およびマルチプロセッサ装置
JP3646644B2 (ja) * 2000-10-31 2005-05-11 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP2006253852A (ja) * 2005-03-09 2006-09-21 Hitachi Ltd 可変通信容量データ伝送装置及びデータ伝送装置
JP4586627B2 (ja) * 2005-05-18 2010-11-24 ソニー株式会社 データアクセス装置、データアクセス方法、プログラムおよび記録媒体
JP2008047031A (ja) * 2006-08-21 2008-02-28 Kumamoto Univ 並列演算装置
JP4702425B2 (ja) * 2008-10-09 2011-06-15 ソニー株式会社 信号送信装置及び信号送信方法
US8660193B2 (en) * 2009-01-12 2014-02-25 Maxim Integrated Products, Inc. Parallel, pipelined, integrated-circuit implementation of a computational engine
JP5272926B2 (ja) * 2009-06-29 2013-08-28 富士通株式会社 データ送信回路
TWI584120B (zh) * 2012-03-23 2017-05-21 Lsi公司 用於動態調適快取的方法及系統
JP2013236211A (ja) * 2012-05-08 2013-11-21 Sony Corp 信号送信装置、信号送信方法、信号受信装置、信号受信方法及び信号伝送システム
US9262347B2 (en) * 2013-10-30 2016-02-16 Intel Corporation Method, apparatus and system for measuring latency in a physical unit of a circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2700895Y (zh) * 2004-04-29 2005-05-18 杨东凯 基于全球卫星定位系统的延迟映射接收机
CN101667843A (zh) * 2009-09-22 2010-03-10 中兴通讯股份有限公司 嵌入式系统的数据压缩、及解压缩方法与装置
CN103309981A (zh) * 2013-06-17 2013-09-18 南京发艾博光电科技有限公司 一种具有高存储效率的adc数据组织系统及其方法

Also Published As

Publication number Publication date
CN104699219A (zh) 2015-06-10
US9298673B2 (en) 2016-03-29
US20150163518A1 (en) 2015-06-11

Similar Documents

Publication Publication Date Title
US11630800B2 (en) Programmable vision accelerator
US8880815B2 (en) Low access time indirect memory accesses
KR102381944B1 (ko) 주파수 압축과 텍스처 파이프라인
CN114556956A (zh) 使用旁路子流和经熵编码子流的低时延编码
US10044370B1 (en) Lossless binary compression in a memory constrained environment
US20140149722A1 (en) Fusing Immediate Value, Write-Based Instructions in Instruction Processing Circuits, and Related Processor Systems, Methods, and Computer-Readable Media
CN108632624B (zh) 图像数据处理方法、装置、终端设备及可读存储介质
KR101697548B1 (ko) Ｆｉｆｏ 로드 명령
CN105700821B (zh) 半导体装置及其压缩/解压缩方法
JP2021061036A (ja) ベクトルプロセッサ
US10103747B1 (en) Lossless binary compression in a memory constrained environment
CN104699219B (zh) 一种电子设备及信息处理方法
CN111930510A (zh) 电子设备和数据处理方法
EP4198717A1 (en) Register file virtualization: applications and methods
CN114595070B (zh) 一种处理器、多线程合并方法及电子设备
CN105022609A (zh) 一种数据混洗方法和数据混洗单元
WO2014154074A1 (zh) 一种深度信息编解码方法、装置及视频处理播放设备
US8854382B2 (en) Multi-function encoder and decoder devices, and methods thereof
CN105791819A (zh) 一种图像的帧压缩方法、图像的解压缩方法及装置
CN108335706B (zh) 一种多媒体文件的无缝播放方法、终端设备及存储介质
US9740428B1 (en) Circular buffer descriptor for describing and/or accessing a circular buffer
US20160191925A1 (en) Techniques for image bitstream processing
CN115134339B (zh) 媒体文件处理方法、装置及电子设备
EP2897052B1 (en) Address compression and decompression method, compressor and decompressor
CN112073726B (zh) 压缩方法及装置、计算机可读存储介质及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant