CN104583892B - 谐振钟控模式和常规钟控模式之间的转换 - Google Patents
谐振钟控模式和常规钟控模式之间的转换 Download PDFInfo
- Publication number
- CN104583892B CN104583892B CN201380044340.8A CN201380044340A CN104583892B CN 104583892 B CN104583892 B CN 104583892B CN 201380044340 A CN201380044340 A CN 201380044340A CN 104583892 B CN104583892 B CN 104583892B
- Authority
- CN
- China
- Prior art keywords
- switch
- clock
- inductor
- multiple switch
- clock network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title description 4
- 238000000034 method Methods 0.000 claims description 17
- 230000005611 electricity Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 12
- 238000009826 distribution Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
- H03K3/57—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback the switching device being a semiconductor device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
一种谐振时钟网络包括通过多个开关耦接至所述时钟网络的电感器。当所述时钟网络进入谐振模式时，将所述电感器耦接至所述时钟网络的所述开关的接通交错进行。所述时钟网络可由多个区域形成，每个区域具有其自己的电感器和开关。每个区域的开关的接通可相对于其它区域的开关的接通以及区域内的开关的接通交错进行。除了在进入所述谐振模式时使所述开关的接通交错进行之外，在退出所述谐振操作模式时，所述开关可以交错方式关断。
Description
技术领域
所公开的实施方案涉及集成电路中的时钟分配网络，并且更具体地说涉及将谐振时钟网络从谐振钟控模式切换至常规钟控模式。
背景技术
在现今大多数高性能数字电路中，至少部分地由于连接至时钟网络的寄生电容，时钟分配网络占总功率消耗的相当大的部分。对于大多数电子电路，尤其对于用于移动应用的电子电路来说，减少功率消耗是令人关注的。谐振时钟是减少与时钟分配网络相关联的功率消耗的一种方法。然而，谐振钟控并非在可在许多当前微处理器或其它集成电路系统中使用的全部广泛范围频率下良好运作。
本发明的公开内容
在一些实施方案中，方法包括当将时钟网络切换至谐振操作模式时，以交错方式接通将电感器耦接至时钟网络的第一多个开关。
在一些实施方案中，方法包括当将时钟网络切换出谐振操作模式时，以交错方式关断将电感器耦接至时钟网络的多个开关。
在一些实施方案中，集成电路包括电感器和第一多个开关，所述第一多个开关形成将电感器选择性耦接至时钟网络的第一开关组。在将时钟网络切换至谐振操作模式时，控制逻辑使开关的接通交错进行。
在一些实施方案中，集成电路包括电感器和多个开关，所述多个开关将电感器选择性耦接至时钟网络。控制逻辑被配置成在将时钟网络切换出谐振操作模式时，使将电感器连接至时钟网络的开关的关断交错进行。
在一些实施方案中，非暂态计算机可读介质存储编码集成电路的功能描述的计算机可读数据结构，集成电路包括电感器和第一多个开关，所述第一多个开关形成将电感器选择性耦接至时钟网络的第一开关组。集成电路还包括控制逻辑，所述控制逻辑被配置成在将时钟网络切换至谐振操作模式时使开关的接通交错进行。
附图简述
通过参看附图，可以更好地理解本发明，并且可以使本发明的众多目标、特征和优点对于本领域的技术人员来说显而易见。
图1A示出支持谐振钟控和常规钟控二者的谐振时钟系统的实施方案。
图1B示出支持谐振钟控和常规钟控二者的谐振时钟系统的实施方案。
图2示出与图1A的实施方案相关联的示例性波形。
图3示出具有驱动时钟网络的多个时钟驱动器和连接至时钟网络的多个电感器的谐振时钟系统的实施方案。
图4A示出根据实施方案的开关组的实例。
图4B示出与图4A的开关组相关联的控制信号的断言的示例性定时。
图4C示出分配至开关组中的每个开关的开关组400的一部分的实例。
图4D示出启用开关组的示例性控制逻辑。
图5示出具有两阶段接通的实施方案的示例性时钟波形。
图6A示出具有三个时钟域的时钟网络的实施方案的逐步接通的示例性控制信号。
图6B示出具有三个时钟域的时钟网络的实施方案的逐步接通的示例性控制逻辑。
图7示出可在退出谐振模式时发生的电压过冲。
图8示出具有与电感器并联连接以解决可由关断模式开关导致的可靠性问题的节流开关的实施方案。
图9示出使启用信号的关断交错进行以逐渐地关断谐振模式的实施方案。
图10示出实施方案中在退出谐振模式时停用(关断)开关组的开关的示例性控制逻辑。
图11示出提供具有多个时钟域的时钟网络的逐渐关断解决方案的实施方案。
在不同图中使用相同参考符号指示类似或相同项目。
实施本发明的方式
在现今大多数高性能数字电路中，由于连接至时钟网络的寄生电容，时钟分配网络占总功率消耗的相当大的部分。实施更节能时钟分配的一种技术是谐振钟控。图1A示出支持谐振钟控和常规钟控二者的谐振时钟系统100的简化模型。谐振时钟系统100的明显特征是使用与时钟网络102的寄生电容103并联连接的电感器101，时钟网络102形成谐振时钟系统100的一部分。时钟驱动器的作用是只补充在LC系统的寄生电阻中损失的能量。因此，谐振时钟依赖于有效LC谐振来获得能量效率。对于没有寄生电阻的理想电感器和互连件，时钟网络将在零能量散逸下振动。谐振钟控在接近于谐振频率的频率下最有效。
在比谐振频率低得多的频率下驱动谐振时钟网络产生妨碍处理器的正确操作的畸形时钟波形。
现代微处理器和其它集成电路在设计成在单一频率下谐振的纯谐振时钟网络不能支持的频率范围内操作。在一些实施方案中，这导致双时钟模式的使用。在接近谐振频率的频率下，处理器以谐振时钟模式操作。在谐振时钟可稳健地操作的范围之外的频率下，处理器以常规模式运作。在一些实施方案中，这可通过沿着如图1A中示出的具有电感器的串联路径使用模式开关105来完成。模式开关105(MSw)在谐振操作(rclk)期间闭合以将电感器耦接至时钟网络，并且在常规模式(cclk)下断开以便使电感器与网络断开连接。在一些实施方案中，模式开关105(MSw)如图1A中示出来定位。可包括电容器109和111以确保电感器101的n1节点在AC意义上接地。这避免跨越电感器的DC下降(这将导致电流积累)，以使得节点n1具有时钟信号的自然DC值，并且同时在谐振频率下提供极低阻抗，以使得电感器101和时钟网络电容负载看起来像并联LC储能电路，其中电容器109和111似乎类似于接地连接。
虽然模式开关105在图1A的实施方案中示出为安置于clk节点113与电感器101之间，但各种其它模式开关安置是可能的，包括位于电感器101与电容器电路107之间，以及在具有由晶体管115和117形成的模式开关的标头-标尾配置(header-footerconfiguration)中，晶体管115和117分别位于电源端子与电容器109之间以及电容器111与接地端子之间，如图1B中示出。
图2示出clk信号(图1A中)、Msw启用信号和n_bypass(图1A中的n1)的波形。Msw启用信号指示何时使用图1A示出的MSW_enx和MSW_en控制信号来接通(闭合)模式开关105的pFET和nFET。图2示出图1A中的时钟系统从常规时钟模式(其中模式开关105断开)转换至谐振模式(其中模式开关105闭合)时的波形。如果节点n0上的电压不接近VDD/2(大约一半时钟信号(clk)峰值)，那么闭合MSw开关105导致时钟网络102的显著负载。时钟网络的此突然负载对时钟波形具有不利影响，如由时钟上升/下降时间的增加和201处的时钟振幅的减小所见。所述对时钟波形的影响可导致系统中的定时故障。此外，流经开关以对储能电容器电路107充电的高电流可具有信号电迁移倾向，从而影响零件寿命。
不论MSw开关的安置如何，常规模式与谐振模式之间的转换导致需要以受控方式执行以避免对时钟的不利影响。本文描述的实施方案通过受控地将电容器电路107充电至时钟的静态电压来避免对电容器电路107充电所导致的时钟网络的突然负载。
图3示出具有驱动时钟网络的多个时钟驱动器303和连接至时钟网络的多个电感器101的谐振时钟系统300的实施方案的简化高层次图。谐振时钟系统300通常分布遍及核并且由多个驱动器驱动。在实施方案中，由驱动器和/或电感器提供服务的时钟网络的每个区域可被认为是一个时钟域。时钟网络由若干这类单独但是连接的时钟域构成。
在一些实施方案中，假设(在不失一般性情况下)时钟负载划分至通过时钟网络紧密连接在一起以使得其在相同频率下振动的m个时钟域。为简单起见，假设每个域由驱动器驱动并且具有连接至域的电感器。时钟波形变形的原因是因电容器电路107造成的网络的突然负载。突然负载问题的一种解决方案是允许更逐渐地对电容器电路107充电，从而降低网络上的电流需求。通过每电感器实施多个模式(MSw)开关以形成开关组306，并且控制接通开关组306内的两个开关307，电感器可通过使开关组306内的开关307中的单独开关的接通交错进行来以不使时钟波形劣化的方式接通。另外，可使接通域上的不同开关组306交错进行以进一步有助于避免使时钟波形劣化。
图4A示出开关组400的实例，其中单一模式开关如模式开关105实施为以允许逐渐接通谐振模式的方式来接通的三个并联开关401、403和405(n＝3)。图4B示出在n＝3情况下断言开关401、403和405中的每一个的控制信号以接通开关的示例性时序，其中首先断言en<0>、其次断言en<1>并且最后断言en<2>。应注意，虽然为了便于说明，图4B示出启用信号en<0>、en<1>和en<2>而非每个开关的nFET和pFET装置的控制信号MSW_en和MSW_enx，但是使每个开关的pFET和nFET装置的开关控制信号交错，如针对en<0>、en<1>和en<2>所示。因此，开关405响应于断言en<0>接通，开关403响应于断言en<1>接通，并且开关401响应于en<2>接通。开关组400中的开关之间的准确相对驱动强度分配可基于电迁移限制和启用开关的相对时间来优化。图4C示出分配至开关组400中的每个开关的开关组的一部分的实例。开关组400中的开关401之间的准确相对驱动强度分配可基于电迁移限制和启用开关的相对时间来优化。定时和开关数目是示例性的，并且各种实施方案可具有根据特定时钟系统的需要所确定的定时、开关数目和驱动强度。
图4D示出通过产生图4B示出的控制信号来启用开关组400的示例性控制逻辑(状态机)。在接收进入谐振模式的控制信号时，在411下断言控制信号en<0>以接通开关MSw<0>。在第一延迟时间(延迟1)之后，进入第二状态415，其中断言控制信号en<1>以接通开关MSw<1>。在第二延迟(延迟2)之后，状态机进入第三状态417，其中断言控制信号en<2>以接通MSw<2>。当所有开关接通时，电感器完全连接至时钟网络。状态之间的延迟可使用计数器或某种其它计时机构来实施。延迟可具有相同或不同长度。虽然图4D示出一种类型的控制电路，但是可利用其它控制方法。
图5示出使用两阶段接通解决方案(n＝2)获得的clk、n_bypass(图1中的n1)以及MSw启用信号的示例性时钟波形。如图5中示出，第一启用在501处发生并且第二启用在503处发生。如在时钟波形中可以看出，不同于图2，没有启用谐振模式所导致的时钟振幅减小。
一些实施方案使用开关组来逐渐地减小MSw电阻以控制电流从网络中流出至电容器电路107中。然而，一般来说，允许这种逐渐转换的其它技术、如控制模式(MSw)开关的栅电压以逐渐地接通模式开关(MSw)也可产生类似结果。
实施方案也可通过在完整核心背景下一般化逐渐接通来拓展MSw开关的交错接通的观念。因此，一些实施方案可不仅使构成MSw的开关组交错(如例如图4A和4B示出)，而且使图3示出的m个域中的每个域中的每个MSw开关的接通交错进行。通过使电容器电路107增加网络负载的时间交错，所有电容电路107所需要的电荷随时间推移而散开，从而减少从网络汲取的电流并且减少对时钟信号的影响。图6A示出具有三个时钟域的时钟网络的逐渐接通解决方案的示例性控制信号，其中每个MSw开关具有2个开关(m＝3、n＝2的情况)。图6B示出通过产生图6A示出的控制信号来启用三个域的开关组的示例性控制逻辑(状态机)。在接收进入谐振模式的控制信号时，在状态601下启用或断言控制信号en_0<0>以接通组0中的开关MSw<0>。在第一延迟时间(延迟1)之后，状态机进入第二状态603，其中断言控制信号en_0<1>和en_1<0>以分别接通(启用)组0中的开关MSw<1>和组1中的开关MSw<0>。在第二延迟(延迟2)之后，状态机进入第三状态605，其中断言控制信号en_1<1>和en_2<0>以分别接通(启用)组1中的开关MSw<1>和组2的开关MSw<0>。在第三延迟之后，状态机进入第四状态607，其中断言控制信号en_2<1>以接通(启用)组2中的MSw<1>。应注意，各种延迟可使用计数器或某种其它计时机构来实施。延迟可具有相同或不同长度。虽然图6B示出一种类型的控制电路，但是可利用其它控制方法。
本文描述的实施方案允许谐振钟控系统在常规钟控与谐振钟控之间转换而不影响时钟信号，从而避免性能衰退。
除了与从常规钟控操作模式转化至谐振钟控操作模式相关联的问题以外，从谐振钟控操作模式转化至非谐振钟控操作模式带来巨大挑战。再次参看图1A，如果在电感器101不具有流经它的零值或接近零值电流时，模式开关105断开以转换至非谐振操作模式，那么模式开关105的断开导致模式开关105与电感器101之间的接合处、图1A中节点n0处的电压突然过冲。
图7示出在以下情况时可在节点n0处发生的电压过冲(图1A):在701处取消断言供应至模式开关105的晶体管的栅极端子的MSW_en和MSW_enx控制信号,从而断开模式开关105并且使电感器101与时钟网络102断开连接。应注意,图7只示出MSW_en的取消断言。节点n0处的所得过冲703通常超过电源线电压并且由于栅极端子与漏极端子之间的高栅极氧化物应力而对模式开关105的操作可靠性构成威胁。
虽然在图1A示出的实施方案背景下描述电压过冲问题，但是其它串联连接模式开关变体如图1B示出的实施方案存在所述问题。在图1B中，节点n1和n2(位于晶体管115和117与电容器之间)处的电压由于潜在电压过冲而导致类似可靠性问题。
处理电压过冲的一种方法是确保模式开关在电感器电流为零或接近零时断开。然而，所述解决方案难以稳健地实施并且对于其中电源电压在系统操作过程期间变化的系统基本上是复杂的。设计确保模式开关的栅极信号在电流为零的瞬间转换的系统需要基于反馈的系统，这显著地使设计复杂化。
在一些实施方案中，并且参看图8，节流开关801(TSw)与电感器101并联连接以解决由模式开关的不合时宜关断所导致的可靠性问题。节流开关801在谐振时钟模式期间断开，并且在模式开关105断开同时闭合。通过在模式开关断开同时闭合节流开关801，逐渐地衰减的电感器中的电流不再经历高阻抗(这导致过冲)并且替代地具有循环通过节流开关并且绕回通过电感器的低阻抗路径。
然而，一些实施方案不是添加节流开关801，而是可使用逐渐地接通构成模式开关的开关组的控制来逐渐地关断模式开关。因此，如图9中示出，可使启用信号的关断交错进行以逐渐地关断谐振模式，例如，对于图3和图4的开关组。取消断言第一en<0>以关断对应开关，然后取消断言en<1>并且最后取消断言en<2>以关断对应开关，从而避免图7示出的过冲。
图10示出通过产生图9示出的控制信号来停用开关组400(图4A)的示例性控制逻辑(状态机)。在接收退出谐振模式的控制信号时，在1001下取消断言控制信号en<0>以关断开关MSw<0>。在第一延迟时间(延迟1)之后，进入第二状态1003，其中取消断言控制信号en<1>以关断开关MSw<1>。在第二延迟(延迟2)之后，进入第三状态1005，其中取消断言控制信号en<2>以关断开关MSw<2>。延迟可使用计数器或某种其它计时机构来实施。延迟可相同或不同。虽然图10示出一种类型的控制电路，但是可利用其它控制方法。应注意，图4C示出的断言顺序可不同于图10示出的取消断言顺序，并且控制信号的断言和取消断言的定时和次序可独立地确定。还应注意，形成开关组的开关的晶体管的尺寸可变化，从而允许开关组的开关与开关组的另一个开关运载不同量的电流。
类似地，可采用更整体的方法并且一些实施方案也可通过在完整核心背景下一般化逐渐关断来拓展MSw开关的交错接通的观念。因此，一些实施方案可不仅使构成MSw的开关组的关断交错进行(如图4A、4B和4C示出)，而且使图3示出的m个域中的每个域中的每个MSw开关的关断交错进行。图11示出具有三个时钟域的时钟网络的示例性逐渐关断解决方案，其中每个MSw开关具有2个开关(在m＝3、n＝2情况下)。在1101处，域0的en_0<0>关断。在1105处，en_0<1>与1107处的en_1<0>一起关断。在1107处，en_1<1>与1109处的en_2<0>一起关断。最后，在1111处，en_2<1>关断。图11的方法使域和每个域的开关组内的单独开关的关断交错进行。
因此，本文描述的实施方案解决由于时钟系统从谐振钟控模式转换至常规非谐振钟控模式时的可能的电压过冲造成的可靠性问题。
尽管在描述本文的实施方案时已经一般地假定电路和物理结构，但应充分意识到，在现代半导体设计和制造中，物理结构和电路可具体实施在用于随后的设计、模拟、测试或制造阶段的计算机可读介质中，如数据结构。例如，这类数据结构可编码电路或电路系统的功能描述。功能描述数据结构可例如以寄存器传送语言(RTL)、硬件描述语言(HDL)、Verilog，或用于设计、摸拟和/或测试的某种其它语言来编码。对应于本文描述的实施方案的数据结构还可例如以图形数据库系统II(GDSII)数据来编码，并且对用于用以制造集成电路的光掩模生产的集成电路布局和/或信息进行功能描述。含有本文描述的实施方案的功能描述方面的其它数据结构可用于制造过程中的一个或多个步骤。
计算机可读介质包括有形计算机可读介质，例如磁盘、磁带，或其它磁性、光学或电子存储介质。计算机可读介质上除了具有电路、系统和方法的编码之外，计算机可读介质还可存储可用于实施本文描述的实施方案或其部分的指令以及数据。数据结构可由在一个或多个处理器上执行的软件、在硬件上执行的固件，或软件、固件和硬件的组合用作设计、摸拟、测试或制造阶段的一部分。
本文陈述的实施方案的描述是说明性的，并且不旨在限制以上权利要求书的范围。例如，实施方案在范围上不限于微处理器。实际上，本文描述的解决方案适用于一般集成电路。在不背离以上权利要求书范围的情况下，可基于本文陈述的描述对本文所公开的实施方案做出其它变化和修改。
Claims (20)
1.一种用于在谐振钟控模式和常规钟控模式之间转换的方法，其包括：
在将时钟网络切换出常规操作模式并且切换至谐振操作模式时，以交错方式接通将电感器耦接至所述时钟网络的第一多个开关，所述第一多个开关并联，其中，所述以交错方式接通包括：接通所述第一多个开关的第一开关中的第一和第二晶体管以接通所述第一开关，以及从所述第一开关被接通开始一段延迟之后，接通所述第一多个开关的第二开关中的第三和第四晶体管以接通所述第二开关。
2.如权利要求1所述的方法，其还包括：
在将所述时钟网络切换至所述谐振操作模式时，以交错方式接通将第二电感器耦接至所述时钟网络的第二多个开关；以及
使所述第一多个开关的接通相对于所述第二多个开关的接通交错进行。
3.如权利要求1至2中任一项所述的方法，其还包括：
在将所述时钟网络切换出谐振操作模式时，以交错方式关断将所述电感器耦接至所述时钟网络的所述第一多个开关，以使所述电感器与所述时钟网络断开连接。
4.如权利要求3所述的方法，其中将所述电感器耦接至所述时钟网络的所述交错方式与使所述电感器与所述时钟网络断开连接的所述交错方式的差异至少在于接通或关断所述多个开关的定时或次序。
5.一种用于在谐振钟控模式和常规钟控模式之间转换的方法，其包括：
在将时钟网络切换出谐振操作模式并且切换至常规操作模式时，以交错方式关断将电感器耦接至所述时钟网络的第一多个开关，所述第一多个开关并联，其中，所述以交错方式关断包括：关断所述第一多个开关的第一开关中的第一和第二晶体管以关断所述第一开关，以及从所述第一开关被关断开始一段延迟之后，关断所述第一多个开关的第二开关中的第三和第四晶体管以关断所述第二开关。
6.如权利要求5所述的方法，其还包括：
在将所述时钟网络切换出谐振操作模式时，以交错方式关断将第二电感器耦接至所述时钟网络的第二多个开关；以及
使所述第一多个开关的关断相对于所述第二多个开关的关断交错进行。
7.一种集成电路，其包括：
电感器；
第一多个开关，其形成将所述电感器选择性耦接至时钟网络的第一开关组，所述第一多个开关并联；以及
控制逻辑，其被配置成在将所述时钟网络切换出常规操作模式并且切换至谐振操作模式时，使所述第一多个开关的接通交错进行，其中，所述第一多个开关的交错接通使得接通所述第一多个开关的第一开关中的第一和第二晶体管发生在接通所述第一多个开关的第二开关中的任何晶体管之前。
8.如权利要求7所述的集成电路，其还包括控制逻辑，所述控制逻辑被配置成在使所述电感器与所述时钟网络断开连接以退出所述谐振操作模式时，使所述第一多个开关的关断交错进行。
9.如权利要求7所述的集成电路，其还包括：
第二开关组，其包括将第二电感器耦接至所述时钟网络的第二多个开关；
其中所述控制逻辑进一步被配置成使所述第一开关组的接通相对于所述第二开关组交错进行。
10.如权利要求7或8所述的集成电路，其中所述时钟网络包括多个时钟域，并且其中每个时钟域包括电感器以及将所述电感器耦接至所述时钟域中的相应一个时钟域的开关组。
11.如权利要求7或8所述的集成电路，其中在所述第一多个开关中的第一开关中使用的第一晶体管的尺寸不同于在所述第一多个开关中的第二开关中使用的第三晶体管的尺寸，从而允许所述第一开关与所述第二开关运载不同量的电流。
12.如权利要求7或8所述的集成电路，其还包括：
第二开关组，其包括将第二电感器耦接至所述时钟网络的第二多个开关；
其中所述控制逻辑进一步被配置成使所述第一开关组的接通相对于所述第二开关组交错进行；
其中所述时钟网络包括多个时钟域，并且其中每个时钟域包括电感器以及将所述电感器耦接至所述时钟域中的相应一个时钟域的开关组。
13.如权利要求7或8所述的集成电路，其还包括：
第二开关组，其包括将第二电感器耦接至所述时钟网络的第二多个开关；
其中所述控制逻辑进一步被配置成使所述第一开关组的接通相对于所述第二开关组交错进行；并且
其中在所述第一多个开关中的第一开关中使用的第一晶体管的尺寸不同于在所述第一多个开关中的第二开关中使用的第三晶体管的尺寸，从而允许所述第一开关与所述第二开关运载不同量的电流。
14.如权利要求7或8所述的集成电路，其还包括：
第二开关组，其包括将第二电感器耦接至所述时钟网络的第二多个开关；
其中所述控制逻辑进一步被配置成使所述第一开关组的接通相对于所述第二开关组交错进行；
其中所述时钟网络包括多个时钟域，并且其中每个时钟域包括电感器以及将所述电感器耦接至所述时钟域中的相应一个时钟域的开关组；并且
其中在所述第一多个开关中的第一开关中使用的第一晶体管的尺寸不同于在所述第一多个开关中的第二开关中使用的第三晶体管的尺寸，从而允许所述第一开关与所述第二开关运载不同量的电流。
15.如权利要求7至9中任一项所述的集成电路，其中所述时钟网络包括多个时钟域，并且其中每个时钟域包括电感器以及将所述电感器耦接至所述时钟域中的相应一个时钟域的开关组；并且其中在所述第一多个开关中的第一开关中使用的第一晶体管的尺寸不同于在所述第一多个开关中的第二开关中使用的第三晶体管的尺寸，从而允许所述第一开关与所述第二开关运载不同量的电流。
16.一种集成电路，其包括：
电感器；
第一多个开关，其将所述电感器选择性耦接至时钟网络，所述第一多个开关并联；以及
控制逻辑，其被配置成在将所述时钟网络切换出谐振操作模式并且切换至常规操作模式时，使所述开关的关断交错进行以使所述电感器与所述时钟网络断开连接，其中，所述第一多个开关的交错关断使得关断所述第一多个开关的第一开关中的第一和第二晶体管发生在关断所述第一多个开关的第二开关中的任何晶体管之前。
17.如权利要求16所述的集成电路，其还包括：
第二多个开关，所述第二多个开关将第二电感器耦接至所述时钟网络；
其中所述控制逻辑进一步被配置成使所述第一多个开关的关断相对于所述第二多个开关交错进行。
18.如权利要求16或17所述的集成电路，其中所述时钟网络包括多个时钟域，并且其中每个时钟域包括电感器和开关组，所述开关组由将所述电感器耦接至所述时钟域中的相应一个时钟域的多个开关形成。
19.如权利要求16或17所述的集成电路，其中在所述第一多个开关中的第一开关中使用的第一晶体管的尺寸不同于在所述第一多个开关中的第二开关中使用的第三晶体管的尺寸，从而允许所述第一开关与所述第二开关运载不同量的电流。
20.如权利要求16或17所述的集成电路，其中所述时钟网络包括多个时钟域，并且其中每个时钟域包括电感器和开关组，所述开关组由将所述电感器耦接至所述时钟域中的相应一个时钟域的多个开关形成；并且其中在所述第一多个开关中的第一开关中使用的第一晶体管的尺寸不同于在所述第一多个开关中的第二开关中使用的第三晶体管的尺寸，从而允许所述第一开关与所述第二开关运载不同量的电流。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261695702P | 2012-08-31 | 2012-08-31 | |
| US61/695,702 | 2012-08-31 | ||
| US13/963,300 US8941432B2 (en) | 2012-08-31 | 2013-08-09 | Transitioning between resonant clocking mode and conventional clocking mode |
| US13/963,300 | 2013-08-09 | ||
| PCT/US2013/057614 WO2014036457A1 (en) | 2012-08-31 | 2013-08-30 | Transitioning between resonant clocking mode and conventional clocking mode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104583892A CN104583892A (zh) | 2015-04-29 |
| CN104583892B true CN104583892B (zh) | 2018-03-23 |
Family
ID=49213103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201380044340.8A Active CN104583892B (zh) | 2012-08-31 | 2013-08-30 | 谐振钟控模式和常规钟控模式之间的转换 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8941432B2 (zh) |
| EP (1) | EP2891026B1 (zh) |
| JP (1) | JP6307506B2 (zh) |
| KR (1) | KR102067200B1 (zh) |
| CN (1) | CN104583892B (zh) |
| IN (1) | IN2015DN02273A (zh) |
| WO (1) | WO2014036457A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9429982B2 (en) * | 2014-09-27 | 2016-08-30 | Qualcomm Incorporated | Configurable last level clock driver for improved energy efficiency of a resonant clock |
| US9612614B2 (en) | 2015-07-31 | 2017-04-04 | International Business Machines Corporation | Pulse-drive resonant clock with on-the-fly mode change |
| US9634654B2 (en) | 2015-08-07 | 2017-04-25 | International Business Machines Corporation | Sequenced pulse-width adjustment in a resonant clocking circuit |
| US9568548B1 (en) | 2015-10-14 | 2017-02-14 | International Business Machines Corporation | Measurement of signal delays in microprocessor integrated circuits with sub-picosecond accuracy using frequency stepping |
| US11169563B2 (en) * | 2018-08-21 | 2021-11-09 | Sony Semiconductor Solutions Corporation | Semiconductor circuit apparatus and system equipped with semiconductor circuit apparatus |
| JP2021002542A (ja) * | 2019-06-19 | 2021-01-07 | ソニーセミコンダクタソリューションズ株式会社 | アバランシェフォトダイオードセンサ及び測距装置 |
| US11444619B2 (en) * | 2020-09-07 | 2022-09-13 | Changxin Memory Technologies, Inc. | Driving circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1620732A (zh) * | 2002-08-14 | 2005-05-25 | 英特尔公司 | 用于可编程器件的粘接材料 |
| CN1677825A (zh) * | 2004-03-31 | 2005-10-05 | 松下电器产业株式会社 | 开关电源控制用半导体器件 |
| CN1881766A (zh) * | 2005-04-01 | 2006-12-20 | 株式会社电装 | 开关装置以及相关的操作方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU5382494A (en) | 1994-01-18 | 1995-08-03 | Premlex Pty. Ltd. | A switching circuit |
| US6025738A (en) | 1997-08-22 | 2000-02-15 | International Business Machines Corporation | Gain enhanced split drive buffer |
| US6088250A (en) | 1998-05-29 | 2000-07-11 | The Aerospace Corporation | Power converters for multiple input power supplies |
| US6205571B1 (en) | 1998-12-29 | 2001-03-20 | International Business Machines Corporation | X-Y grid tree tuning method |
| US6310499B1 (en) | 2000-07-17 | 2001-10-30 | Hewlett-Packard Company | Methods and apparatus for adjusting the deadtime between non-overlapping clock signals |
| US7092265B2 (en) * | 2002-11-14 | 2006-08-15 | Fyre Storm, Inc. | Switching power converter controller |
| US7015765B2 (en) | 2003-01-13 | 2006-03-21 | The Trustees Of Columbia In The City Of New York | Resonant clock distribution for very large scale integrated circuits |
| US7082580B2 (en) | 2003-02-10 | 2006-07-25 | Lsi Logic Corporation | Energy recycling in clock distribution networks using on-chip inductors |
| TWI261158B (en) | 2003-09-08 | 2006-09-01 | Via Tech Inc | Method and related apparatus for outputting clock through data path |
| US6882182B1 (en) | 2003-09-23 | 2005-04-19 | Xilinx, Inc. | Tunable clock distribution system for reducing power dissipation |
| US7237217B2 (en) | 2003-11-24 | 2007-06-26 | International Business Machines Corporation | Resonant tree driven clock distribution grid |
| US7516350B2 (en) | 2004-09-09 | 2009-04-07 | International Business Machines Corporation | Dynamic frequency scaling sequence for multi-gigahertz microprocessors |
| JP2007034839A (ja) * | 2005-07-28 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 集積回路の動作周波数制御方法 |
| WO2008133739A2 (en) | 2006-12-01 | 2008-11-06 | The Regents Of The University Of Michigan | Clock distribution network architecture for resonant-clocked systems |
| US7973565B2 (en) | 2007-05-23 | 2011-07-05 | Cyclos Semiconductor, Inc. | Resonant clock and interconnect architecture for digital devices with multiple clock networks |
| JP2010178053A (ja) * | 2009-01-29 | 2010-08-12 | Hiroshima Univ | 中央演算処理装置 |
| JP2013507886A (ja) | 2009-10-12 | 2013-03-04 | サイクロス セミコンダクター， インコーポレイテッド | インダクタオーバーヘッドなしで共振クロック分配ネットワークの固有周波数を選択する方法 |
| JP2012161039A (ja) * | 2011-02-02 | 2012-08-23 | Renesas Electronics Corp | クロックバッファ回路及びこれを用いたクロック分配回路 |
| US8427252B2 (en) * | 2011-05-31 | 2013-04-23 | Qualcomm Incorporated | Oscillators with low power mode of operation |
| US8719748B2 (en) | 2011-06-29 | 2014-05-06 | The Regents Of The University Of California | Distributed resonant clock grid synthesis |
| US8576000B2 (en) | 2011-08-25 | 2013-11-05 | International Business Machines Corporation | 3D chip stack skew reduction with resonant clock and inductive coupling |
-
2013
- 2013-08-09 US US13/963,300 patent/US8941432B2/en active Active
- 2013-08-30 IN IN2273DEN2015 patent/IN2015DN02273A/en unknown
- 2013-08-30 JP JP2015530110A patent/JP6307506B2/ja active Active
- 2013-08-30 WO PCT/US2013/057614 patent/WO2014036457A1/en active Application Filing
- 2013-08-30 EP EP13763373.1A patent/EP2891026B1/en active Active
- 2013-08-30 CN CN201380044340.8A patent/CN104583892B/zh active Active
- 2013-08-30 KR KR1020157007590A patent/KR102067200B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1620732A (zh) * | 2002-08-14 | 2005-05-25 | 英特尔公司 | 用于可编程器件的粘接材料 |
| CN1677825A (zh) * | 2004-03-31 | 2005-10-05 | 松下电器产业株式会社 | 开关电源控制用半导体器件 |
| CN1881766A (zh) * | 2005-04-01 | 2006-12-20 | 株式会社电装 | 开关装置以及相关的操作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6307506B2 (ja) | 2018-04-04 |
| EP2891026A1 (en) | 2015-07-08 |
| JP2015534671A (ja) | 2015-12-03 |
| IN2015DN02273A (zh) | 2015-08-21 |
| WO2014036457A1 (en) | 2014-03-06 |
| KR20150052118A (ko) | 2015-05-13 |
| EP2891026B1 (en) | 2016-06-22 |
| KR102067200B1 (ko) | 2020-01-17 |
| US20140062566A1 (en) | 2014-03-06 |
| CN104583892A (zh) | 2015-04-29 |
| US8941432B2 (en) | 2015-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104583892B (zh) | 谐振钟控模式和常规钟控模式之间的转换 | |
| CN102177645B (zh) | 基于变压器的高频电力转换器 | |
| US9264046B2 (en) | Resonant inductor coupling clock distribution | |
| KR101600947B1 (ko) | 전력 도메인들 간의 데이터 트랜스퍼 | |
| KR20120095393A (ko) | 공진 클록 분배 네트워크에서의 주파수 스케일링된 동작을 위한 아키텍처 | |
| CN106664066B (zh) | 相位相依性运算放大器以及相关系统和方法 | |
| US8975936B2 (en) | Constraining clock skew in a resonant clocked system | |
| Chen et al. | Two‐/three‐coil hybrid topology and coil design for WPT system charging electric bicycles | |
| EP1537467B1 (en) | Clock generator for integrated circuit | |
| KR102219822B1 (ko) | 전압 드룹의 제약에 의한 파워-게이트 섹션들의 크기조정 | |
| CN104541223B (zh) | 使用高阻抗电压源控制开关的阻抗以提供更有效钟控 | |
| US9595943B2 (en) | Implementing broadband resonator for resonant clock distribution | |
| CN103970183A (zh) | 宽带宽共振全局时钟分配 | |
| CN205490422U (zh) | 一种适合宽带调谐的压控振荡器 | |
| US10389356B2 (en) | Resonant virtual supply booster for synchronous logic circuits and other circuits with use of on-chip integrated magnetic inductor | |
| CN105048998A (zh) | 冗余时钟转变容限锁存电路 | |
| Villar Piqué et al. | Contributions on converter integrated components and detailed models |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |