CN104253019B - 深沟槽电容器 - Google Patents
深沟槽电容器 Download PDFInfo
- Publication number
- CN104253019B CN104253019B CN201410268473.XA CN201410268473A CN104253019B CN 104253019 B CN104253019 B CN 104253019B CN 201410268473 A CN201410268473 A CN 201410268473A CN 104253019 B CN104253019 B CN 104253019B
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- layer
- substrate
- capacitor arrangement
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 117
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 112
- 229920005591 polysilicon Polymers 0.000 claims abstract description 111
- 238000000034 method Methods 0.000 claims abstract description 61
- 150000004767 nitrides Chemical class 0.000 claims abstract description 15
- 238000005498 polishing Methods 0.000 claims abstract description 10
- 238000011049 filling Methods 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 13
- 239000002019 doping agent Substances 0.000 claims description 10
- 229910052787 antimony Inorganic materials 0.000 claims description 7
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 294
- 239000002365 multiple layer Substances 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000002118 epoxides Chemical class 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical class [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- -1 carborundum Chemical compound 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种形成电容器结构的方法，包括在凹槽的底部和侧壁上方以及衬底表面上方沉积均匀厚度的多层第一多晶硅(POLY)层，其中，多层第一多晶硅(POLY)层通过多层氧化物/氮化物/氧化物(ONO)层彼此分隔开。在多层第一多晶硅层上方沉积第二多晶硅层，第二多晶硅层通过ONO层与第一多晶硅层分隔开，并且第二多晶硅层填充凹槽的剩余部分。使用第一化学机械抛光(CMP)去除第二多晶硅层和第二ONO层的部分。使用第一图案化和蚀刻工艺去除表面上的多层第一多晶硅层的每层和第一ONO层不在电容器结构的掺杂区域内的部分，从而暴露多层第一多晶硅层的每层的顶面以用于接触件形成。本发明涉及深沟槽电容器。
Description
技术领域
本发明涉及深沟槽电容器。
背景技术
相对于半导体集成电路(IC)内的一些其他电容器类型，深沟槽电容器(DTC)显示出了较高的功率密度。同样地，DTC应用于诸如动态随机存取存储器(DRAM)存储单元等的应用。DTC的一些实例包括多层多晶硅(多层多晶硅)DTC，其代替离散电容器应用于先进的技术节点工艺。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种形成电容器结构的方法，包括：在衬底内形成的凹槽的底部区域和侧壁上方及衬底的表面上方沉积第一介电层；在所述第一介电层上方沉积第一厚度的第一导电层，其中，所述第一厚度在所述表面、所述底部区域和所述侧壁上是基本均匀的；在所述第一导电层上方沉积第二介电层；在所述第一介电层上方沉积第二厚度的第二导电层，其中，所述第二导电层填充未由所述第一导电层填充的所述凹槽的剩余部分，并且其中，所述第二厚度在所述表面上是基本均匀的；去除所述第二导电层和所述第二介电层不在所述凹槽内的部分；去除所述表面上的所述第一导电层和所述第一介电层不在所述凹槽的局部区域内的部分；以及将第一接触件形成至所述表面上方的所述第一导电层，将第二接触件形成至所述凹槽上方的所述第二导电层，并且将第三接触件形成至所述衬底的掺杂区域内的衬底。
在上述方法中，其中，利用化学机械抛光去除部分所述第二导电层和部分所述第二介电层。
在上述方法中，其中，利用化学机械抛光去除部分所述第二导电层和部分所述第二介电层，其中，结合所述化学机械抛光，利用所述第二导电层和所述第二介电层的回蚀刻以去除部分所述第二导电层和部分所述第二介电层。
在上述方法中，其中，利用图案化和蚀刻工艺以去除部分所述第一导电层和部分所述第一介电层。
在上述方法中，还包括将接触件形成至所述衬底的所述表面上方的所述第一导电层的暴露的顶面，将接触件形成至所述凹槽上方的所述第二导电层，以及将接触件形成至所述掺杂区域内的所述衬底。
根据本发明的另一方面，还提供了一种电容器结构，包括：均匀厚度的多层第一导电层，设置在凹槽的底部区域和侧壁上方及衬底的表面上方，其中，所述凹槽形成在所述衬底的掺杂区域内，所述多层第一导电层通过多层第一介电层彼此分隔开并且和所述衬底分隔开；第二导电层，设置在所述多层第一导电层上方，其中，所述第二导电层填充未由所述多层第一导电层填充的所述凹槽的剩余部分，并且其中，所述第二导电层通过第二介电层与所述第一导电层分隔开；多个第一接触件，其中，对于每层第一导电层，第一接触件连接至所述衬底的所述表面上方的所述第一导电层的暴露的顶面；第二接触件，连接至所述凹槽上方的所述第二导电层；以及第三接触件，连接至所述电容器结构的局部区域内的所述衬底。
在上述电容器结构中，其中，所述多层第一介电层或所述第二介电层包括氧化物/氮化物/氧化物。
在上述电容器结构中，其中，所述多层第一导电层或所述第二导电层包括多晶硅。
在上述电容器结构中，其中，所述衬底包括p型硅衬底。
在上述电容器结构中，其中，所述掺杂区域包括n型掺杂剂。
在上述电容器结构中，其中，所述掺杂区域包括n型掺杂剂，其中，所述n型掺杂剂包括磷、砷或锑。
在上述电容器结构中，其中，所述电容器结构通过接合引线、硅通孔或接合焊盘电连接至集成电路。
在上述电容器结构中，其中，所述电容器结构位于动态随机存取存储器存储单元内。
根据本发明的又一方面，还提供了一种电容器结构，包括：第一厚度的第一导电层，设置在形成在所述衬底内的凹槽的底部区域和侧壁上方以及衬底的表面上方，其中，所述第一导电层通过第一介电层与所述衬底绝缘；以及第二导电层，设置在所述第一导电层上方并且通过第二介电层与所述第一导电层绝缘，其中，所述第二导电层填充未由所述第一导电层填充的所述凹槽的剩余部分并且以基本等于所述第一厚度的量在所述衬底之上延伸。
在上述电容器结构中，还包括：第一接触件，连接至所述衬底的所述表面上方的所述第一导电层；第二接触件，连接至所述凹槽上方的所述第二导电层；以及第三接触件，连接至所述电容器结构的局部区域内的所述衬底。
在上述电容器结构中，其中，所述衬底包括p型硅衬底，并且其中，所述局部区域包括所述电容器结构附近内的n型掺杂区域。
在上述电容器结构中，其中，所述衬底包括p型硅衬底，并且其中，所述局部区域包括所述电容器结构附近内的n型掺杂区域，其中，所述n型掺杂区域的掺杂剂包括磷、砷或锑。
在上述电容器结构中，其中，所述第一导电层和所述第二导电层包括多晶硅。
在上述电容器结构中，其中，所述第一介电层和所述第二介电层包括氧化物/氮化物/氧化物。
在上述电容器结构中，通过接合引线、硅通孔或接合焊盘电连接至集成电路。
附图说明
图1A至图1F示出了双层多晶硅DTC形成的一些实施例。
图2A至图2F示出了三层多晶硅DTC形成的一些实施例。
图3示出了多层多晶硅DTC结构的一些实施例。
图4A至图4C示出了通过接合引线、硅通孔或接合焊盘将含IC的DTC结构电连接至集成电路的一些实施例。
图5示出了形成双层多晶硅电容器结构的方法的一些实施例。
图6示出了形成多层多晶硅电容器结构的方法的一些实施例。
具体实施方式
现在将参照附图描述本发明，其中，在本文中，相同的参考数字用于表示相同的元件，并且其中，示出的结构不必按比例绘制。将理解，详细描述和相应的附图不以任何方式限制本发明的范围，并且详细描述和附图仅提供了一些实例以示出使发明构思能够体现出来的一些方法。
也应该注意，本发明提出了多层多晶硅DTC结构形式的实施例，并且该结构可以包括在诸如微处理器、存储器件的IC和/或其他IC中。该IC也可以包括各种无源和有源微电子器件，诸如电阻器、其他电容器类型(例如，MIMCAP)、电感器、二极管、金属氧化物半导体场效应晶体管(MOSFET)、互补MOS(CMOS)晶体管、双极结晶体管(BJT)、横向扩散MOS(LDMOS)晶体管、高功率MOS晶体管或其他类型的晶体管。本领域普通技术人员可以意识到其他可以从本发明的各个方面获得启示的半导体器件的实施例。
形成多层多晶硅DTC的一些现有技术方法需要用于每层多晶硅(POLY)的专用光掩模曝光和蚀刻步骤，然后沉积在被配置为隔离每层多晶硅层中形成的单独的接触件的层间介电(ILD)层上，以及在接触件蚀刻之前的用于ILD层的平坦化的化学机械抛光(CMP)。在用于多晶硅层中的一层的专用光掩模曝光和蚀刻步骤之后，多层多晶硅DTC的两层多晶硅层之间的阶梯高度引入可能导致较差的CMP均匀性的形貌变化。
因此，本发明的一些实施例涉及形成电容器结构的方法。该方法包括在衬底内形成的凹槽的底部区域和侧壁上方以及衬底的表面上方沉积均匀厚度的多层第一多晶硅层。多层第一多晶硅层通过多层第一介电层彼此分隔开并且和衬底分隔开。该方法还包括在多层第一多晶硅层上方沉积第二多晶硅层。第二多晶硅层填充未由多层第一多晶硅层填充的凹槽的剩余部分，并且第二多晶硅层通过第二介电层与第一多晶硅层分隔开。使用CMP、回蚀刻或者两者的组合去除不在凹槽内的部分第二多晶硅层和部分第二介电层。并且，使用第一图案化和蚀刻工艺去除不在凹槽附近的掺杂区域内的表面上的多层第一多晶硅层的每层的一部分和第一介电层的一部分，从而暴露多层第一多晶硅层的每层的顶面以用于接触件形成。
通过利用CMP工艺去除部分第二多晶硅层，从而与前文提到的现有技术方法相比，减少了掩模的使用。该构思可以应用于多层多晶硅电容器结构(诸如用于DRAM存储单元的DTC)内的任意数量的多晶硅层。该方法也可以显示出实现了可以与前文提到的现有技术方法相比的电性能，并且减小了整体阶梯高度，并且因此减小了在ILD沉积之后的CMP工作量。
图1A至图1F示出了双层多晶硅DTC形成的一些实施例。图1A示出了衬底100A，其中，第一凹槽102A和第二凹槽102B形成在衬底100A的掺杂区域104内。对于诸如易失性DRAM的DTC应用，成批图案化多个凹槽，其中，在DTC形成之后，每个凹槽包括相同的结构。
对于图1A至图1F的实施例，衬底100A是p型硅衬底。其他衬底类型可以包括n型硅衬底或诸如锗的另一种元素半导体；包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的合金半导体；或它们的组合。在实施例中，衬底100A是绝缘体上半导体(SOI)。
对于图1A至图1F的实施例，通过n型掺杂剂的离子注入技术形成衬底100A的掺杂区域104，其中，离子化的磷、砷或锑在电场中加速并且撞击衬底100A的表面。根据一些实施例，在注入掺杂剂离子之后，实施第一热退火以驱入(drive-in)并激活掺杂剂。第一热退火可以利用快速热处理(RTP)退火、峰值退火(spike anneal)、毫秒退火或激光退火。峰值退火在峰值退火温度下以秒级别进行操作。毫秒退火在峰值退火温度下以毫秒级别进行操作，并且激光退火在峰值退火温度下以微秒级别进行操作。
包括诸如等离子体蚀刻的干蚀刻工艺、湿蚀刻工艺或它们的组合的一个或多个蚀刻工艺可以用于形成第一凹槽102A和第二凹槽102B。在一些实施例中，干等离子体蚀刻包括使用离子(例如，碳氟化合物、氧、氯、氮、氩、氦等)轰击衬底，从而从衬底100A去除了部分材料。在一些实施例中，湿蚀刻也可以用于实现各向同性蚀刻轮廓。例如，在一些实施例中，诸如四氟化碳(CF4)、HF、四甲基氢氧化铵(TMAH)或它们的组合等的蚀刻剂可以用于实施湿蚀刻并且形成第一凹槽102A和第二凹槽102B。
图1B示出了包括衬底100A的衬底100B，其中，第一介电层106沉积在第一凹槽102A和第二凹槽102B的底部区域和侧壁上方。在一些实施例中，第一介电层106包括氧化物/氮化物/氧化物(ONO)复合层，并且通过化学汽相沉积(CVD)实现第一介电层106的沉积。一些衍生的CVD工艺还包括低压CVD(LPCVD)、原子层CVD(ALCVD)、超高真空CVD(UHCVD)、减压CVD(RPCVD)或它们的任意组合。也可以利用分子束外延(MBE)或金属有机汽相外延(MOVPE)以用于外延生长。
第一导电层108沉积在第一介电层106上方，并且其具有基本均匀的第一厚度(t1)。在一些实施例中，第一导电层108包括多晶硅层(POLY)，并且通过在大约500℃到大约700℃的温度范围内使低压反应器内的硅烷(SiH4)热解以释放Si，所释放的Si在衬底100A的表面上并且沿着第一凹槽102A和第二凹槽102B的底部区域和侧壁聚集，从而实现沉积。
第二介电层110沉积在第一导电层108上方，并且第二导电层112沉积在第二介电层110上方。在一些实施例中，第二介电层110包括氧化物/氮化物/氧化物(ONO)复合层，并且通过化学汽相沉积(CVD)实现第二介电层110的沉积。第二导电层112填充未由第一导电层108填充的第一凹槽102A和第二凹槽102B的剩余部分。第二导电层112在衬底100B的表面上具有基本均匀的第二厚度(t2)。在一些实施例中，第二导电层112包括多晶硅层(POLY)。
图1C示出了包括衬底100B的衬底100C，其中，通过诸如CMP工艺的第一平坦化工艺已经去除了第二导电层112和第二介电层110不在第一凹槽102A和第二凹槽102B内的部分。平坦化的第一导电层108和平坦化的第二导电层112具有基本平坦的表面。在第一CMP工艺中，通过由抛光焊盘覆盖的旋转台板(platen)对衬底100C施加化学力和机械力，这与料浆一起抛光并且全面地平坦化衬底100C。料浆可以包括过氧化氢或其他合适的材料。
图1D示出了包括衬底100C的衬底100D，其中，通过对表面的图案化和蚀刻工艺已经去除了部分第一导电层108和部分第一介电层106，其中，通过旋涂工具，衬底100D涂有一层光刻胶，与包含图案的掩模对准，并将其暴露于光下，从而将图案转印至光刻胶。在一些实施例中，图案化和蚀刻工艺使用正性光刻胶，从而在曝光之后，光刻胶层的曝光区域变得可溶，并且随后去除光刻胶。在一些实施例中，图案化和蚀刻工艺使用负性光刻胶，从而在曝光之后，光刻胶层的曝光区域变得不溶于光刻胶显影剂。光刻胶显影剂用于溶解光刻胶的可溶部分，并且根据光刻胶的性质，随后可以去除半导体衬底上的曝光部件或未曝光部件。
图1E示出了包括衬底100D的衬底100E，通过氧化步骤在衬底100E的表面上设置氧化物层114。通过衍生的CVD工艺或其他合适的方法在多晶硅氧化物层114上方设置第三厚度(t3)的层间介电(ILD)层116，诸如正硅酸乙酯(TEOS)或者氟或碳掺杂的SiO2。ILD层116配置为电分隔在随后的图案化步骤中形成的接触件，并且ILD层116的介电常数低于未掺杂的SiO2的值(大约k＝3.9)且尽量接近1以最小化相邻的金属和接触件之间的电容耦合。
在通过第二CMP工艺平坦化ILD层116之后，蚀刻沟槽并以导电材料(例如，铜、钨等)填充沟槽，以将第一接触件118A和第二接触件118B形成至第二导电层112，将第三接触件形成至第一导电层108，以及将第四接触件形成至掺杂区域104，从而完成图1F的双层多晶硅DTC结构100F。
对于图1A至图1F的实施例，第一导电层108的第一厚度(t1)和第一介电层106的第三厚度的结合介于大约1000埃到大约3000埃的范围内，第二导电层112的第二厚度(t2)和第二介电层110的第四厚度的结合介于大约9000埃到大约11000埃的范围内，并且在第二CMP工艺之后，第三厚度(t3)介于大约8000埃到大约10000埃的范围内。与一些现有技术方法相比，在图1D的图案化和蚀刻工艺之后产生的阶梯高度(介于大约1000埃到大约3000埃的范围内)减小了CMP工作量并且增大了CMP均匀性。
图2A至图2F示出了三层多晶硅DTC形成的一些实施例。图2A至图2F的实施例类似于图1A至图1F的实施例，但是包括用于增加的电容的额外的导电层。通常，可以使用任意数量的导电层。图2A的实施例与图1A的实施例相同。
图2B示出了包括衬底200A的衬底200B，其中，在第一凹槽102A和第二凹槽102B的底部区域和侧壁上方沉积基本均匀厚度的第一多晶硅层208，第一多晶硅层208通过第一ONO层206与衬底200A分隔开。在第一多晶硅层208上方沉积基本均匀厚度的第二多晶硅层212，并且第二多晶硅层212通过第二ONO层210与第一多晶硅层208分隔开。然后在第二多晶硅层212上方沉积第三多晶硅层216，并且第三多晶硅层216通过第三ONO层214与第二多晶硅层212分隔开，第三多晶硅层216在衬底200B的表面上具有基本均匀的厚度。
图2C示出了包括衬底200B的衬底200C，其中，通过第一CMP工艺已经去除了第三多晶硅层216和第三ONO层214不在第一凹槽102A和第二凹槽102B内的部分。在一些实施例中，在第一CMP工艺中利用第三多晶硅层216和第三ONO层214的回蚀刻。
图2D示出了包括衬底200C的衬底200D，其中，通过对表面的第一图案化和蚀刻工艺已经去除了部分第二多晶硅层212和部分第二ONO层210，暴露了用于接触件形成的第二多晶硅层212的顶面。
图2E示出了包括衬底200D的衬底200E，其中，通过对表面的第二图案化和蚀刻工艺已经去除了部分第一多晶硅层208和部分第一ONO层206，暴露了用于接触件形成的掺杂区域104的顶面。
图2F示出了包括衬底200E的三层多晶硅DTC结构200F，其中，在衬底200E的表面上设置多晶硅氧化物层114，并且在多晶硅氧化物层114之上设置ILD层116。在通过第二CMP工艺平坦化ILD层116之后，蚀刻沟槽并且以导电材料填充沟槽以形成第一至第五接触件218A至218E。
通常，由n层多晶硅层组成的多层多晶硅DTC结构或许可以以与双层多晶硅DTC结构100F和三层多晶硅DTC结构200F相同的方式组装。图3示出了设置在衬底302的掺杂区域104(掺杂有磷、砷或锑)内的多层多晶硅DTC结构300的一些实施例。多层多晶硅DTC结构300包括设置在凹槽的底部区域和侧壁上方以及衬底302的表面上方的具有第一基本均匀厚度(t1)的第一导电层304A(例如，多晶硅)，其中凹槽形成在衬底302的掺杂区域104内。第一导电层304A通过第一介电层306A(例如，氧化物/氮化物/氧化物)与衬底302绝缘。具有第二基本均匀厚度(t2)的第二导电层304B设置在第一导电层304A上方，并且第二导电层304B通过第二介电层306B与第一导电层304A分隔开。具有第三基本均匀厚度(t3)的第三导电层304C设置在第二导电层304B上方，并且第三导电层304C通过第三介电层306C与第二导电层304B分隔开。可以重复这种类型的结构，直到具有第(n-1)基本均匀厚度(tn-1)的第(n-1)导电层304E设置在第(n-2)基本均匀厚度(tn-2)的第(n-2)导电层304E上方，并且第(n-1)导电层304E通过第(n-2)介电层306F与第(n-2)导电层304D分隔开。
第n导电层304F设置在第(n-1)导电层304E上方，并且第n导电层304F通过第n介电层306G与第(n-1)导电层304E绝缘。第n导电层304F填充未由第一至第(n-1)导电层304A至304E填充的凹槽的剩余部分，并且第n导电层304F以大于大约第一至第n厚度的总和的量在衬底302之上延伸。
通过对掺杂区域104的多个图案化和蚀刻工艺(例如，n-1个图案化和蚀刻工艺)，暴露了第一至第n导电层304A至304F的每层的顶面，从而使得接触件可以形成至掺杂区域104和第一至第n导电层304A至304F。第一接触件308A(例如，铜、钨等)连接至掺杂区域104。第二接触件308B连接至第一导电层304A的暴露的顶面，第三接触件308C连接至第二导电层304B的暴露的顶面，第四接触件308D连接至第三导电层304C的暴露的顶面，第(n-1)接触件308E连接至第(n-2)导电层304D的暴露的顶面，第n接触件308F连接至第(n-1)导电层304E的暴露的顶面，并且第(n+1)接触件308G连接至第n导电层304F。与一些现有技术方法相比，用于形成第n接触件308F和第(n+1)接触件308G的第n导电层304F的CMP工艺节省至少一个掩模。
双层多晶硅DTC结构100F、三层多晶硅DTC结构200F和多层多晶硅DTC结构300通常可以应用于多种IC应用中。图4A示出了第一3D IC结构400A，其包括通过环氧化物406A接合至电容器IC404A(包括多个DTC结构中的一个)的高压(HV)或电源IC402A，其中，HV或电源IC402A和电容器IC404A垂直堆叠在衬底408A之上并且通过底部填充层410A与衬底408A分隔开。在一些实施例中，底部填充层410A可以包括聚酰亚胺、聚醚酰亚胺、苯并环丁烯(BCB)、双马来酰亚胺三嗪(BT)、环氧化物或硅树脂中的一种或多种。多条引线接合(WB)结构412A至422A将接合至电容器IC404A的HV或电源IC402A以及电容器IC404A电连接至衬底408A以形成第一3D IC结构400A，其中，衬底408A连接至多个焊料球424A。
图4B示出了第二3D IC结构400B，其中，HV或电源IC402B和包括多个DTC结构中的一个的电容器IC404B位于相同的封装件422B内，封装件422B通过环氧化物406B接合至衬底408B。第一微型焊料球410B通过第一硅通孔(TSV)414B将HV或电源IC402B连接至第一较大焊料球412B。同样地，第二微型焊料球416B通过第二TSV420B将电容器IC404B连接至第二较大焊料球418B。在一些实施例中，第一较大焊料球412B和第二较大焊料球418B包括用于2.5D和3D应用的倒装芯片球栅格阵列(FCBGA)。
图4C示出了第三3D IC结构400C，其中，HV或电源IC402C分别通过多个第一接合焊盘406C和多个第二接合焊盘410C连接至包括多个DTC结构中的一个的电容器IC404C，第一接合焊盘406C和第二接合焊盘410C分别位于第一封装件408C和第二封装件412C内。HV或电源IC402C通过衬底414C电连接至包括用于2.5D和3D应用的FCBGA的多个焊料球416C。
图5示出了形成双层多晶硅电容器结构的方法500的一些实施例。虽然方法500和随后的方法600示出并描述为一系列步骤或事件，但是应该理解，这些步骤或事件的示例性顺序不应解释为限制意义。例如，一些步骤可以以不同的顺序发生和/或与除了在本文中描述的这些示出和/或描述的步骤或事件之外的其他步骤或事件同时发生。此外，实现在本文中描述的一个或多个方面或实施例可以不需要所有示例性的步骤。而且，可以以一个或多个单独的步骤和/或阶段实施本文中示出的一个或多个步骤。
在步骤502中，在凹槽的底部区域和侧壁上方以及衬底的表面上方沉积第一介电层，其中凹槽形成在衬底的局部区域内。在一些实施例中，第一介电层包括配置作为绝缘体的氮化物。
在步骤504中，在第一介电层上方沉积第一厚度的第一导电层，其中，第一厚度在衬底的表面、底部区域和侧壁上是基本均匀的。在一些实施例中，第一导电层包括多晶硅。
在步骤506中，在第一导电层上方沉积第二介电层。在一些实施例中，第二介电层包括配置作为绝缘体的氮化物。
在步骤508中，在第一介电层上方沉积第二导电层，其中，第二导电层填充未由第一导电层填充的凹槽的剩余部分，并且其中，第二厚度在表面上是基本均匀的。在一些实施例中，第二导电层包括多晶硅。
在步骤510中，通过CMP工艺或与CMP工艺一起使用的回蚀刻去除了第二导电层和第二介电层不在凹槽内的部分。
在步骤512中，通过图案化和蚀刻工艺去除了表面上的第一导电层和第一介电层不在凹槽的局部区域内的部分。
在步骤514中，将第一接触件形成至表面上方的第一导电层，将第二接触件形成至凹槽上方的第二导电层，并且将第三接触件形成至局部区域的衬底内。在一些实施例中，局部区域包括电容器结构附近内的n型掺杂区域。
图6示出了形成多层多晶硅电容器结构的方法600的一些实施例。
在步骤602中，在衬底内的形成的凹槽的底部区域和侧壁上方以及衬底的表面上方沉积均匀厚度的多层第一多晶硅层，其中，多层第一多晶硅层通过多层第一ONO层彼此分隔开并且和衬底分隔开。
在步骤604中，在多层第一多晶硅层上方沉积第二多晶硅层，其中，第二多晶硅层填充未由多层第一多晶硅层填充的凹槽的剩余部分，并且其中，第二多晶硅层通过第二ONO层与第一多晶硅层分隔开。
在步骤606中，使用第一CMP、回蚀刻或者两者的组合去除第二多晶硅层和第二ONO层不在凹槽内的部分。
在步骤608中，使用多个第一图案化和蚀刻工艺去除表面上的多层第一多晶硅层的每层和第一ONO层不在凹槽附近内的部分，从而暴露掺杂区域上方的多层第一多晶硅层的每层的顶面。
因此，应该理解，本发明的一些实施例涉及形成电容器结构的方法。该方法包括在形成在衬底内的凹槽的底部区域和侧壁上方以及衬底的表面上方沉积均匀厚度的多层第一多晶硅层。多层第一多晶硅层通过多层第一ONO层彼此分隔开并且和衬底分隔开。该方法还包括在多层第一多晶硅层上方沉积第二多晶硅层。第二多晶硅层填充未由多层第一多晶硅层填充的凹槽的剩余部分，并且第二多晶硅层通过第二ONO层与第一多晶硅层分隔开。使用CMP、回蚀刻或者两者的组合去除第二多晶硅层和第二ONO层不在凹槽内的部分。以及，使用第一图案化和蚀刻工艺去除表面上的多层第一多晶硅层的每层和第一ONO层不在凹槽附近的掺杂区域内的部分，从而暴露多层第一多晶硅层的每层的顶面以用于接触件形成。
在一些实施例中，公开了一种形成电容器结构的方法。该方法包括在形成在衬底内的凹槽的底部区域和侧壁上方以及衬底的表面上方沉积第一介电层，以及在第一介电层上方沉积第一厚度的第一导电层，其中，第一厚度在表面、底部区域和侧壁上是基本均匀的。该方法还包括在第一导电层上方沉积第二介电层，以及在第一介电层上方沉积第二导电层，其中，第二导电层填充未由第一导电层填充的凹槽的剩余部分，并且其中，第二厚度在表面上是基本均匀的。该方法还包括去除第二导电层和第二介电层不在凹槽内的部分，以及去除表面上的第一导电层和第一介电层不在凹槽的局部区域内的部分。将第一接触件形成至表面上方的第一导电层，将第二接触件形成至凹槽上方的第二导电层，并且将第三接触件形成至局部区域的衬底内。
在一些实施例中，公开了一种形成电容器结构的方法。该方法包括在形成在衬底内的凹槽的底部区域和侧壁上方以及衬底的表面上方沉积均匀厚度的多层第一多晶硅层，其中，多层第一多晶硅层通过多层第一氧化物/氮化物/氧化物层彼此分隔开并且和衬底分隔开。该方法还包括在多层第一多晶硅层上方沉积第二多晶硅层，其中，第二多晶硅层填充未由多层第一多晶硅层填充的凹槽的剩余部分，并且其中，第二多晶硅层通过第二氧化物/氮化物/氧化物层与第一多晶硅层分隔开。该方法还包括使用第一化学机械抛光、回蚀刻或者两者的组合去除第二多晶硅层和第二氧化物/氮化物/氧化物层不在凹槽内的部分。该方法还包括使用多层第一图案化和蚀刻工艺去除表面上的多层第一多晶硅层的每层和第一氧化物/氮化物/氧化物层不在凹槽附近内的部分，从而暴露掺杂区域上方的多层第一多晶硅层的每层的顶面。
在一些实施例中，公开了一种电容器结构。该电容器结构包括在形成在衬底内的凹槽的底部区域和侧壁上方以及衬底的表面上方设置的第一厚度的第一导电层，其中，第一导电层通过第一介电层与衬底绝缘，并且其中，第一厚度在表面、底部区域和侧壁上是基本均匀的。该电容器结构还包括设置在第一导电层上方并且通过第二介电层与第一导电层绝缘的第二导电层，其中，第二导电层填充未由第一导电层填充的凹槽的剩余部分并且以等于第一厚度的量在衬底之上延伸。在一些实施例中，该电容器结构还包括连接至凹槽上方的第一导电层的第一接触件、连接至衬底的表面上方的第二导电层的第二接触件，以及连接至电容器结构的局部区域内的衬底的第三接触件。
虽然已经关于某个方面或多个方面示出并描述了本发明，但是本领域一般技术人员在阅读并理解该说明书和附图之后，将想到等同改变和修改。尤其是考虑到由上述部件(组件、器件、电路等)实施的各个功能，除了另有说明，用于描述这些部件的术语(包括引用“意思是”)旨在对应于实施所描述部件的特定功能(即，功能等同)的任何部件，虽然与实施在此示出的本发明的示例性实施例中的功能的公开的结构不是结构等同的。此外，虽然可能仅关于本发明的一个或几个方面公开了本发明的特定部件，但是当对于任何给定或特定应用可能是需要和有利的时候，这些部件可以与其他方面的一个或多个其他部件结合。此外，在这个意义上，详细描述或权利要求中使用的术语“包括”、“包含”、“有”、“具有”、“带有”或其变化旨在以类似于术语“包括”的方式包括在内。
Claims (20)
1.一种形成电容器结构的方法，包括：
在衬底内形成的凹槽的底部区域和侧壁上方及衬底的表面上方沉积第一介电层；
在所述第一介电层上方沉积第一厚度的第一导电层，其中，所述第一厚度在所述表面、所述底部区域和所述侧壁上是基本均匀的，所述第一导电层具有第一上平面；
在所述第一导电层上方沉积第二介电层；
在所述第二介电层上方沉积第二厚度的第二导电层，其中，所述第二导电层填充未由所述第一导电层填充的所述凹槽的剩余部分，并且其中，所述第二厚度在所述表面上是基本均匀的，所述第二导电层具有第二上平面，并且所述第二上平面与所述第一上平面共面；
去除所述第二导电层和所述第二介电层不在所述凹槽内的部分；
去除所述表面上的所述第一导电层和所述第一介电层不在所述凹槽的局部区域内的部分；以及
将第一接触件形成至所述表面上方的所述第一导电层，将第二接触件形成至所述凹槽上方的所述第二导电层，并且将第三接触件形成至所述衬底的掺杂区域内的衬底，
其中，所述第一导电层和所述第二导电层用作所述电容器结构的电极板。
2.根据权利要求1所述的方法，其中，利用化学机械抛光去除部分所述第二导电层和部分所述第二介电层。
3.根据权利要求2所述的方法，其中，结合所述化学机械抛光，利用所述第二导电层和所述第二介电层的回蚀刻以去除部分所述第二导电层和部分所述第二介电层。
4.根据权利要求1所述的方法，其中，利用图案化和蚀刻工艺以去除部分所述第一导电层和部分所述第一介电层。
5.根据权利要求1所述的方法，还包括将接触件形成至所述衬底的所述表面上方的所述第一导电层的暴露的顶面，将接触件形成至所述凹槽上方的所述第二导电层，以及将接触件形成至所述掺杂区域内的所述衬底。
6.一种电容器结构，包括：
均匀厚度的多层第一导电层，设置在凹槽的底部区域和侧壁上方及衬底的表面上方，其中，所述凹槽形成在所述衬底的掺杂区域内，所述多层第一导电层通过多层第一介电层彼此分隔开并且和所述衬底分隔开，并且所述多层第一导电层的处于最顶部的第一导电层具有第一上平面；
第二导电层，设置在所述多层第一导电层上方，其中，所述第二导电层填充未由所述多层第一导电层填充的所述凹槽的剩余部分，并且其中，所述第二导电层通过第二介电层与所述第一导电层分隔开，所述第二导电层具有第二上平面，并且所述第二上平面与所述第一上平面共面；
多个第一接触件，其中，对于每层第一导电层，第一接触件连接至所述衬底的所述表面上方的所述第一导电层的暴露的顶面；
第二接触件，连接至所述凹槽上方的所述第二导电层；以及
第三接触件，连接至所述电容器结构的局部区域内的所述衬底，
其中，所述多层第一导电层和所述第二导电层用作所述电容器结构的电极板。
7.根据权利要求6所述的电容器结构，其中，所述多层第一介电层或所述第二介电层包括氧化物/氮化物/氧化物。
8.根据权利要求6所述的电容器结构，其中，所述多层第一导电层或所述第二导电层包括多晶硅。
9.根据权利要求6所述的电容器结构，其中，所述衬底包括p型硅衬底。
10.根据权利要求6所述的电容器结构，其中，所述掺杂区域包括n型掺杂剂。
11.根据权利要求10所述的电容器结构，其中，所述n型掺杂剂包括磷、砷或锑。
12.根据权利要求6所述的电容器结构，其中，所述电容器结构通过接合引线、硅通孔或接合焊盘电连接至集成电路。
13.根据权利要求6所述的电容器结构，其中，所述电容器结构位于动态随机存取存储器存储单元内。
14.一种电容器结构，包括：
第一厚度的第一导电层，设置在形成在衬底内的凹槽的底部区域和侧壁上方以及衬底的表面上方，其中，所述第一导电层通过第一介电层与所述衬底绝缘，并且所述第一导电层具有第一上平面；以及
第二导电层，设置在所述第一导电层上方并且通过第二介电层与所述第一导电层绝缘，其中，所述第二导电层填充未由所述第一导电层填充的所述凹槽的剩余部分，所述第二导电层具有第二上平面，并且所述第二上平面与所述第一上平面共面，
其中，所述第一导电层和所述第二导电层用作所述电容器结构的电极板。
15.根据权利要求14所述的电容器结构，还包括：
第一接触件，连接至所述衬底的所述表面上方的所述第一导电层；
第二接触件，连接至所述凹槽上方的所述第二导电层；以及
第三接触件，连接至所述电容器结构的局部区域内的所述衬底。
16.根据权利要求15所述的电容器结构，其中，所述衬底包括p型硅衬底，并且其中，所述局部区域包括所述电容器结构附近内的n型掺杂区域。
17.根据权利要求16所述的电容器结构，其中，所述n型掺杂区域的掺杂剂包括磷、砷或锑。
18.根据权利要求14所述的电容器结构，其中，所述第一导电层和所述第二导电层包括多晶硅。
19.根据权利要求14所述的电容器结构，其中，所述第一介电层和所述第二介电层包括氧化物/氮化物/氧化物。
20.根据权利要求14所述的电容器结构，所述电容器结构通过接合引线、硅通孔或接合焊盘电连接至集成电路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/925,984 US9209190B2 (en) | 2013-06-25 | 2013-06-25 | Deep trench capacitor |
| US13/925,984 | 2013-06-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104253019A CN104253019A (zh) | 2014-12-31 |
| CN104253019B true CN104253019B (zh) | 2017-10-27 |
Family
ID=52110221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410268473.XA Active CN104253019B (zh) | 2013-06-25 | 2014-06-16 | 深沟槽电容器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9209190B2 (zh) |
| KR (1) | KR101624403B1 (zh) |
| CN (1) | CN104253019B (zh) |
| TW (1) | TWI529951B (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3174094B1 (en) | 2015-11-25 | 2018-09-26 | IMEC vzw | Integrated circuit comprising a metal-insulator-metal capacitor and fabrication method thereof |
| US10084035B2 (en) * | 2015-12-30 | 2018-09-25 | Teledyne Scientific & Imaging, Llc | Vertical capacitor contact arrangement |
| MX2019001411A (es) | 2016-08-05 | 2019-06-24 | Nissan Motor | Condensador de semiconductores. |
| CN106816434B (zh) * | 2017-02-24 | 2018-05-22 | 睿力集成电路有限公司 | 高k介质膜层结构及其应用与制造方法 |
| KR101952869B1 (ko) * | 2017-05-29 | 2019-02-27 | 삼성전기주식회사 | 커패시터 |
| KR101963286B1 (ko) | 2017-06-01 | 2019-07-31 | 삼성전기주식회사 | 커패시터 |
| US10868107B2 (en) | 2017-06-20 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench capacitor and method of forming the same |
| CN107331655B (zh) | 2017-07-04 | 2018-06-26 | 睿力集成电路有限公司 | 半导体存储器及其电容轮廓形成方法 |
| US10276651B2 (en) * | 2017-09-01 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low warpage high density trench capacitor |
| US10559650B2 (en) * | 2018-01-23 | 2020-02-11 | Texas Instruments Incorporated | Trench capacitor with warpage reduction |
| CN108335988A (zh) * | 2018-02-12 | 2018-07-27 | 无锡中微晶园电子有限公司 | 一种硅电容的制作方法 |
| US10546917B1 (en) * | 2018-08-30 | 2020-01-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench capacitor layout structure and method of forming same background |
| KR102609518B1 (ko) | 2018-09-21 | 2023-12-05 | 삼성전자주식회사 | 반도체 소자 형성 방법 |
| US10964779B2 (en) | 2018-11-13 | 2021-03-30 | International Business Machines Corporation | Vertical plate capacitors exhibiting high capacitance manufactured with directed self-assembly |
| CN112136211A (zh) * | 2019-04-24 | 2020-12-25 | 深圳市汇顶科技股份有限公司 | 电容器及其制备方法 |
| CN113809079B (zh) * | 2020-06-12 | 2023-06-30 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| KR20220011828A (ko) * | 2020-07-21 | 2022-02-03 | 삼성전자주식회사 | 반도체 소자 및 그의 제조 방법 |
| US11776896B2 (en) * | 2021-03-31 | 2023-10-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor device and manufacturing method thereof |
| US12009405B2 (en) * | 2021-08-28 | 2024-06-11 | Taiwan Semiconductor Manufacturing Company Limited | Deep trench capacitor including a compact contact region and methods of forming the same |
| CN115241162A (zh) * | 2022-08-26 | 2022-10-25 | 上海华虹宏力半导体制造有限公司 | 一种深沟槽电容器及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101341576A (zh) * | 2005-11-08 | 2009-01-07 | Nxp股份有限公司 | 超高电容值集成电容器结构 |
| CN102709311A (zh) * | 2011-02-17 | 2012-10-03 | 美士美积体产品公司 | 带有具有压缩应力的保形沉积导电层的深沟槽电容器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070158714A1 (en) | 2005-11-21 | 2007-07-12 | International Business Machines Corporation | One-mask high-k metal-insulator-metal capacitor integration in copper back-end-of-line processing |
| WO2008139392A2 (en) * | 2007-05-10 | 2008-11-20 | Nxp B.V. | Dc-to-dc converter comprising a reconfigurable capacitor unit |
-
2013
- 2013-06-25 US US13/925,984 patent/US9209190B2/en active Active
-
2014
- 2014-04-07 TW TW103112657A patent/TWI529951B/zh active
- 2014-06-16 CN CN201410268473.XA patent/CN104253019B/zh active Active
- 2014-06-20 KR KR1020140075836A patent/KR101624403B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101341576A (zh) * | 2005-11-08 | 2009-01-07 | Nxp股份有限公司 | 超高电容值集成电容器结构 |
| CN102709311A (zh) * | 2011-02-17 | 2012-10-03 | 美士美积体产品公司 | 带有具有压缩应力的保形沉积导电层的深沟槽电容器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140374880A1 (en) | 2014-12-25 |
| KR20150000832A (ko) | 2015-01-05 |
| TWI529951B (zh) | 2016-04-11 |
| CN104253019A (zh) | 2014-12-31 |
| US9209190B2 (en) | 2015-12-08 |
| TW201501329A (zh) | 2015-01-01 |
| KR101624403B1 (ko) | 2016-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104253019B (zh) | 深沟槽电容器 | |
| CN109427753B (zh) | 电容结构、包括电容结构的半导体管芯及其形成方法 | |
| JP7436489B2 (ja) | ディープトレンチ絶縁及びトレンチコンデンサを備える半導体デバイス | |
| CN102420210B (zh) | 具有硅通孔(tsv)的器件及其形成方法 | |
| TWI447850B (zh) | 直通基材穿孔結構及其製造方法 | |
| JP2002270697A (ja) | 電子構造体およびその製造方法 | |
| US9412681B2 (en) | Interposer device | |
| US11616011B2 (en) | IC having trench-based metal-insulator-metal capacitor | |
| CN111816606A (zh) | 通孔接触结构、存储器装置及形成半导体结构的方法 | |
| US10403725B2 (en) | Method for processing a semiconductor workpiece and semiconductor device | |
| CN105990228A (zh) | 半导体器件结构及其形成方法 | |
| US11121207B2 (en) | Integrated trench capacitor with top plate having reduced voids | |
| US9269616B2 (en) | Semiconductor device structure and method of forming | |
| US11901187B2 (en) | Semiconductor device including hard mask structure with repeating spin-on hard mask layers | |
| KR20110049893A (ko) | 쓰루 홀 비아에 이용되는 탄소계 물질을 포함하는 반도체 장치 | |
| TWI681507B (zh) | 通孔接觸結構、記憶體裝置及形成半導體結構的方法 | |
| US11710764B2 (en) | IC with 3D metal-insulator-metal capacitor | |
| US20240304580A1 (en) | Bonding structure and method thereof | |
| US20240222260A1 (en) | Semiconductor component with metal-insulator-metal capacitor assembly | |
| WO2022266995A1 (en) | Multi-layer polysilicon stack for semiconductor devices | |
| TW202425357A (zh) | 瞬態電壓抑制二極體結構之製造方法 | |
| CN118201477A (zh) | 一种基于cmos工艺的嵌入式沟槽电容器及其形成方法 | |
| JP2001028450A (ja) | 半導体装置及びその製造方法 | |
| JPH06216256A (ja) | 多層配線構造の半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |