CN104076273A - 半导体装置、物理量传感器、电子设备以及移动体 - Google Patents

半导体装置、物理量传感器、电子设备以及移动体 Download PDF

Info

Publication number
CN104076273A
CN104076273A CN201410124362.1A CN201410124362A CN104076273A CN 104076273 A CN104076273 A CN 104076273A CN 201410124362 A CN201410124362 A CN 201410124362A CN 104076273 A CN104076273 A CN 104076273A
Authority
CN
China
Prior art keywords
signal
semiconductor device
input
circuit
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410124362.1A
Other languages
English (en)
Other versions
CN104076273B (zh
Inventor
佐藤英树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN104076273A publication Critical patent/CN104076273A/zh
Application granted granted Critical
Publication of CN104076273B publication Critical patent/CN104076273B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置、物理量传感器、电子设备以及移动体，其通过使用通用性较高且扫描测试设计较为简单的方法，从而能够抑制电路规模增加且提高故障检测率。半导体装置（1）包括具有扫描测试模式的数字电路（2）。数字电路（2）具有：第一触发器（10、12、14、15或者18），其在扫描测试模式下构成扫描链的一部分；第一选择器（20、21、22、23或者24），其被设置于第一触发器的输入侧。第一选择器在非扫描测试模式下选择第一信号，而在扫描测试模式下选择与第一信号不同的第二信号。

Description

半导体装置、物理量传感器、电子设备以及移动体
技术领域
本发明涉及一种半导体装置、物理量传感器、电子设备以及移动体。
背景技术
现在，在各种各样的系统和电子设备中，广泛利用对加速度进行检测的加速度传感器或对角速度进行检测的陀螺传感器等能够对各种物理量进行检测的物理量传感器。近几年，各种物理量传感器被搭载于汽车上等，从而要求极高的可靠性。为了确保较高的可靠性，要求在检测工序中以接近100％的概率检测出对传感器元件的输出信号进行处理的半导体装置（IC）的故障（不合格）。作为高效地对在半导体装置（IC）中所包含的数字电路的布线故障（不合格）进行检测的方法，众所周知如下的扫描测试，即，对在数字电路中所包含的触发器进行扫描化，并在将使用ATPG（Auto Test PatternGeneration：自动测试图形生成）工具而生成的测试图形串行输入至被进行了扫描化的触发器（扫描链）之后，解除扫描链而使数字电路进行正常动作，然后再次构成扫描链并将在正常动作中被触发器所收取的信号向外部串行输出，并且通过与期待值进行比较从而判断有无故障。虽然在扫描测试中达到90％左右的故障检测率是较为容易的，但是使故障检测率更接近于100％则需要时间和劳动。例如，通过在尽管发生逻辑的变化但却无法检测出的所有节点中插入观测用的触发器，从而能够使故障检测率接近于100％。但是，在这种方法中，由于插入了大量的触发器，从而会导致电路规模的大幅增加。
相对于此，在专利文献1中，提出了如下的方法，即，在用于在作为测试对象的时序电路中构成移位寄存器的触发器中，在扫描测试时采用其他的组合电路中的逻辑状态。根据此方法，由于不增加新的触发器，而是使用用于构成移位寄存器的触发器，以作为扫描测试时的观测用的触发器，从而能够抑制电路规模的增大且提高故障检测率。
但是，专利文献1的方法中，作为观测用的触发器而使用的对象局限于构成移位寄存器的触发器，从而欠缺通用性。此外，在专利文献1的方法中，除了用于使触发器作为扫描电路移位寄存器而进行动作的扫描选择信号之外，还新设置用于取得在测试时想要观测的组合电路中的逻辑状态的、辅助观测动作的扫描模式信号，并且，需要在构成移位寄存器的触发器和除此以外的触发器之间，改变输入信号的选择逻辑和选择器的控制信号。因此，扫描测试设计变得复杂，从而成为诱发设计失误的原因。
专利文献1：日本特开平11－271401号公报
发明内容
本发明是鉴于以上的问题点而完成的，根据本发明的几个实施例，能够提供一种通过使用通用性较高且扫描测试设计较为容易的方法，从而可抑制电路规模的增加且提高故障检测率的半导体装置、物理量传感器、电子设备以及移动体。
本发明是为了解决上述课题中的至少一个部分而完成的，并能够作为以下的方式或实施例来实现。
应用例1
本应用例所涉及的半导体装置包括具有扫描测试模式的数字电路，所述数字电路具有：第一触发器，其在所述扫描测试模式下构成扫描链的一部分，第一选择器，其被设置于所述第一触发器的输入侧，并且能够在非所述扫描测试模式下选择第一信号，而在所述扫描测试模式下选择与所述第一信号不同的第二信号。
“扫描链”可以是从一个输入端子到一个输出端子的一个扫描链，也可以是分别从独立的输入端子到独立的输出端子的多个扫描链。
被设置于第一触发器的输入侧的“第一选择器”既可以是被设置于第一触发器的输入端子的紧前的选择器，也可以是在第一触发器的输入端子的前级，隔着逻辑电路而设置的选择器。
“能够选择第二信号”既包括始终选择第二信号的情况，也包括只在预定的条件成立时选择第二信号的情况。
根据本应用例所涉及的半导体装置，由于在扫描测试模式时，第一选择器选择第二信号，从而能够将第二信号（第二信号也包括在逻辑电路中进行了传输的信号）保持在第一触发器中。并且，由于第一触发器为构成扫描链的一部分的触发器，因此能够从外部对第一触发器的输出信号进行观测。因此，通过将无法从外部观测或者观测困难的信号设为第二信号，或者，在第一信号为无法从外部设定或者设定困难的信号的情况下将能够从外部设定的信号设为第二信号，从而能够提高数字电路的故障检测率。
另外，根据本应用例所涉及的半导体装置，通过将在普通动作模式下发挥功能的触发器设为第一触发器，从而无需追加专用于扫描测试模式时的观测用的触发器，而只需追加与触发器相比电路面积相当小的选择器即可，因此能够抑制电路规模的增加。
另外，由于在提高该故障检测率的方法中，能够选择构成扫描链的任意的触发器以作为第一触发器，因此通用性较高，另外，由于在第一选择器具有多个的情况下能够使其控制信号共同化，因此能够使测试设计简单化。
应用例2
在上述应用例所涉及的半导体装置中，也可以采用如下方式，即，所述数字电路具有第二触发器，所述第二触发器在所述扫描测试模式下构成所述扫描链的一部分，并且输出所述第二触发器的输出信号以作为所述第二信号，所述半导体装置包括至少一个逻辑元件，所述逻辑元件被设置于从所述第一选择器的输出至所述第一触发器的输入的信号路径上。
根据本应用例所涉及的半导体装置，由于第二触发器为构成扫描链的一部分的触发器，所以能够针对第二触发器从外部设定任意的信号。因此，即便在第一信号为无法从外部设定或设定困难的信号，通过将第二触发器的输出信号设为第二信号，从而也能够实施对从第一选择器的输出至第一触发器的输入的信号路径上的逻辑元件的故障检测，因此能够提高数字电路的故障检测率。
应用例3
上述应用例所涉及的半导体装置也可以采用如下的方式，即，包括具有与所述数字电路之间的接口的模拟电路，所述第二信号为，从所述数字电路向所述模拟电路的输出信号。
根据本应用例所涉及的半导体装置，由于从数字电路向模拟电路的输出信号能够从外部观测，因此能够对生成该输出信号的逻辑电路（组合电路）的故障进行检测。或者，能够将生成向模拟电路的输出信号的触发器作为在扫描测试模式时进行设定用的触发器而有效利用。因此，能够提高数字电路的故障检测率。
应用例4
在上述应用例所涉及的半导体装置中，也可以采用如下的方式，即，所述第二信号为，在所述扫描测试模式下输出信号的逻辑电平被固定的逻辑元件的输入信号。
根据本应用例所涉及的半导体装置，由于能够从外部对在扫描测试模式时逻辑电平刚被固定之前的信号进行观测，因此能够对生成该逻辑电平刚被固定之前的信号的逻辑电路（组合电路）的故障进行检测。因此，能够提高数字电路的故障检测率。
应用例5
上述应用例所涉及的半导体装置也可以采用如下的方式，即，所述半导体装置包括具有与所述数字电路之间的接口的模拟电路，所述第一信号为，从所述模拟电路向所述数字电路的输入信号。
根据本应用例所涉及的半导体装置，能够对被输入从模拟电路向数字电路的输入信号的逻辑电路（组合电路）的故障进行检测。或者，能够将被直接输入从模拟电路向数字电路的输入信号的触发器作为在扫描测试模式时进行观测用的触发器而有效利用。因此，能够提高数字电路的故障检测率。
应用例6
在上述应用例所涉及的半导体装置中，也可以采用如下的方式，即，所述第一信号为，在所述扫描测试模式下逻辑电平被固定的信号。
根据本应用例所涉及的半导体装置，通过由第一选择器来中止在扫描测试模式时逻辑电平被固定的信号向后级的电路的传输，并输入第二信号以替代第一信号，从而能够对该后级的电路的故障进行检测。因此，能够提高数字电路的故障检测率。
应用例7
在上述应用例的半导体装置中，也可以采用如下的方式，即，所述第一选择器在所述扫描测试模式下始终选择所述第二信号。
根据本应用例的半导体装置，由于能够将扫描测试模式的设定信号设为第一选择器的控制信号，从而能够使扫描测试模式的设计较为容易。
应用例8
在上述应用例所涉及的半导体装置中，也可以采用如下的方式，即，所述数字电路具有第三触发器，所述第三触发器在所述扫描测试模式下构成所述扫描链的一部分，并且所述第一选择器在所述扫描测试模式下，根据所述第三触发器的输出信号来选择所述第一信号或所述第二信号。
由于第三触发器是构成扫描链的一部分的触发器，所以能够针对第三触发器从外部设定任意的信号。因此,由于在扫描测试模式时，第一选择器不仅可以选择第二信号还可以选择第一信号，因此不仅能够对生成第二信号的逻辑电路（组合电路）的故障进行检测，还能够对生成第一信号的逻辑电路（组合电路）的故障进行检测。因此，即便存在生成第一信号的逻辑电路（组合电路）的情况下，也能够避免由于设置第一选择器而造成的故障检测率的降低。
应用例9
在上述应用例所涉及的半导体装置中，也可以采用如下的方式，即，所述第二信号为，在非所述扫描测试模式下不发挥功能的多输入逻辑电路的输出信号。
根据本应用例所涉及的半导体装置，由于即使在无法从外部观测或观测困难的信号大量存在，且可使用为第一触发器的触发器的数量较少的情况下，通过将无法从外部观测或观测困难的多个信号输入到多输入逻辑电路中，并将该多输入逻辑电路的输出信号设为第二信号，从而该多个信号各自的逻辑电平的变化向多输入逻辑电路的输出传输，从而能够经由第一触发器而从外部进行观测。
多输入逻辑电路例如可以为EXOR（Exclusive-OR：异或）电路。由于在奇数个输入信号发生了变化时EXOR电路的输出信号发生变化，因此输入信号易于向输出信号传输。因此，通过将无法从外部观测或者观测困难的多个信号输入至EXOR电路中，从而与使用了AND电路或OR电路等的情况相比，能够提高可观测性，并且能够缩短测试图形。
应用例10
在上述应用例所涉及的半导体装置中，也可以采用如下的方式，即，所述多输入逻辑电路的输入信号的至少一部分为，从所述数字电路向所述模拟电路的输出信号、或者在所述扫描测试模式下输出信号的逻辑电平被固定的逻辑元件的输入信号。
应用例11
本应用例所涉及的物理量传感器，包括：对物理量进行检测的传感器元件；根据所述传感器元件的检测信号而生成与所述物理量对应的信号的上述任意一个半导体装置。
本应用例所涉及的物理量传感器，例如，可以是加速传感器、陀螺仪传感器（角速度传感器）、速度传感器等惯性传感器，也可以是根据重力而对倾斜角进行测量的倾斜计。
应用例12
本应用例所涉及的电子设备包括上述任意一个半导体装置。
应用例13
本应用例所涉及的移动体包括上述的任意一个半导体装置。
附图说明
图1为表示第一实施方式的半导体装置的结构例的图。
图2为普通动作模式时的信号传输路径的说明图。
图3为在扫描测试模式时扫描使能信号为高电平时的信号传输路径的说明图。
图4为在扫描测试模式时扫描使能信号为低电平时的信号传输路径的说明图。
图5为表示扫描测试时的检测图形的概要的图。
图6为表示第二实施方式的半导体装置的结构例的图。
图7为本实施方式的物理量传感器的功能框图。
图8为本实施方式的电子设备的功能框图。
图9为表示本实施方式的电子设备的外观的一个示例的图。
图10为表示本实施方式的移动体的一个示例的图。
具体实施方式
以下，利用附图，对本发明的优选实施方式进行详细说明。另外，以下所说明的实施方式并不是对权利要求书中所记载的本发明的内容进行不当限定的方式。并且，并以下所说明的全部结构并不一定均为本发明的必要结构要素。
1.半导体装置
1-1.第一实施方式
电路结构
图1为表示第一实施方式的半导体装置的结构例的图。如图1所示，第一实施方式的半导体装置1被构成为，包括数字电路2和模拟电路3。但是，本实施方式的半导体装置1也可以不包括模拟电路3。
在数字电路2中设置有输入端子T11～T17和输出端子T21～T24。
在输入端子T11、T12、T13中输入有由模拟电路3输出的数字信号（例如，A/D转换器的输出信号）。输入端子T14、T15、T16、T17分别与半导体装置1的外部输入端子T1、T2、T3、T4电连接，在输入端子T14、T15、T16、T17中输入有分别经由外部输入端子T1、T2、T3、T4而从半导体装置1的外部被输入的数字信号。
从输出端子T21、T22、T23输出的数字信号，例如作为控制信号或设定信号而被输入至模拟电路3。输出端子T24与半导体装置1的外部输出端子T5电连接，由输出端子T24输出的数字信号经由外部输入端子T5而被输出至半导体装置1的外部。
数字电路2包括触发器10～18、选择器20～24、逻辑电路30～37、AND元件40、41以及OR元件42。
触发器（以下，称为“FF”）10～18具备：数据输入端子（D端子）、时钟输入端子、扫描数据输入端子（SD端子）、扫描使能输入端子（SE端子）、复位端子（R端子）以及数据输出端子（Q端子）。但是，FF10～18也可以具备除此以外的端子、例如反向数据输出端子（QN）等。
FF10～18在被输入至时钟端子的时钟信号CK的上升沿，在被输入至SE端子的扫描使能信号SE为低电平时保持被输入至D端子的信号并从Q端子输出，而在扫描使能信号SE为高电平时保持被输入至SD端子的信号并从Q端子输出。另外，FF10～18在被输入至R端子的扫描复位信号SR为高电平时被实施异步复位，从而从Q端子输出的信号成为低电平。
选择器20～24具备：第一输入端子（0）、第二输入端子（1）、控制端子和输出端子，如果从控制端子输入的控制信号为低电平则选择由第一输入端子输入的信号并从输出端子输出，如果该控制信号为高电平则选择从第二输入端子输入的信号并从输出端子输出。
数字电路2在从外部输入端子T2经由输入端子T15而被输入的扫描测试信号ST为高电平时被设定为扫描测试模式，而在扫描测试信号ST为低电平时被设定为扫描测试模式以外的模式（普通动作模式等）。
普通动作模式时的信号传输路径
图2为用于对普通动作模式时的信号传输路径进行说明的图。在图2中，用粗线来表示普通动作模式时的信号传输路径。
如图2所示，经由输入端子T11而从模拟电路3被输入至数字电路2中的信号，在选择器20中进行传输并被输入至FF10的D端子，并在时钟信号CK的上升沿被保持在FF10中。
FF10的输出信号被输入到逻辑电路30中，并经由一个或多个逻辑元件而被传输至逻辑电路30的输出。逻辑电路30的输出信号被输入到FF11的D端子，并在时钟信号CK的上升沿被保持在FF11中。
FF11的输出信号被输入至逻辑电路31，并经由一个或多个逻辑元件而被传输至逻辑电路31的输出。逻辑电路31的输出信号经由输出端子T21而被输出至模拟电路3。
经由输入端子T12而从模拟电路3被输入到数字电路2中的信号，在选择器21中进行传输并被输入至逻辑电路32。被输入至逻辑电路32中的信号经由一个或多个逻辑元件而被传输至逻辑电路32的输出。逻辑电路32的输出信号被输入至FF12的D端子，并在时钟信号CK的上升沿被保持在FF12中。
FF12的输出信号被输入到逻辑电路33，并经由一个或多个逻辑元件而被传输至逻辑电路33的输出。逻辑电路33的输出信号被输入至FF13的D端子，并在时钟信号CK的上升沿被保持在FF13中。FF13的输出信号经由输出端子T22而被输出至模拟电路3。
经由输入端子T13而从模拟电路3被输入到数字电路2中的信号，在选择器22中进行传输并被输入至FF14的D端子，并在时钟信号CK的上升沿被保持在FF14中。
FF14的输出信号被输入至逻辑电路34，并经由一个或多个逻辑元件而被传输至逻辑电路34的输出。逻辑电路34的输出信号在OR元件42以及选择器23中进行传输并被输入至逻辑电路35，并经由一个或多个逻辑元件而被传输至逻辑电路35的输出。逻辑电路35的输出信号被输入至FF15的D端子，并在时钟信号CK的上升沿被保持在FF15中。FF15的输出信号经由输出端子T23而被输出至模拟电路3。
经由输入端子T14而从外部输入端子T1被输入到数字电路2中的信号，被输入至FF16的D端子，并在时钟信号CK的上升沿被保持在FF16中。
FF16的输出信号被输入至逻辑电路36，并经由一个或多个逻辑元件而被传输至逻辑电路36的输出。逻辑电路36的输出信号被输入至FF17的D端子，并在时钟信号CK的上升沿被保持在FF17中。
FF17的输出信号被输入至逻辑电路37，并经由一个或多个逻辑元件而被传输至逻辑电路37的输出。由于扫描测试信号ST为低电平从而AND元件41的输出信号被固定为低电平，因此，逻辑电路37的输出信号在选择器24中进行传输并输入至FF18的D端子，并在时钟信号CK的上升沿被保持在FF18中。FF18的输出信号经由输出端子T24而从外部输出端子T5被输出至外部。
扫描测试模式时的信号传输路径
扫描测试模式时（扫描测试信号ST为高电平时），经由输入端子T16而从外部输入端子T3被输入到数字电路2中的信号，在AND元件40中进行传输，并作为扫描使能信号SE而被输入至FF10～18的SE端子。另外，从外部输入端子T4经由输入端子T17而被输入的信号作为扫描复位信号SR而被输入至FF10～18的R端子。
图3为用于对在扫描测试模式时扫描使能信号为高电平时的信号传输路径进行说明的图。在图3中，用粗线图示了在扫描测试模式时扫描使能信号为高电平时的信号传输路径。
经由输入端子T14而从外部输入端子T1被输入到数字电路2中的信号被输入至FF16的SD端子，并在时钟信号CK的上升沿被保持在FF16中。
FF16的输出信号被输入至FF17的SD端子，并在时钟信号CK的上升沿被保持在FF17中。FF17的输出信号被输入至FF14的SD端子，并在时钟信号CK的上升沿被保持在FF14中。FF14的输出信号被输入至FF10的SD端子，并在时钟信号CK的上升沿被保持在FF10中。FF10的输出信号被输入至FF12的SD端子，并在时钟信号CK的上升沿被保持在FF12中。FF12输出信号被输入至FF11的SD端子，并在时钟信号CK的上升沿被保持在FF11中。FF11的输出信号被输入至FF13的SD端子，并在时钟信号CK的上升沿被保持在FF13中。FF13的输出信号被输入至FF15的SD端子，并在时钟信号CK的上升沿被保持在FF15中。FF15的输出信号被输入至FF18的SD端子，并在时钟信号CK的上升沿被保持在FF18中。FF18的输出信号经由输出端子T24而从外部输出端子T5被输出至外部。
因此，在扫描测试模式下扫描使能信号SE为高电平时，从外部输入端子T1输入的扫描输入信号SIN在时钟信号CK的9次上升沿，按照FF16→FF17→FF14→FF10→FFF12→FF11→F13→FF15→FF18的顺序进行传输。另外，在时钟信号CK的8次上升沿，FF18→FF15→FF13→FF11→FF12→FF10→FF14→FF17→FF16的各输出信号按照该顺序作为扫描输出信号SOUT而从外部输出端子T5被输出至外部。即，在扫描使能信号SE为高电平时，能够针对FF10～18而从外部输入端子T1分别独立地设定低电平或高电平，并且与该设定同时，构成了能够从外部输出端子T5观测FF10～18所保持的信号的扫描链。
图4为用于对在扫描测试模式时扫描使能信号为低电平时的信号传输路径进行说明的图。在图4中，用粗线图示了在扫描测试模式时扫描使能信号为低电平时的信号传输路径。
如图4所示，逻辑电路31的输出信号经由选择器20而传输至FF10的D端子输入，并在时钟信号CK的上升沿被保持在FF10中。
FF13的输出信号经由选择器21而传输至逻辑电路32的输入，并经由一个或多个逻辑元件而传输至逻辑电路32的输出。
逻辑电路34的输出信号经由选择器22而传输至FF14的D端子输入，并在时钟信号CK的上升沿被保持在FF14中。
FF12的输出信号经由选择器23而传输至逻辑电路35的输入，并经由一个或多个逻辑元件而传输至逻辑电路35的输出。
FF17的输出信号在AND元件41中进行传输，并被输入至选择器24的控制端子。
在AND元件41的输出信号为低电平时，逻辑电路37的输出信号经由选择器24而传输至FF18的D端子输入，而在AND元件41的输出信号为高电平时，逻辑电路36中所包含的预定节点的信号传输至FF18的D端子输入。
另外，由于扫描测试信号ST为高电平，因此逻辑电路34的输出信号无法在OR元件42中进行传输，从而OR元件42的输出信号被固定为高电平。
由于在扫描测试模式时扫描使能信号为低电平时的其他的信号传输路径，与图2中所示的普通动作模式时的信号传输路径相同，因此省略其说明。
图5为表示扫描测试时的测试图形的概要的图。如图5所示，在本实施方式中，在实施扫描测试时，始终将扫描测试信号ST设定为高电平。
首先，将时钟信号CK以及扫描使能信号SE均设定为低电平，并输入高电平的脉冲以作为扫描复位信号SR。由此，构成扫描链的全部触发器FF10～FF18被实施复位，从而扫描输出信号成为低电平。
其次，将扫描使能信号SE设定为高电平，并输入9个时钟脉冲量的时钟信号CK。由于扫描使能信号SE为高电平，因此构成了扫描链，并以与该9个时钟脉冲量的时钟信号CK同步的方式，由FF18、FF15、FF13、FF11、FF12、FF10、FF14、FF17、FF16分别输出的低电平的信号按照该顺序而作为扫描输出信号SOUT向外部输出。另外，以与该9个时钟脉冲量的时钟信号CK同步的方式，依次输入高电平或低电平的信号a1～a9以作为扫描输入信号SIN。因此，在该9个时钟脉冲量的时钟信号CK的输入结束的时间点，在FF18、FF15、FF13、FF11、FF12、FF10、FF14、FF17、FF16中分别保持有信号a1～a9。
其次，将扫描使能信号SE设定为低电平之后，输入时钟信号CK。由于扫描使能信号SE为低电平，因此扫描链被解除，FF15、FF13、FF11、FF12、FF10、FF14、FF17、FF16的各输出信号a2～a9，在逻辑电路30～37中的某个逻辑电路中进行传输，并在时钟信号CK的上升沿被保持在后级的触发器中。由此，FF18的输出信号b1作为扫描输出信号SOUT而被输出到外部。另外，在时钟信号CK的上升沿，信号a10被保持在FF16中。
其次，再次将扫描使能信号SE设定为高电平，并输入8个时钟脉冲量的时钟信号CK。由于扫描使能信号SE为高电平，因此构成了扫描链，以与该8个时钟脉冲量的时钟信号CK同步的方式，FF15、FF13、FF11、FF12、FF10、FF14、FF17、FF16的各输出信号b2～b9按照此顺序而作为扫描输出信号SOUT被输出到外部。另外，以与该8个时钟脉冲量的时钟信号CK同步的方式，而依次输入高电平或者低电平的信号a11～a18以作为扫描输入信号SIN。因此，在该8个时钟脉冲量的时钟信号CK的输入结束的时间点，在FF18、FF15、FF13、FF11、FF12、FF10、FF14、FF17、FF16中分别保持有信号a10～a18。
其次，再次将扫描使能信号SE设定为低电平之后，输入时钟信号CK。由于扫描使能信号SE为低电平，因此扫描链被解除，FF15、FF13、FF11、FF12、FF10、FF14、FF17、FF16的各输出信号a11～a18，在逻辑电路30～37中的某个逻辑电路中进行传递，并在时钟信号CK的上升沿被保持在后级的触发器中。由此，FF18的输出信号b10作为扫描输出信号SOUT而被输出到外部。另外，在该时钟信号CK的上升沿，信号a19被保持在FF16中。
之后，重复如下的图形，即，在变更扫描输入信号SIN的输入图形的同时，将扫描使能信号SE设定为高电平，并输入了8个时钟脉冲量的时钟信号CK之后，将扫描使能信号SE设定为低电平，并输入一个时钟脉冲量的时钟信号CK。然后，对扫描输出信号SOUT的图形与相对于扫描输入信号SIN的输入图形而应当得到的输出图形的期待值进行比较，即便只有1比特与期待值不一致，也能够判定为在数字电路2中存在故障。
另外，虽然在本实施方式中，采用了能够根据由外部输入端子T2输入的扫描测试信号ST的电平，而将数字电路2设定为普通动作模式或扫描测试模式的结构，但是，例如，也可以采用如下的结构，即，通过在数字电路2中设置模式设定寄存器和用于从外部对该模式设定寄存器上设定值的接口电路，并在模式设定寄存器中设定期待的值，从而能够设定为普通动作模式或扫描测试模式的结构。
提高故障检测率的原理的说明
在本实施方式中，为了提高数字电路2的故障检测率，而设置了选择器20～24，并且在扫描测试模式时在选择器20～24中进行传输的信号路径与普通动作模式时不同。以下，对通过设置选择器20～24从而提高了故障检测率的原因分别进行详细说明。
设置了选择器20的理由
在普通动作模式中，逻辑电路31的输出信号不被触发器保持而经由输出端子21被输出至模拟电路3，从而也不会从半导体装置1的外部输出端子输出。因此，如果在不采取任何电路上的对策的情况下进行扫描测试，则无法从外部对逻辑电路31的输出信号进行监测，从而无法对逻辑电路31的一部分或全部的节点的故障进行检测。在此，在本实施方式中，在FF10（第一触发器的一个示例）之前设置如下的选择器20（第一选择器的一个示例），该选择器20在扫描测试信号ST为低电平时（非扫描测试模式时）选择从输入端子T11输入的信号（第一信号的一个示例），而在扫描测试信号ST为高电平时（扫描测试模式时）选择逻辑电路31的输出信号（第二信号的一个示例）。即，在扫描测试模式中，当扫描使能信号SE为低电平时，逻辑电路31的输出信号在时钟信号CK的上升沿被保持在FF10中。由于FF10构成扫描链的一部分，因此通过扫描测试，从而能够从外部对逻辑电路31的输出信号进行监测，由此提高了逻辑电路31的故障检测率。
设置了选择器21的原因
由于在扫描测试模式中，以数字电路2的各节点的故障检测为目的，因此模拟电路3的动作被停止。因此，由于从模拟电路3经由输入端子T12而被输入至数字电路2的信号被固定为低电平或者高电平，所以如果在不采取任何电路上的措施的情况下进行扫描测试，则逻辑电路32的故障检测率会降低。因此，在本实施方式中，在逻辑电路32之前设置如下的选择器21（第一选择器的一个示例），该选择器21在扫描测试信号ST为低电平时（非扫描测试模式时），选择从输入端子T12输入的信号（第一信号的一个示例），而在扫描测试信号ST为高电平时（扫描测试模式时），选择FF13（第二触发器的一个示例）的输出信号（第二信号的一个示例）。即，在扫描测试模式中，当扫描使能信号SE为低电平时，代替从输入端子T12输入的信号，FF13的输出信号被输入到逻辑电路32中，并且逻辑电路32的输出信号在时钟信号CK的上升沿被保持在FF12（第一触发器的一个示例）中。由于FF12以及FF13构成扫描链的一部分，所以通过扫描测试，能够任意地对逻辑电路32的输入信号进行设定，并且能够从外部对逻辑电路32的输出信号进行监测，由此提高了逻辑电路32的故障检测率。
设置了选择器22的原因
在OR元件42中输入有逻辑电路34的输出信号和扫描测试信号ST，在扫描测试模式时（扫描测试信号ST为高电平时），OR元件42的输出信号被固定为高电平。因此，如果在没有采取任何电路上的措施的情况下进行扫描测试，则无法从外部对逻辑电路34的输出信号（逻辑电平可变）进行监测，从而逻辑电路34的故障检测率降低。因此，在本实施方式中，在FF14（第一触发器的一个示例）之前设置如下的选择器22（第一选择器的一个示例），该选择器22在扫描测试信号ST为低电平时（非扫描测试模式时），选择从输入端子T13输入的信号（第一信号的一个示例），而在扫描测试信号ST为高电平时（扫描测试模式时），选择逻辑电路34的输出信号（第二信号的一个示例）。即，在扫描测试模式中，在扫描使能信号SE为低电平时，代替从输入端子T12输入的信号，逻辑电路34的输出信号在时钟信号CK的上升沿被保持在FF14中。由于FF14构成扫描链的一部分，所以通过扫描测试，从而能够从外部对逻辑电路34的输出信号进行监测，由此提高了逻辑电路34的故障检测率。
设置了选择器23的原因
另外，由于在普通动作模式时扫描测试信号ST为低电平，所以逻辑电路34的输出信号在OR元件42中进行传输并被输入至逻辑电路35，但在扫描测试模式时（扫描测试信号ST为高电平时），通过OR元件42从而逻辑电路35的输入信号被固定为高电平。因此，如果在没有采取任何电路上的措施的情况下进行扫描测试，则逻辑电路35的故障检测率降低。因此，在本实施方式中，在逻辑电路35之前设置如下的选择器23（第一选择器的一个示例），该选择器23在扫描测试信号ST为低电平时（非扫描测试模式时），选择OR元件42的输出信号（第一信号的一个示例），而在扫描测试信号ST为高电平时（扫描测试模式时），选择FF12（第二触发器的一个示例）的输出信号（第二信号的一个示例）。即，在扫描测试模式中，当扫描使能信号SE为低电平时，代替OR元件42的输出信号，FF12的输出信号被输入到逻辑电路35中，并且逻辑电路35的输出信号在时钟信号CK的上升沿被保持在FF15（第一触发器的一个示例）中。由于FF12以及FF15构成扫描链的一部分，所以通过扫描测试，从而能够任意地对逻辑电路35的输入信号进行设定，并且能够从外部对逻辑电路35的输出信号进行监测，由此提高了逻辑电路35的故障检测率。
设置了选择器24的原因
在扫描测试模式时，逻辑电路36的一部分节点将被固定为高电平或者低电平的情况下，如果在没有采取任何电路上的措施的情况下进行扫描测试，则该节点的前级的电路部分的故障检测率降低。因此，在本实施方式中，在FF18（第一触发器的一个示例）之前设置如下的选择器24（第一选择器的一个示例），该选择器24在AND元件41的输出信号为低电平时（非扫描测试模式时）选择逻辑电路37的输出信号（第一信号的一个示例），而在AND元件41的输出信号为高电平时（扫描测试模式时）选择逻辑电路36的逻辑电平被固定的节点的紧前的、逻辑电平可变的预定节点的信号（第二信号的一个示例）。扫描测试信号ST为低电平时（非扫描测试模式时），AND元件41的输出信号为低电平，扫描测试信号ST为高电平时（扫描测试模式时），FF17（第三触发器的一个示例）的输出信号传输至AND元件41的输出。即，在扫描测试模式中，当扫描使能信号SE为低电平时，根据FF17的输出信号的逻辑电平，逻辑电路37的输出信号和逻辑电路36的预定节点的信号中的某一个在时钟信号CK的上升沿被保持在FF18中。由于FF17构成扫描链的一部分，所以能够从外部输入端子T1自由地将FF17的输出信号、即扫描测试模式下的选择器24的控制信号设定为高电平或者低电平。另外，由于FF18构成扫描链的一部分，因此通过扫描测试，从而能够从外部对逻辑电路37的输出信号和逻辑电路36的预定节点的信号中的某一个进行监测，由此提高了逻辑电路36以及逻辑电路37的故障检测率。此外，如果与选择器20～23同样地，将选择器24的控制信号固定为扫描测试信号ST，则选择器24在扫描测试模式时始终会选择逻辑电路36的预定节点的信号，从而无法进行逻辑电路37的故障检测，但是通过将在AND元件41中进行了传输的FF17的输出信号设为选择器24的控制信号，从而也能够进行逻辑电路37的故障检测。
如上文中所说明的那样，根据第一实施方式的半导体装置，在扫描测试模式时，选择器20、22、24分别选择无法从外部观测或者观测困难的信号，并且能够分别保持在构成扫描链的一部分的FF10、FF14、FF18中，因此能够提高数字电路2的故障检测率。
另外，根据第一实施方式的半导体装置，由于在扫描测试模式时，选择器21选择构成扫描链的一部分的FF13的输出信号，并能够将逻辑电路32的输出信号保持在构成扫描链的一部分的FF12中，因此能够提高数字电路2的故障检测率。
另外，根据第一实施方式的半导体装置，由于在扫描测试模式时，选择器23选择构成扫描链的一部分的FF12的输出信号来代替被固定为高电平的OR元件42的输出信号，因此能够进行逻辑电路35的故障检测，从而能够提高数字电路2的故障检测率。
如此，根据第一实施方式的半导体装置，由于无需增加专用于扫描测试模式时的观测用的触发器，而只需增加与触发器相比电路面积相当小的选择器20～24即可，因此能够抑制电路规模的增加。
并且，由于在提高该故障检测率的方法中，能够将选择器设置在构成扫描链的任意的触发器的输入侧，因此通用性较高，另外，由于能够使选择器的控制信号共同化，因此能够使测试设计简单化。
1-2.第二实施方式
在第一实施方式中，例如，在从数字电路2向模拟电路3的输出信号与从模拟电路3向数字电路2的输入信号相比较多的情况下，在扫描测试模式时，无法将该输出信号中的每个信号分别输入到，被设置于在普通动作模式时分别被输入该输入信号的触发器的输入侧的选择器中。因此，在第二实施方式中，设置在扫描测试模式时被输入想要监测的多个信号的多输入逻辑电路，该多输入逻辑电路的输出信号被输入到选择器中。该多输入逻辑电路被设置为扫描测试模式用，在非扫描测试模式时（普通动作模式时）不发挥功能（无助于普通动作模式时的数字电路2的动作）。该多输入逻辑电路的输入信号为，例如，从数字电路3向模拟电路2的输出信号，或在扫描测试模式时输入信号的逻辑电平为可变且输出信号的逻辑电平被固定的逻辑元件的该输入信号。
图6为表示第二实施方式的半导体装置的结构例的图。在图6中，对于与图1相同的结构要素标记相同的符号。如图6所示，在第二实施方式的半导体装置1中，在数字电路2中，在触发器13的数据输出端子（Q端子）和输出端子T22之间设置有逻辑电路38，并在触发器15的数据输出端子（Q端子）和输出端子T23之间设置有逻辑电路39，这一点与第一实施方式（图1）不同。另外，在第二实施方式的半导体装置1中，数字电路2包括输入有逻辑电路31的输出信号（从输出端子T21向模拟电路3输出的信号）、逻辑电路38的输出信号（从输出端子T22向模拟电路3输出的信号）以及逻辑电路39的输出信号（从输出端子T23向模拟电路3输出的信号）的3输入的EXOR元件43（EXOR电路）（多输入逻辑电路的一个示例）。该EXOR元件43的输出信号被输入至选择器20的第二输入端子。选择器20在普通动作模式时，选择经由输入端子T11而从模拟电路3输入到数字电路2中的信号，而在扫描测试模式时选择EXOR元件43的输出信号。因此，EXOR元件43在普通动作模式时不发挥功能，而只在扫描测试模式时发挥功能。此外，由于图6的其他的结构与图1相同，所以省略其说明。
根据在上文中所说明的第二实施方式的半导体装置，通过将无法从外部观测或者观测困难的逻辑电路31、38、39的各输出信号输入到EXOR元件43中，并将EXOR元件43的输出信号输入到选择器20中，从而能够经由FF10而从外部对逻辑电路31、38、39的各输出信号进行观测。因此，即使在从数字电路2向模拟电路3的输出信号的数量多于从模拟电路3向数字电路2的输入信号的情况下，也能够高效地提高数字电路2的故障检测率。
另外，根据第二实施方式的半导体装置，与为了对逻辑电路31、38、39的各输出信号进行观测，而分别设置了三个选择器的情况相比，能够削减电路面积。
而且，根据第二实施方式的半导体装置，由于在奇数个输入信号发生了变化时EXOR元件43的输出信号将发生变化，因此输入信号易于向输出信号传输。因此，与使用了AND电路、OR电路等的情况相比，提高了逻辑电路31、38、39的各输出信号的可观测性，从而存在能够缩短测试图形的可能性。
除此以外，第二实施方式的半导体装置起到与第一实施方式的半导体装置相同的效果。
2.物理量传感器
图7为本实施方式的物理量传感器的功能框图的一个示例。如图7所示，本实施方式的物理量传感器100包括集成电路（IC）110以及传感器元件120。
图7中，传感器元件120为如下的振动式的压电型的角速度检测元件，该振动式的压电型的角速度检测元件在具有两个T型的驱动振动臂并且在该两者之间具有一个检测振动臂的所谓的双T型水晶振动片上，形成有两个驱动电极和两个检测电极。
当传感器元件120的两个驱动振动臂被施加作为驱动信号的交流电压信号时，通过反向压电效应，而反复进行彼此的顶端接近或远离的弯曲振动（激励振动）。由于当该两个驱动振动臂的弯曲振动的振幅相等时，两个驱动振动臂以始终关于检测振动臂线对称的关系进行弯曲振动，因此检测振动臂不会进行振动。
当在此状态下，施加以与传感器元件120的激励振动面垂直的轴为旋转轴的角速度时，两个驱动振动臂将在与弯曲振动的方向和旋转轴这两者均垂直的方向上得到科里奥利力。其结果为，两个驱动振动臂的弯曲振动的对称性被破坏，检测振动臂进行弯曲振动以保持平衡。随着该科里奥利力而产生的检测振动臂的弯曲振动与驱动振动臂的弯曲振动(激励振动)的相位错开了90°。并且，通过压电效应而在两个检测电极上产生基于这些弯曲振动的反相位(相位相差180°)的交流电荷。该交流电荷根据科里奥利力的大小(换言之，施加在传感器元件120上的角速度的大小)而变化。
另外，传感器元件120的振动片可以不是双T型，例如，也可以是音叉型或梳齿型，还可以是三棱柱、四棱柱、圆柱状等形状的音片型。此外，作为传感器元件120的振动片的材料，例如，既可以使用钽酸锂(LiTaO3)、铌酸锂(LiNbO3)等压电单晶体或锆钛酸铅(PZT)等压电陶瓷等的压电性材料，也可以使用硅半导体，以代替石英(SiO2)。此外，例如，也可以采用如下的结构，即，在硅半导体的表面的一部分上配置了被驱动电极所夹持的氧化锌(ZnO)、氮化铝(AlN)等的压电薄膜的结构。
另外，传感器元件120并不限定于压电型的传感器元件，也可以是电动型、静电电容型、涡电流型、光学型、应变片型等振动式的传感器元件。或者，传感器元件120的方式并不限定于振动式，例如，也可以是光学式、旋转式、流体式。此外，传感器元件120检测的物理量并不限定于角速度，也可以是角加速度、加速度、速度、力等。
如图7所示，在本实施方式中，传感器元件120的两个驱动电极分别连接于集成电路(IC)110的DS端子和DG端子。此外，传感器元件120的两个检测电极分别连接于集成电路(IC)110的S1端子和S2端子。
集成电路(IC)110被构成为，包括驱动电路111、检测电路112、温度传感器113、电源电压传感器114、基准电压电路115、串行接口电路116、非易失性存储器117、切换控制电路118、端子功能切换电路119。另外，本实施方式的集成电路(IC)110可以采用省略或变更了图7中所示的元件的一部分、或者增加了其他的元件的结构。
基准电压电路115根据从VDD端子供给的电源电压而生成基准电平(模拟接地电压)等恒定电压或恒定电流，并供给至驱动电路111、检测电路112、温度传感器113。
驱动电路111生成用于使传感器元件120进行激励振动的驱动信号，并经由DS端子而供给传感器元件120的一个驱动电极。而且，驱动电路111中经由DG端子而输入有通过传感器元件120的激励振动而在另一个驱动电极上产生的驱动电流(水晶电流)，并且驱动电路111对驱动信号的振幅电平进行反馈控制，以使该驱动电流的振幅被保持为固定。另外，驱动电路111生成相位与驱动信号错开了90°的信号，并供给至检测电路112。
检测电路112中经由S1端子和S2端子，而分别输入有在传感器元件120的两个检测电极中的每个电极上所产生的交流电荷(检测电流)，并且检测电路112仅对这些交流电荷(检测电流)中所包含的角速度成分进行检测，并生成与角速度的大小对应的电压电平的信号(角速度信号)。在本实施方式中，检测电路112将经由S1、S2端子而被输入的检测电流转换为电压，并将由驱动电路111供给的信号(相位驱动信号错开了90°的信号)作为采样时钟而进一步进行了A/D转换之后，通过数字处理而生成检测信号(角速度信号)。
温度传感器113生成电压相对于温度变化而大致线性地发生变化的信号，且对该信号进行A/D转换并输出。温度传感器113例如可以利用带隙基准电路来实现。
电源电压传感器114对从VDD端子供给的电源电压值进行A/D转换并输出。
非易失性存储器117保持针对驱动电路111、检测电路112、温度传感器113的各种调节数据或补正数据。非易失性存储器117例如能够通过MONOS(Metal Oxide Nitride Oxide Silicon，金属氧化氮氧化硅)型存储器来实现。
检测电路112在角速度信号的生成处理中，利用来自温度传感器113和电源电压传感器114的数字输出信号和被存储于非易失性存储器117中的补正数据，而实施对角速度信号的零点电源电压补正、零点温度补正以及灵敏度温度补正。
检测电路112所生成的角速度信号(数字信号)被供给至串行接口电路116。
端子功能切换电路119对IO1、IO2、IO3、IO4这4个端子的连接端进行切换。例如，端子功能切换电路119在切换控制电路118的控制下，选择驱动电路111、检测电路112、基准电压电路115的输出信号或内部信号，并从IO1、IO2、IO3、IO4中的任意一个向外部输出，或者，能够将从IO1、IO2、IO3、IO4的任意一个向外部输入的信号供给至驱动电路111、检测电路112、基准电压电路115。
切换控制电路118根据从串行接口电路116接收到的设定值，而对IO1、IO2、IO3、IO4这4端子的连接端的切换进行控制。
并且，例如，检测电路112的一部分、温度传感器113的一部分、电源电压传感器114的一部分、串行接口电路116、切换控制电路118、端子功能切换电路119的一部分为数字电路，其他为模拟电路。
在本实施方式中，在从SCANTEST端子输入的扫描测试信号为高电平时被设定为数字电路的扫描测试模式。在扫描测试模式时，例如，从SCLK端子输入时钟信号，并从SI端子输入扫描输入信号，从SO端子输出扫描输出信号。
通过组装上述的本实施方式的半导体装置(IC)1以作为集成电路(IC)110，从而提高了检查工序中的故障检测率，由此能够实现可靠性更高的物理量传感器。
虽然在上述的实施方式中，示出了对作为物理量的角速度进行检测的物理用传感器100，但是并不限定于角速度，也可以为用于对加速度、速度等物理量进行检测的传感器。此类物理量传感器的检测电路中，作为模拟电路，至少能够包括根据传感器元件的检测电流而生成与所需的物理量相对应的电压电平的信号(物理量信号)的物理量信号生成电路、以及对所生成的物理量信号进行A/D转换的A/D转换器。此外，检测电路中，作为数字电路，还能够至少包括实施对由A/D转换器生成的物理量信号的数字值的滤波处理或进行平均处理等的数字处理电路。
3.电子设备
图8为本实施方式的电子设备的功能框图。另外，图9为表示本实施方式的电子设备的一个示例、即智能手机的外观的一个示例的图。
本实施方式的电子设备300被构成为，包括物理量传感器310、CPU(Central Processing Unit：中央处理器)320、操作部330、ROM(Read OnlyMemory：只读存储器)340、RAM（Random Access Memory：随机存取存储器）350、通信部360、显示部370、声音输出部380。另外，本实施方式的电子设备也可以采用省略或变更了图8的结构要素(各部)的一部分、或者追加了其他的结构要素的结构。
物理量传感器310为，对物理量进行检测并输出与所检测出的物理量对应的电平信号（物理量信号）的装置，例如，既可以是对加速度、角速度、速度等物理量中的至少一部分进行检测的惯性传感器，也可以是对倾斜角度进行测量的倾斜计。物理量传感器310被构成为，包括集成电路312，作为集成电路312，能够应用上述的本实施方式的半导体装置(IC)1。另外，作为物理量传感器310，例如，能够应用上述的本实施方式的物理量传感器100。
CPU320根据被存储在ROM340等中的程序，并使用物理量传感器310所输出的物理量信号，而进行各种的计算处理或控制处理。此外，CPU320进行如下的处理，即，与来自操作部330的操作信号相对应的各种处理、为了与外部进行数据通信而对通信部360进行控制的处理、发送用于使显示部370显示各种的信息的显示信号的处理、使声音输出部380输出各种声音的处理等。
操作部330为由操作键或按钮开关等而构成的输入装置，并向CPU320输出与用户的操作相对应的操作信号。
ROM340对用于CPU320实施各种的计算处理或控制处理的程序或数据等进行存储。
RAM350作为CPU320的工作区域来使用，并临时对从ROM340中读取的程序或数据、从操作部330输入的数据、CPU320按照各种程序而执行后的运算结果等进行存储。
通信部360实施用于建立CPU320与外部装置之间的数据通信的各种控制。
显示部370为由LCD（Liquid Crystal Display：液晶显示器）或者有机EL显示器等构成的显示装置，并根据从CPU320输入的显示信号而显示各种信息。在显示部370中也可以设置作为操作部330而发挥功能的触摸面板。
声音输出部380是输出扬声器等的声音的装置。
通过组装上述的本实施方式的半导体装置（IC）1以作为集成电路312，从而能够实现可靠性更高的电子装置。
作为这种电子设备300，考虑到各种电子设备，例如，可列举出个人计算机（例如，移动型个人计算机、膝上型个人计算机、笔记本型个人计算机、平板型个人计算机）、便携式电话机等移动体终端、数码照相机、喷墨式喷射装置（例如喷墨打印机）、路由器或交换机等存储区域网络设备、局域网网络设备、电视、摄像机、磁带式录像机、汽车导航装置、寻呼机、电子记事本（也包括附带通信功能的产品）、电子词典、台式电子计算器、电子游戏机、游戏用控制器、文字处理器、工作站、可视电话、防盗用视频监视器、电子双筒望远镜、POS终端、医疗设备（例如，电子体温计、血压计、血糖仪、心电图测量装置、超声波诊断装置、电子内视镜）、鱼群探测仪、各种测量设备、计量设备类（例如，车辆、飞机、船舶的计量设备类）、飞行模拟器、头戴式显示器、运动轨迹、活动跟踪、活动控制器、PDR(行人位置方向测量)等。
4.移动体
图10为表示本实施方式的移动体的一个示例的图（俯视图）。图10中所示的移动体400被构成为，包括物理量传感器410、420、430和控制器440、450、460以及电池470。此外，本实施方式的移动体既可以对图10的结构要素（各部）的一部分进行省略或者变更，也可以采用追加了其他的结构要素的结构。
物理量传感器410、420、430和控制器440、450、460在从电池470供给的电源电压下进行工作。
物理量传感器410、420、430是对物理量进行检测并输出与所检测出的物理量对应的电平信号（物理量信号）的装置。例如，分别为角速度传感器、加速度传感器、速度传感器、倾斜计等。
控制器440、450、460分别使用物理量传感器410、420、430输出的物理量信号的一部分或者全部，而实施对姿态控制系统、防侧翻系统、制动系统等的各种控制。
作为在物理量传感器410、420、430或控制器440、450、460等中所包含的集成电路，应用上述的本实施方式的半导体装置（IC）1，或者，作为物理量传感器410、420、430，而能够应用上述的本实施方式的物理量传感器100，由此能够确保更高的可靠性。
作为这种移动体400，考虑到各种各样的移动体，例如，可列举出汽车（包括电动汽车）、喷气式飞机或直升机等飞行器、船舶、火箭、人造卫星等。
另外，本发明并不限定于本实施方式，能够在本发明的主旨的范围内实施各种的变更。
例如，虽然在上述的各实施方式中，FF10～FF18均被包含在从外部输入端子T1到外部输出端子T5的一个扫描链中，但是也可以分别被包含在从独立的外部输入端子到独立的外部输出端子的多个扫描链中的任意一个扫描链中。
上述的各实施方式为一个示例，但并不限定于此。例如，也可以对各实施例进行适当组合。
本发明包括与在实施方式中所说明的结构实质上相同的结构（例如，功能、方法以及结果相同的结构、或者目的以及效果相同的结构）。另外，本发明包括对在实施方式中所说明的结构的非本质的部分进行替换的结构。此外，本发明包括能够实现与在实施方式中所说明的结构起到相同的作用效果的结构或者达到相同目的的结构。另外，本发明包括在实施方式中所说明的结构中添加了公知技术而得到的结构。
符号说明
1…半导体装置（IC），2…数字电路，3…模拟电路，10～18…触发器，20～24…选择器，30～39…逻辑电路，40、41…AND元件，42…OR元件，43…EOR元件，100…物理量传感器，110…集成电路（IC），111…驱动电路，112…检测电路，113…温度传感器，114…电源电压传感器，115…基准电压电路，116…串行接口电路，117…非易失性存储器，118…切换控制电路，119…端子功能切换电路，120…传感器元件，300…电子设备，310…物理量检测装置，312…集成电路，320…CPU，330…操作部，340…ROM，350…RAM，360…通信部，370…显示部，400…移动体，410、420、430…物理量传感器，440、450、460…控制器，470…电池。

Claims (13)

1.一种半导体装置，其包括具有扫描测试模式的数字电路，
所述数字电路具有：
第一触发器，其在所述扫描测试模式下构成扫描链的一部分，
第一选择器，其被设置于所述第一触发器的输入侧，并且能够在非所述扫描测试模式下选择第一信号，而在所述扫描测试模式下选择与所述第一信号不同的第二信号。
2.如权利要求1所述的半导体装置，其中，
所述数字电路具有第二触发器，所述第二触发器在所述扫描测试模式下构成所述扫描链的一部分，并且输出所述第二触发器的输出信号以作为所述第二信号，
所述半导体装置包括至少一个逻辑元件，所述逻辑元件被设置在从所述第一选择器的输出至所述第一触发器的输入的信号路径上。
3.如权利要求1或2所述的半导体装置，其中，
所述半导体装置包括具有与所述数字电路之间的接口的模拟电路，
所述第二信号为，从所述数字电路向所述模拟电路的输出信号。
4.如权利要求1或2所述的半导体装置，其中，
所述第二信号为，在所述扫描测试模式下输出信号的逻辑电平被固定的逻辑元件的输入信号。
5.如权利要求1或2所述的半导体装置，其中，
所述半导体装置包括具有与所述数字电路之间的接口的模拟电路，
所述第一信号为，从所述模拟电路向所述数字电路的输入信号。
6.如权利要求1或2所述的半导体装置，其中，
所述第一信号为，在所述扫描测试模式下逻辑电平被固定的信号。
7.如权利要求1或2所述的半导体装置，其中，
所述第一选择器在所述扫描测试模式下始终选择所述第二信号。
8.如权利要求1或2所述的半导体装置，其中，
所述数字电路具有第三触发器，所述第三触发器在所述扫描测试模式下构成所述扫描链的一部分，
所述第一选择器在所述扫描测试模式下，根据所述第三触发器的输出信号来选择所述第一信号或所述第二信号。
9.如权利要求1或2所述的半导体装置，其中，
所述第二信号为，在非所述扫描测试模式下不发挥功能的多输入逻辑电路的输出信号。
10.如权利要求9所述的半导体装置，其中，
所述多输入逻辑电路的输入信号的至少一部分为，从所述数字电路向所述模拟电路的输出信号、或者在所述扫描测试模式下输出信号的逻辑电平被固定的逻辑元件的输入信号。
11.一种物理量传感器，包括：
对物理量进行检测的传感器元件；
权利要求1或2所述的半导体装置，其根据所述传感器元件的检测信号而生成与所述物理量对应的信号。
12.一种电子设备，其包括权利要求1或2所述的半导体装置。
13.一种移动体，其包括权利要求1或2所述的半导体装置。
CN201410124362.1A 2013-03-28 2014-03-28 半导体装置、物理量传感器、电子设备以及移动体 Active CN104076273B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013069497A JP6268461B2 (ja) 2013-03-28 2013-03-28 半導体装置、物理量センサー、電子機器及び移動体
JP2013-069497 2013-03-28

Publications (2)

Publication Number Publication Date
CN104076273A true CN104076273A (zh) 2014-10-01
CN104076273B CN104076273B (zh) 2018-05-11

Family

ID=51597664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410124362.1A Active CN104076273B (zh) 2013-03-28 2014-03-28 半导体装置、物理量传感器、电子设备以及移动体

Country Status (3)

Country Link
US (2) US9322878B2 (zh)
JP (1) JP6268461B2 (zh)
CN (1) CN104076273B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113759240A (zh) * 2020-06-05 2021-12-07 瑞昱半导体股份有限公司 扫描测试装置与扫描测试方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102374114B1 (ko) * 2015-06-30 2022-03-14 삼성전자주식회사 집적 회로 및 집적 회로를 포함하는 전자 장치
JP2022128670A (ja) 2021-02-24 2022-09-05 セイコーエプソン株式会社 発振器および通信方法
US20240103066A1 (en) * 2022-09-27 2024-03-28 Infineon Technologies Ag Circuit and method for testing a circuit

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5974578A (en) * 1996-08-06 1999-10-26 Matsushita Electronics Corporation Integrated circuit and test method therefor
JPH1072112A (ja) 1996-08-30 1998-03-17 Nippon Seiki Co Ltd 搬送物落下装置
US5793778A (en) * 1997-04-11 1998-08-11 National Semiconductor Corporation Method and apparatus for testing analog and digital circuitry within a larger circuit
JPH10332790A (ja) * 1997-06-05 1998-12-18 Mitsubishi Electric Corp 集積回路装置及びその検査方法
JP3853063B2 (ja) 1998-03-20 2006-12-06 川崎マイクロエレクトロニクス株式会社 スキャンテスト回路
JP2001296331A (ja) 2000-04-13 2001-10-26 Seiko Epson Corp スキャンテスト回路
JP2003068866A (ja) * 2001-06-12 2003-03-07 Matsushita Electric Ind Co Ltd 半導体集積回路装置および半導体集積回路装置の設計方法
CN1391351A (zh) * 2001-06-12 2003-01-15 松下电器产业株式会社 半导体集成电路装置和半导体集成电路装置的设计方法
JP2003100100A (ja) * 2001-07-19 2003-04-04 Mitsubishi Electric Corp 半導体集積回路装置
US7032151B2 (en) * 2001-11-13 2006-04-18 Georgia Tech Research Corporation Systems and methods for testing integrated circuits
US6717415B2 (en) * 2002-02-05 2004-04-06 Logicvision, Inc. Circuit and method for determining the location of defect in a circuit
US7246287B1 (en) * 2002-04-04 2007-07-17 Mips Technologies, Inc. Full scan solution for latched-based design
EP1351066A1 (en) * 2002-04-04 2003-10-08 Texas Instruments Incorporated Configurable scan path structure
US7464310B2 (en) * 2002-09-30 2008-12-09 Broadcom Corporation Programmable state machine of an integrated circuit
US6990618B1 (en) * 2002-12-03 2006-01-24 Cypress Semiconductor Corporation Boundary scan register for differential chip core
US6960917B2 (en) 2003-11-06 2005-11-01 Agilent Technologies, Inc. Methods and apparatus for diagnosing defect locations in electrical paths of connectors of circuit assemblies
JP2006162490A (ja) * 2004-12-09 2006-06-22 Sanyo Electric Co Ltd スキャンテスト回路
JP5099869B2 (ja) 2005-02-23 2012-12-19 ルネサスエレクトロニクス株式会社 半導体集積回路および半導体集積回路のテスト方法
US7421634B2 (en) * 2005-05-02 2008-09-02 Texas Instruments Incorporated Sequential scan based techniques to test interface between modules designed to operate at different frequencies
US7274203B2 (en) * 2005-10-25 2007-09-25 Freescale Semiconductor, Inc. Design-for-test circuit for low pin count devices
US7488926B2 (en) * 2006-01-06 2009-02-10 Microsoft Corporation Pixel array with shared pixel output lines
US7996738B2 (en) * 2006-05-03 2011-08-09 International Business Machines Corporation Semiconductor chip with a plurality of scannable storage elements and a method for scanning storage elements on a semiconductor chip
US20080005634A1 (en) * 2006-06-29 2008-01-03 Grise Gary D Scan chain circuitry that enables scan testing at functional clock speed
JP2008117372A (ja) * 2006-10-13 2008-05-22 Nec Electronics Corp 半導体集積回路およびその制御方法
ITTO20060861A1 (it) * 2006-12-04 2008-06-05 St Microelectronics Srl Dispositivo sensore dotato di un circuito di rilevamento di eventi singoli o multipli per la generazione di corrispondenti segnali di interruzione
US7861128B1 (en) * 2006-12-14 2010-12-28 Xilinx, Inc. Scan element with self scan-mode toggle
JP2009288056A (ja) * 2008-05-29 2009-12-10 Toshiba Corp スキャン出力信号遮断機能付きスキャンフリップフロップ
JP2010145134A (ja) * 2008-12-16 2010-07-01 Renesas Electronics Corp 半導体集積回路、半導体集積回路の内部状態退避回復方法
JP2010223672A (ja) * 2009-03-23 2010-10-07 Toshiba Corp スキャンテスト回路
CN101533069B (zh) * 2009-04-03 2011-04-06 西安交通大学 集成电路的复合扫描单元
US9021323B1 (en) * 2011-03-11 2015-04-28 Altera Corporation Test techniques and circuitry
JP2013015494A (ja) * 2011-07-06 2013-01-24 Fujitsu Semiconductor Ltd 半導体集積回路，および，半導体集積回路の検査方法
US9121892B2 (en) * 2012-08-13 2015-09-01 Analog Devices Global Semiconductor circuit and methodology for in-system scan testing
US8643168B1 (en) * 2012-10-16 2014-02-04 Lattice Semiconductor Corporation Integrated circuit package with input capacitance compensation
US9024658B2 (en) * 2013-05-29 2015-05-05 Qualcomm Incorporated Circuit and layout techniques for flop tray area and power otimization

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113759240A (zh) * 2020-06-05 2021-12-07 瑞昱半导体股份有限公司 扫描测试装置与扫描测试方法
CN113759240B (zh) * 2020-06-05 2024-05-14 瑞昱半导体股份有限公司 扫描测试装置与扫描测试方法

Also Published As

Publication number Publication date
US20160209468A1 (en) 2016-07-21
US9322878B2 (en) 2016-04-26
CN104076273B (zh) 2018-05-11
JP6268461B2 (ja) 2018-01-31
JP2014190961A (ja) 2014-10-06
US9880221B2 (en) 2018-01-30
US20140298127A1 (en) 2014-10-02

Similar Documents

Publication Publication Date Title
CN104122410B (zh) 物理量检测电路、物理量检测装置、电子设备以及移动体
US10302431B2 (en) Physical quantity detection circuit, electronic device, and moving object
CN108334158A (zh) 电路装置、实时时钟装置、电子设备、移动体和验证方法
CN104122411B (zh) 物理量检测电路、物理量检测装置、电子设备以及移动体
CN104076273A (zh) 半导体装置、物理量传感器、电子设备以及移动体
CN103716041A (zh) 集成电路和切换方法、振动器件、电子设备、移动体
CN108291932A (zh) 诊断电路、电子电路、电子设备以及移动体
CN104111067A (zh) 电子装置、集成电路、电子设备及移动体
CN107453711A (zh) 振荡器、电子设备、移动体以及振荡器的制造方法
CN108334159A (zh) 电路装置、实时时钟装置、电子设备和移动体
CN104811191A (zh) 振荡电路、振荡器、pll电路及频率决定方法、设备、移动体
US11584320B2 (en) Physical quantity detection circuit, physical quantity sensor, electronic apparatus, vehicle, and method for malfunction diagnosis on physical quantity sensor
CN104075737B (zh) 物理量传感器、电子设备及移动体
JP2023105141A (ja) 物理量検出回路、物理量センサー、電子機器、及び移動体物理量センサー
US9987662B2 (en) Drive circuit, vibrator device, electronic apparatus, and moving object
JP7165080B2 (ja) 物理量検出回路、物理量センサー、電子機器、移動体及び物理量センサーの故障診断方法
JP2017092684A (ja) 複合スイッチ回路、物理量検出装置、電子機器および移動体
JP6671151B2 (ja) 物理量検出回路、電子機器および移動体
US10613576B2 (en) Oscillator, clock signal generator, electronic apparatus, and vehicle
CN108351210A (zh) 物理量检测装置、电子设备以及移动体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant