CN104065910B - 终端电路 - Google Patents
终端电路 Download PDFInfo
- Publication number
- CN104065910B CN104065910B CN201310329364.XA CN201310329364A CN104065910B CN 104065910 B CN104065910 B CN 104065910B CN 201310329364 A CN201310329364 A CN 201310329364A CN 104065910 B CN104065910 B CN 104065910B
- Authority
- CN
- China
- Prior art keywords
- switch
- signal
- data
- coupled
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明提供一种终端电路。该终端电路包含第一接收端,接收第一数据信号;第二接收端,接收第二数据信号;第一阻抗装置,耦接于供给电压和该第一接收端之间;第二阻抗装置,耦接于该供给电压和该第二接收端之间;第三阻抗装置,耦接于该第一接收端和第一节点之间;第四阻抗装置,耦接于该第二接收端和该第一节点之间;以及第一开关,耦接于该供给电压和该第一节点之间。本发明可接收和处理不同格式的数据信号来执行阻抗匹配,以降低反射损耗。
Description
【技术领域】
本发明关于终端电路,尤其关于一种能够接收不同格式的数据信号以执行阻抗匹配的终端电路。
【背景技术】
电视信号的分配已经逐渐变成基于数字方式以及视频和音频信号的数字编码形式。同时,在市场上更高的分辨率(高清晰度电视)已经变得可用,与更大及更高清晰度显示器相称。为满足使这些高清晰度显示器与数字信号源(例如数字通用光盘(DigitalVersatile Disc,DVD)播放器)以及与接收器/解码器互连的需求以用于数字卫星和视频资料的数字电缆分布,数字接口标准已经逐渐形成,被称为高清多媒体接口(High-Definition Multimedia Interface,以下简称为HDMI)。已采用该HDMI标准来通过携带许多数字信号和时钟信号的电缆将数字视频源连接至数字视频接收器(digital videosink)。
除了HDMI,另一高清晰度音频/视频接口也已逐渐形成,被称为移动高清链接(Mobile High-Definition Link,以下简称为MHL)。MHL是用于移动音频/视频接口的产业标准,直接将移动电话及其他便携式消费性电子产品(portable consumer electronics,以下简称为CE)设备连接至高清晰度电视(high-definition televisions,HDTV)及显示器。MHL标准的特征为具有低接脚数目(pin-count)接口的单一电缆能够支持上至1080p高清晰度视频和数字音频,同时对连接的设备充电。
为了在同一设备上同时支持HDMI和MHL的高清接口,需要一种能够接收不同格式的数据信号以执行阻抗匹配的终端电路。
【发明内容】
有鉴于此,本发明提供一种终端电路。
依据一示范性实施例,终端电路包含:第一接收端,接收第一数据信号;第二接收端,接收第二数据信号;第一阻抗装置,耦接于供给电压和该第一接收端之间;第二阻抗装置,耦接于该供给电压和该第二接收端之间;第三阻抗装置,耦接于该第一接收端和第一节点之间;第四阻抗装置,耦接于该第二接收端和该第一节点之间;以及第一开关,耦接于该供给电压和该第一节点之间。
依据另一示范性实施例,终端电路包含:第一接收端,接收第一数据信号;第二接收端,接收第二数据信号;第一阻抗装置,耦接于供给电压和该第一接收端之间;第二阻抗装置,耦接于该供给电压和该第二接收端之间;第三阻抗装置;以及第四阻抗装置。当该第一和该第二数据信号为第一格式的一对差分信号时,该第三阻抗装置被设置为耦接于该供给电压和该第一接收端之间,以及该第四阻抗装置被设置为耦接于该供给电压和该第二接收端之间;以及当该第一和该第二数据信号为第二格式的一对差分信号时,该第三阻抗装置和该第四阻抗装置被设置为串联耦接于该第一接收端和该第二接收端之间。
依据本发明再一示范性实施例,终端电路包含:第一接收端,接收第一数据信号;第二接收端,接收第二数据信号;第一60欧姆电阻,耦接于供给电压和该第一接收端之间;第二60欧姆电阻,耦接于该供给电压和该第二接收端之间;第一300欧姆电阻,耦接于该第一接收端和第一节点之间;第二300欧姆电阻,耦接于该第二接收端和该第一节点之间;以及开关,耦接于该供给电压和该第一节点之间。当该第一数据信号和该第二数据信号为HDMI信号时,该开关被导通,以及当该第一数据信号和该第二数据信号为MHL信号时,该开关被关断。
上述终端电路可接收和处理不同格式的数据信号来执行阻抗匹配,以降低反射损耗。
【附图说明】
图1为依据本发明实施例的音频/视频信号处理装置的简化方框图。
图2为依据本发明第一实施例的终端电路的示范性电路图。
图3为依据本发明实施例当开关SW1导通时的等效终端电路。
图4为依据本发明另一实施例当开关SW1关断时的另一等效终端电路。
图5为依据本发明第一实施例的终端电路的另一示范性电路图。
图6为依据本发明第二实施例的终端电路的示范性电路图。
图7为依据本发明第二实施例的终端电路的另一示范性电路图。
图8为依据本发明第二实施例的终端电路的再一示范性电路图。
图9为依据本发明第三实施例的终端电路的示范性电路图。
图10为依据本发明第三实施例的终端电路的另一示范性电路图。
图11为依据本发明第四实施例的终端电路的示范性电路图。
图12为依据本发明第四实施例的终端电路的另一示范性电路图。
【具体实施方式】
以下描述是本发明实施的较佳实施例。以下实施例仅用来列举阐释本发明的技术特征,并非用来限制本发明的范畴。本发明保护范围当视权利要求所界定为准。
图1为依据本发明实施例的音频/视频信号处理装置的简化方框图。音频/视频信号处理装置100可包含终端电路110和信号处理装置120。终端电路110可为有效的(operative),来接收包含来自外部数据源200的音频/视频内容的输入数据信号DATA以及对输入数据信号DATA执行阻抗匹配,以降低输入数据信号DATA上的反射损耗(reflectionloss),从而保持好的信号质量。信号处理装置120耦接至终端电路110,用于接收阻抗匹配后的输入数据信号DATA。在本发明的一些实施例中,音频/视频信号处理装置100可为数字电视、移动电话、便携式电子装置、平板电脑、游戏设备、接收器或其他装置中的芯片。
依据本发明实施例,为了能够接收及处理不同格式的输入数据信号,终端电路110可包含一个或多个因应对应的控制信号Ctrl而被导通(turn on)或关断(turn off)的开关,如此一来基于输入数据信号的格式,终端电路110的等效电路可被动态地改变。所提出的能够接收及处理不同格式的输入数据信号的终端电路的数个实施例将在以下段落中介绍。
请注意图1代表简化的方框图,其中在此省略普通音频/视频信号处理装置需要的一些元件以求简洁。因此,本发明应不限于此。进一步请注意,图1中标号“Ctrl”表示由外部数据源200发送的一个或多个控制信号。然而,在本发明一些其他实施例中,代替接收来自外部数据源200的控制信号,控制信号也可由信号处理装置120或音频/视频信号处理装置100的外部处理器(未图示)来产生或提供。因此,本发明应不限于此。
图2为依据本发明第一实施例的终端电路的示范性电路图。终端电路210可包含在此实施例中以衬垫(pad)11和12实现的接收端、阻抗装置(resistive device)R1~R4以及至少一个开关SW1。衬垫11为有效的以接收第一数据信号以及衬垫12为有效的以接收第二数据信号。第一数据信号和第二数据信号通常形成一对差分信号,但是本发明不限于此。阻抗装置R1耦接于供给电压VDD和衬垫11之间。阻抗装置R2耦接于供给电压VDD和衬垫12之间。阻抗装置R3耦接于衬垫11和节点N1之间。阻抗装置R4耦接于衬垫12和节点N1之间。开关SW1耦接于供给电压VDD和节点N1之间。
当外部数据源200的不同类型的连接器(connector)被连接至音频/视频信号处理装置100时,从外部数据源200接收的数据信号的数据格式可能相应地变化。举例来说,当外部数据源200的HDMI连接器被连接至音频/视频信号处理装置100时,从外部数据源200接收的数据信号为HDMI格式。再如,当外部数据源200的MHL连接器被连接至音频/视频信号处理装置100时,从外部数据源200接收的数据信号为MHL格式。HDMI详细说明可从“hdmi.org”网站获得,在此引用其作为参考。
终端电路210的等效电路可基于输入数据信号的格式被动态地改变。依据本发明实施例,当第一数据信号和第二数据信号为第一格式(例如HDMI)的一对差分信号时,开关SW1因应控制信号SCtrl_1而被导通,如此一来节点N1电气连接至供给电压VDD。以这种方式,阻抗装置R1和R3并联耦接于供给电压VDD和衬垫11之间以贡献第一阻抗,以及阻抗装置R2和R4并联耦接于供给电压VDD和衬垫12之间以贡献第二阻抗。在本发明较佳实施例中,阻抗装置R1~R4的电阻可被精心设计以便第一阻抗等于第二阻抗。
图3为依据本发明实施例的当开关SW1导通时的等效终端电路。当第一和第二阻抗装置R1和R2的电阻被设计为相同(例如60Ω)以及第三和第四阻抗装置R3和R4的电阻被设计为相同(例如300Ω)时,等效终端电路310可包含分别耦接于供给电压VDD与衬垫11及12之间的两个50Ω的电阻R。
另一方面,当第一数据信号和第二数据信号为第二格式(例如MHL)的一对差分信号时,开关SW1因应控制信号SCtrl_1而被关断(turn off),如此一来节点N1从供给电压VDD分离。图4为依据本发明另一实施例的当开关SW1关断时的另一等效终端电路。等效终端电路410可包含耦接于供给电压VDD和衬垫11之间的阻抗装置R1、耦接于供给电压VDD和衬垫12之间的阻抗装置R2以及串联耦接于衬垫11和12之间的阻抗装置R3和R4。节点N1变成共模(common mode)节点以便在第一和第二数据信号中携带的共模信号(例如时钟信号)可由此提取。
请注意,当侦测到连接至音频/视频信号处理装置100的连接器类型时,控制信号SCtrl_1(以及进一步的控制信号SCtrl_0,SCtrl_2及/或SCtrl_3,将在下面的实施例中介绍)可被外部数据源200、信号处理装置120或音频/视频信号处理装置100的外部处理器(未图示)设置为不同的电平(level)。在本领域中侦测连接器类型的方法众所周知,在此不作进一步的讨论以求简洁。
在本发明的一些实施例中,终端电路410可进一步包含耦接于阻抗装置R1和供给电压VDD之间的第一附加开关以及耦接于阻抗装置R2和供给电压VDD之间的第二附加开关。第一及第二附加开关通常被导通,只在需要时被关断,用于从供给电压VDD分离阻抗装置R1和R2,从而节省了功耗。举例来说,当没有外部数据源提供数据信号至音频/视频信号处理装置100时,关断第一及第二附加开关。此外,在本发明一些实施例中,上述讨论的开关也可被晶体管、BJT或类似晶体管取代。
图5为依据本发明第一实施例的终端电路的另一示范性电路图。终端电路510可包含衬垫11和12、阻抗装置R1~R4以及晶体管T11~T13。晶体管T11~T12因应另一控制信号SCtrl_0而被导通或关断,用于当需要时选择性从供给电压VDD分离阻抗装置R1和R2。举例来说,当外部数据源200被移除及/或没有外部数据源提供数据信号至音频/视频信号处理装置100时,晶体管T11~T12被关断,导致阻抗装置R1和R2从供给电压VDD分离。晶体管T13因应上述讨论的控制信号SCtrl_1而被导通或关断,如此一来阻抗装置R3和R4可被选择性连接至供给电压VDD。因此,终端电路510的等效电路也可基于上述讨论的输入数据信号的格式被动态地改变成图3或图4所示的电路。请注意,在一些实施例中,晶体管T11~T12也可被移除并由图2所示的短路路径来代替。
图6为依据本发明第二实施例的终端电路的示范性电路图。终端电路610类似于图2所示的终端电路210,但是不同的是终端电路610进一步包含开关SW2~SW3。开关SW2耦接于供给电压VDD和节点N2之间。开关SW3耦接于节点N1和N2之间。
终端电路610的等效电路也可基于输入数据信号的格式被动态地改变。依据本发明实施例,当第一数据信号和第二数据信号为第一格式(例如HDMI)的一对差分信号时,开关SW1和SW2因应控制信号SCtrl_1被导通以及开关SW3因应控制信号SCtrl_2被关断,如此一来节点N1和N2彼此分离并且分别电气连接至供给电压VDD。以这种方式,阻抗装置R1和R3并联耦接于供给电压VDD和衬垫11之间以贡献第一阻抗,以及阻抗装置R2和R4并联耦接于供给电压VDD和衬垫12之间以贡献第二阻抗。在本发明较佳实施例中,阻抗装置R1~R4的电阻可被精心设计以便第一阻抗等于第二阻抗。当开关SW1和SW2导通,开关SW3关断时,终端电路610的等效电路与图3所示的电路相同。
另一方面,当第一数据信号和第二数据信号为第二格式(例如MHL)的一对差分信号时,开关SW1及开关SW2因应控制信号SCtrl_1而被关断,以及开关SW3因应控制信号SCtrl_2被导通,如此一来节点N1和N2从供给电压VDD分离。以这种方式,阻抗装置R3和R4串联耦接于衬垫11和12之间。节点N1及/或N2可变成共模节点以便在第一和第二数据信号中携带的共模信号(例如时钟信号)可由此提取。当开关SW1和SW2被关断,开关SW3被导通时,终端电路610的等效电路与图4所示的电路相同。
在本发明一些实施例中,终端电路610可进一步包含耦接于阻抗装置R1和供给电压VDD之间的第一附加开关以及耦接于阻抗装置R2和供给电压VDD之间的第二附加开关。第一及第二附加开关通常被导通,只在需要时被关断,用于从供给电压VDD分离阻抗装置R1和R2,从而节省了功耗。举例来说,当没有外部数据源提供数据信号至音频/视频信号处理装置100时,关断第一及第二附加开关。此外,在本发明一些实施例中,上述讨论的开关也可被晶体管、BJT或类似晶体管取代。
图7为依据本发明第二实施例的终端电路的另一示范性电路图。终端电路710可包含衬垫11和12、阻抗装置R1~R4以及晶体管T21~T25。晶体管T21~T22因应控制信号SCtrl_0被导通或关断,用于选择性从供给电压VDD分离阻抗装置R1和R2。举例来说,当外部数据源200被移除及/或没有外部数据源提供数据信号至音频/视频信号处理装置100时,晶体管T21~T22被关断,导致阻抗装置R1和R2从供给电压VDD分离。如上所述,晶体管T23和T24因应控制信号SCtrl_1被导通或关断以及晶体管T25因应控制信号SCtrl_2被导通或关断,如此一来阻抗装置R3和R4被选择性连接至供给电压VDD。因此,终端电路710的等效电路也可基于上述讨论的输入数据信号的格式被动态地改变成图3或图4所示的电路。请注意,在一些实施例中,晶体管T21~T22也可被移除并由图6所示的短路路径来代替。
图8为依据本发明第二实施例的终端电路的再一示范性电路图。终端电路810可包含衬垫11和12、阻抗装置R1~R4以及晶体管T31~T35。晶体管T31~T32因应控制信号SCtrl_0被导通或关断,用于选择性从供给电压VDD分离阻抗装置R1和R2,如上所述。晶体管T33和T34因应控制信号SCtrl_1被导通或关断以及晶体管T35因应控制信号SCtrl_2被导通或关断,如上所述,阻抗装置R3和R4被选择性连接至供给电压VDD。终端电路810类似于图7所示的终端电路710,但不同的是晶体管T33的一端耦接于晶体管T31和阻抗装置R1,以及晶体管T34的一端耦接于晶体管T32和阻抗装置R2。终端电路810的等效电路也可基于上述讨论的输入数据信号的格式被动态地改变成图3或图4所示的电路。请注意,在一些实施例中,晶体管T31~T32也可被移除并由图6所示的短路路径来代替。
图9为依据本发明第三实施例的终端电路的示范性电路图。终端电路910类似于图2所示的终端电路210,但不同的是终端电路910进一步包含开关SW4~SW5。开关SW4耦接于阻抗装置R3和节点N1之间。开关SW5耦接于阻抗装置R4和节点N1之间。
终端电路910的等效电路也可基于输入数据信号的格式被动态地改变。依据本发明实施例,当第一数据信号和第二数据信号为第一格式(例如HDMI)的一对差分信号时,开关SW1因应控制信号SCtrl_1被导通以及开关SW4和SW5因应控制信号SCtrl_3被导通,如此一来阻抗装置R3和R4电气连接至供给电压VDD。以这种方式,阻抗装置R1和R3并联耦接于供给电压VDD和衬垫11之间以贡献第一阻抗,以及阻抗装置R2和R4并联耦接于供给电压VDD和衬垫12之间以贡献第二阻抗。在本发明较佳实施例中,阻抗装置R1~R4的电阻可被精心设计以便第一阻抗等于第二阻抗。当开关SW1,SW4和SW5被导通时,终端电路610的等效电路与图3所示的电路相同。
另一方面,当第一数据信号和第二数据信号为第二格式(例如MHL)的一对差分信号时,开关SW1因应控制信号SCtrl_1而被关断,以及开关SW4和SW5因应控制信号SCtrl_3被导通,如此一来节点N1从供给电压VDD分离。以这种方式,阻抗装置R3和R4串联耦接于衬垫11和12之间。节点N1可变成共模节点以便在第一和第二数据信号中携带的共模信号(例如时钟信号)可由此提取。当开关SW1被关断以及开关SW4和SW5被导通时,终端电路910的等效电路与图4所示的电路相同。
在本发明一些实施例中,终端电路910可进一步包含耦接于阻抗装置R1和供给电压VDD之间的第一附加开关以及耦接于阻抗装置R2和供给电压VDD之间的第二附加开关。第一及第二附加开关通常被导通,只在需要时被关断,用于从供给电压VDD分离阻抗装置R1和R2,从而节省了功耗。举例来说,当没有外部数据源提供数据信号至音频/视频信号处理装置100时,关断第一及第二附加开关。此外,在本发明一些实施例中,上述讨论的开关也可被晶体管、BJT或类似晶体管取代。
图10为依据本发明第三实施例的终端电路的另一示范性电路图。终端电路1010可包含衬垫11和12、阻抗装置R1~R4以及晶体管T41~T45。晶体管T41~T42因应上述控制信号SCtrl_0被导通或关断,如此一来当需要时阻抗装置R1和R2从供给电压VDD分离。晶体管T43因应控制信号SCtrl_1被导通或关断以及晶体管T44和T45因应控制信号SCtrl_3被导通或关断,如上所述,如此一来阻抗装置R3和R4被选择性连接至供给电压VDD。因此,终端电路1010的等效电路也可基于上述讨论的输入数据信号的格式被动态地改变成图3或图4所示的电路。请注意,在一些实施例中,晶体管T41~T42也可被移除并由图9所示的短路路径来代替。
图11为依据本发明第四实施例的终端电路的示范性电路图。终端电路1110类似于图2所示的终端电路210,但不同的是终端电路1110进一步包含耦接于供给电压VDD和节点N1之间的开关SW6。此外,开关SW1进一步被耦接至阻抗装置R1以及开关SW6进一步被耦接至阻抗装置R2。
终端电路1110的等效电路也可基于输入数据信号的格式被动态地改变。依据本发明实施例,当第一数据信号和第二数据信号为第一格式(例如HDMI)的一对差分信号时,开关SW1和SW6因应控制信号SCtrl_1被导通,如此一来阻抗装置R3和R4电气连接至供给电压VDD。以这种方式,阻抗装置R1和R3并联耦接于供给电压VDD和衬垫11之间以贡献第一阻抗,以及阻抗装置R2和R4并联耦接于供给电压VDD和衬垫12之间以贡献第二阻抗。在本发明较佳实施例中,阻抗装置R1~R4的电阻可被精心设计以便第一阻抗等于第二阻抗。当开关SW1和SW6导通时,终端电路610的等效电路与图3所示的电路相同。
另一方面,当第一数据信号和第二数据信号为第二格式(例如MHL)的一对差分信号时,开关SW1及SW6因应控制信号SCtrl_1而被关断,如此一来节点N1从供给电压VDD分离。以这种方式,阻抗装置R3和R4串联耦接于衬垫11和12之间。节点N1可变成共模节点以便在第一和第二数据信号中携带的共模信号(例如时钟信号)可由此提取。当开关SW1和SW6被关断时,终端电路1110的等效电路与图4所示的电路相同。
在本发明一些实施例中,终端电路1110可进一步包含耦接于阻抗装置R1和供给电压VDD之间的第一附加开关以及耦接于阻抗装置R2和供给电压VDD之间的第二附加开关。第一及第二附加开关通常被导通,只在需要时被关断,用于从供给电压VDD分离阻抗装置R1和R2,从而节省了功耗。举例来说,当没有外部数据源提供数据信号至音频/视频信号处理装置100时,关断第一及第二附加开关。此外,在本发明一些实施例中,上述讨论的开关也可被晶体管、BJT或类似晶体管取代。
图12为依据本发明第四实施例的终端电路的另一示范性电路图。终端电路1210可包含衬垫11和12、阻抗装置R1~R4以及晶体管T51~T54。晶体管T51~T52因应控制信号SCtrl_0被导通或关断,如上所述,如此一来当需要时阻抗装置R1和R2从供给电压VDD分离。晶体管T53和T54因应控制信号SCtrl_1被导通或关断,如上所述,如此一来阻抗装置R3和R4被选择性连接至供给电压VDD。因此,终端电路1210的等效电路也可基于上述讨论的输入数据信号的格式被动态地改变成图3或图4所示的电路。请注意,在一些实施例中,晶体管T51~T52也可被移除并由图11所示的短路路径来代替。
由于上述终端电路的等效电路都能基于侦测的上述讨论的输入数据信号的格式被动态地改变成图3或图4所示的电路,因此所提出的终端电路能够在不同节点(例如单端(single-end)终止模式和差分终止模式)之间灵活切换,并接收和处理不同格式的数据信号来执行阻抗匹配,以降低反射损耗。通过范例但并非限制,当终端电路210-1210被设计为支持HDML和MHL两种模式时,第一和第二阻抗装置R1和R2的电阻可被选择为60欧姆,以及第三和第四阻抗装置R3和R4的电阻可被选择为300欧姆。
本发明上述各实施例中虽然记载了第一阻抗值等于第二阻抗值,但本领域的技术人员应可了解,在实际的设计中,第一阻抗值大致上等于第二阻抗值即可,也就是第一阻抗值在数值上接近第二阻抗值,并不要求第一阻抗值与第二阻抗值在数值上的绝对相等,就可以满足本发明的需要。
本发明虽以较佳实施例揭露如上,然其并非用以限定本发明的范围,任何本领域技术人员,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护范围当视权利要求所界定者为准。
Claims (16)
1.一种终端电路,其特征在于,该终端电路包含:
第一接收端,接收第一数据信号;
第二接收端,接收第二数据信号;
第一阻抗装置,耦接于供给电压和该第一接收端之间;
第二阻抗装置,耦接于该供给电压和该第二接收端之间;
第三阻抗装置,耦接于该第一接收端和第一节点之间;
第四阻抗装置,耦接于该第二接收端和该第一节点之间;以及
第一开关,耦接于该供给电压和该第一节点之间;
其中,当该第一数据信号和该第二数据信号为第一格式时,导通该第一开关,以及当该第一数据信号和该第二数据信号为第二格式时,关断该第一开关。
2.如权利要求1所述的终端电路,其特征在于,该第一开关因应第一控制信号而被导通或关断,并且当该第一开关被导通时,该第一阻抗装置及该第三阻抗装置并联耦接于该供给电压和该第一接收端之间以贡献第一阻抗,以及该第二阻抗装置及该第四阻抗装置并联耦接于该供给电压和该第二接收端之间以贡献第二阻抗,其中该第一阻抗大致上等于该第二阻抗。
3.如权利要求1所述的终端电路,其特征在于,当该第一数据信号和该第二数据信号为第一格式的一对差分信号时,该第一开关被导通,以及当该第一数据信号和该第二数据信号为第二格式的一对差分信号时,该第一开关被关断。
4.如权利要求1所述的终端电路,其特征在于,该终端电路还包含:
第二开关,耦接于该供给电压和第二节点之间;以及
第三开关,耦接于该第一节点和该第二节点之间。
5.如权利要求4所述的终端电路,其特征在于,该第一开关和该第二开关因应第一控制信号而被导通或关断,以及该第三开关因应第二控制信号而被导通或关断,并且当该第一开关和该第二开关被导通、该第三开关被关断时,该第一阻抗装置和该第二阻抗装置并联耦接于该供给电压和该第一接收端之间以贡献第一阻抗,以及该第二阻抗装置和该第四阻抗装置并联耦接于该供给电压和该第二接收端之间以贡献第二阻抗,其中该第一阻抗大致上等于该第二阻抗。
6.如权利要求4所述的终端电路,其特征在于,当该第一数据信号和该第二数据信号为第一格式的一对差分信号时,该第一开关和该第二开关被导通且该第三开关被关断,以及当该第一数据信号和该第二数据信号为第二格式的一对差分信号时,该第一开关和该第二开关被关断且该第三开关被导通。
7.如权利要求1所述的终端电路,其特征在于,该终端电路还包含:
第二开关,耦接于该第三阻抗装置和该第一节点之间;以及
第三开关,耦接于该第四阻抗装置和该第一节点之间。
8.如权利要求7所述的终端电路,其特征在于,当该第一数据信号和该第二数据信号为第一格式的一对差分信号时,该第一开关、该第二开关以及该第三开关被导通,该第一阻抗装置和该第三阻抗装置并联耦接于该供给电压和该第一接收端之间以贡献第一阻抗,以及该第二阻抗装置和该第四阻抗装置并联耦接于该供给电压和该第二接收端之间以贡献第二阻抗,其中该第一阻抗大致等于该第二阻抗;以及当该第一数据信号和该第二数据信号为第二格式的一对差分信号时,该第一开关被关断且该第二开关和该第三开关被导通。
9.如权利要求1所述的终端电路,其特征在于,该终端电路还包含:
第二开关,耦接于该供给电压和该第一节点之间,
其中该第一开关还耦接于该第一阻抗装置以及该第二开关还耦接于该第二阻抗装置。
10.如权利要求9所述的终端电路,其特征在于,当该第一数据信号和该第二数据信号为第一格式的一对差分信号时,该第一开关和该第二开关被导通以便该第一阻抗装置和该第三阻抗装置并联耦接于该供给电压和该第一接收端之间以贡献第一阻抗以及该第二阻抗装置和该第四阻抗装置并联耦接于该供给电压和该第二接收端之间以贡献第二阻抗,其中该第一阻抗等于该第二阻抗;以及当该第一数据信号和该第二数据信号为第二格式的一对差分信号时,该第一开关和该第二开关被关断。
11.如权利要求1所述的终端电路,其特征在于,该第一开关被导通或关断用于选择性连接该第三阻抗装置和该第四阻抗装置的至少其一至该供给电压。
12.一种终端电路,其特征在于,该终端电路包含:
第一接收端,接收第一数据信号;
第二接收端,接收第二数据信号;
第一阻抗装置,耦接于供给电压和该第一接收端之间;
第二阻抗装置,耦接于该供给电压和该第二接收端之间;
第三阻抗装置;以及
第四阻抗装置;
其中当该第一和该第二数据信号为第一格式的一对差分信号时,该第三阻抗装置被设置为耦接于该供给电压和该第一接收端之间,以及该第四阻抗装置被设置为耦接于该供给电压和该第二接收端之间;以及
当该第一数据信号和该第二数据信号为第二格式的一对差分信号时,该第三阻抗装置和该第四阻抗装置被设置为串联耦接于该第一接收端和该第二接收端之间。
13.如权利要求12所述的终端电路,其特征在于,该终端电路还包含耦接于该第三阻抗装置和该第四阻抗装置以及该供给电压的第一开关,其中当该第一数据信号和该第二数据信号为第一格式的一对差分信号时,该第一开关使该第一阻抗装置和该第三阻抗装置并联耦接于该供给电压和该第一接收端之间以贡献第一阻抗,并使该第二阻抗装置和该第四阻抗装置并联耦接于该供给电压和该第二接收端之间以贡献第二阻抗,以及当该第一数据信号和该第二数据信号为第二格式的一对差分信号时,该第一开关使该第三和该第四阻抗装置串联耦接于该第一接收端和该第二接收端之间。
14.如权利要求13所述的终端电路,其特征在于,该终端电路还包含:
第二开关,耦接于该供给电压和该第一阻抗装置之间;以及
第三开关,耦接于该供给电压和该第二阻抗装置之间。
15.如权利要求14所述的终端电路,其特征在于,当该第一接收端没有接收到第一数据信号时,该第二开关被关断,以及当该第二接收端没有接收到第二数据信号时,该第三开关被关断。
16.一种终端电路,其特征在于,该终端电路包含:
第一接收端,接收第一数据信号;
第二接收端,接收第二数据信号;
第一60欧姆电阻,耦接于供给电压和该第一接收端之间;
第二60欧姆电阻,耦接于该供给电压和该第二接收端之间;
第一300欧姆电阻,耦接于该第一接收端和第一节点之间;
第二300欧姆电阻,耦接于该第二接收端和该第一节点之间;以及
开关,耦接于该供给电压和该第一节点之间;
其中当该第一数据信号和该第二数据信号为HDMI信号时,该开关被导通,以及当该第一数据信号和该第二数据信号为MHL信号时,该开关被关断。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/846,105 US8912819B2 (en) | 2013-03-18 | 2013-03-18 | Termination circuits capable of receiving data signals in different formats for performing impedance matching |
US13/846,105 | 2013-03-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104065910A CN104065910A (zh) | 2014-09-24 |
CN104065910B true CN104065910B (zh) | 2017-10-24 |
Family
ID=51524824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310329364.XA Active CN104065910B (zh) | 2013-03-18 | 2013-07-31 | 终端电路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8912819B2 (zh) |
CN (1) | CN104065910B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107846564B (zh) * | 2016-09-18 | 2020-05-22 | 扬智科技股份有限公司 | 终端电路及输出级电路 |
US10565151B2 (en) * | 2017-11-09 | 2020-02-18 | Micron Technology, Inc. | Memory devices and systems with parallel impedance adjustment circuitry and methods for operating the same |
CN114745016B (zh) * | 2020-12-23 | 2024-04-16 | 瑞昱半导体股份有限公司 | 收发电路 |
US11886376B2 (en) * | 2021-08-10 | 2024-01-30 | Micron Technology, Inc. | Apparatus including reconfigurable interface and methods of manufacturing the same |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6154047A (en) * | 1996-07-03 | 2000-11-28 | Fujitsu Limited | Bus configuration and input/output buffer |
US6838900B2 (en) * | 2000-11-14 | 2005-01-04 | Via Technologies, Inc. | Middle pull-up point-to-point transceiving bus structure |
US6924659B1 (en) * | 2003-07-28 | 2005-08-02 | Lattice Semiconductor Corporation | Programmable signal termination for FPGAs and the like |
CN201349268Y (zh) * | 2008-12-15 | 2009-11-18 | 康佳集团股份有限公司 | 一种液晶电视的接口电路及液晶电视 |
US8072235B2 (en) * | 2005-12-19 | 2011-12-06 | Rambus Inc. | Integrated circuit with configurable on-die termination |
CN102572352A (zh) * | 2011-12-26 | 2012-07-11 | 中兴通讯股份有限公司 | Hdmi复用方法、hdmi、以及带有hdmi的设备 |
US8289046B2 (en) * | 2009-04-08 | 2012-10-16 | Broadcom Corporation | Switchable passive termination circuits |
CN202634582U (zh) * | 2012-06-13 | 2012-12-26 | 深圳市东景盛电子技术有限公司 | 将mhl信号转变为hdmi信号的信号转换器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100729916B1 (ko) * | 2004-04-08 | 2007-06-18 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 회로 |
US7307447B2 (en) * | 2005-10-27 | 2007-12-11 | International Business Machines Corporation | Self series terminated serial link transmitter having segmentation for amplitude, pre-emphasis, and slew rate control and voltage regulation for amplitude accuracy and high voltage protection |
US7859298B1 (en) * | 2009-06-30 | 2010-12-28 | Intel Corporation | Method and system to facilitate configurable input/output (I/O) termination voltage reference |
-
2013
- 2013-03-18 US US13/846,105 patent/US8912819B2/en active Active
- 2013-07-31 CN CN201310329364.XA patent/CN104065910B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6154047A (en) * | 1996-07-03 | 2000-11-28 | Fujitsu Limited | Bus configuration and input/output buffer |
US6838900B2 (en) * | 2000-11-14 | 2005-01-04 | Via Technologies, Inc. | Middle pull-up point-to-point transceiving bus structure |
US6924659B1 (en) * | 2003-07-28 | 2005-08-02 | Lattice Semiconductor Corporation | Programmable signal termination for FPGAs and the like |
US8072235B2 (en) * | 2005-12-19 | 2011-12-06 | Rambus Inc. | Integrated circuit with configurable on-die termination |
CN201349268Y (zh) * | 2008-12-15 | 2009-11-18 | 康佳集团股份有限公司 | 一种液晶电视的接口电路及液晶电视 |
US8289046B2 (en) * | 2009-04-08 | 2012-10-16 | Broadcom Corporation | Switchable passive termination circuits |
CN102572352A (zh) * | 2011-12-26 | 2012-07-11 | 中兴通讯股份有限公司 | Hdmi复用方法、hdmi、以及带有hdmi的设备 |
CN202634582U (zh) * | 2012-06-13 | 2012-12-26 | 深圳市东景盛电子技术有限公司 | 将mhl信号转变为hdmi信号的信号转换器 |
Also Published As
Publication number | Publication date |
---|---|
US20140266298A1 (en) | 2014-09-18 |
US8912819B2 (en) | 2014-12-16 |
CN104065910A (zh) | 2014-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8674223B2 (en) | High speed data cable with impedance correction | |
CN104065910B (zh) | 终端电路 | |
EP2209313B1 (en) | Display device, video signal transmission method in display device, transmission device, and video signal transmission method | |
US9040823B2 (en) | Low impedance boosted high speed data cable | |
US8674226B2 (en) | High speed data cable including a boost device for generating a differential signal | |
CN101739997B (zh) | 多功能传输器与数据传输方法 | |
US20120012357A1 (en) | Economical boosted high speed data cable | |
US8674224B2 (en) | Low cost high speed data cable | |
US9076575B2 (en) | Reduced wire count high speed data cable | |
US8680395B2 (en) | High speed data cable using an outer braid to carry a signal | |
TW201019126A (en) | Transmission of alternative content over standard device connectors | |
US9401706B2 (en) | Apparatus, system and method for providing switching with a T-coil circuit | |
WO2014140660A1 (en) | Driving data of multiple protocols through a single set of pins | |
WO2015194089A1 (en) | Transmitter and communication system | |
US20140250254A1 (en) | Apparatus and method for connecting mobile terminal to external device | |
CN102882090A (zh) | 一种兼容耳机接口的装置 | |
CN109743475A (zh) | 多路直播的导播装置 | |
CN111277769B (zh) | 切换装置以及其影像切换系统与方法 | |
JP6792045B2 (ja) | 映像出力装置 | |
CN206237553U (zh) | 模拟视频信号提供电路、视频解码器和系统 | |
CN103716510A (zh) | 视频信号调节模块及调节方法 | |
CN200976139Y (zh) | 介面卡及其转接元件 | |
CN102819999A (zh) | 多功能传输器与数据传输方法 | |
CN201122286Y (zh) | 介面卡及其转接元件 | |
CN104284124A (zh) | 显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |