CN104051465A - 可变电阻存储器件及其驱动方法 - Google Patents

可变电阻存储器件及其驱动方法 Download PDF

Info

Publication number
CN104051465A
CN104051465A CN201310473523.3A CN201310473523A CN104051465A CN 104051465 A CN104051465 A CN 104051465A CN 201310473523 A CN201310473523 A CN 201310473523A CN 104051465 A CN104051465 A CN 104051465A
Authority
CN
China
Prior art keywords
layer
variable resistance
gate electrode
memory device
column gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310473523.3A
Other languages
English (en)
Other versions
CN104051465B (zh
Inventor
朴南均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104051465A publication Critical patent/CN104051465A/zh
Application granted granted Critical
Publication of CN104051465B publication Critical patent/CN104051465B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种可变电阻存储器件及其驱动方法。所述可变电阻存储器件包括：基底层；柱状栅电极，所述柱状栅电极形成在基底层上，并且与基底层的表面大体垂直地延伸。电流传输层被形成为包围柱状栅电极。可变电阻层形成在电流传输层的外部。阻挡层基于施加至柱状栅电极的电压来阻断流经电流传输层的电流路径，并将流经电流传输层的电流转向可变电阻层。

Description

可变电阻存储器件及其驱动方法
相关申请的交叉引用
本申请要求2013年3月15日向韩国知识产权局提交的申请号为10-2013-0027872的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明构思涉及一种半导体集成电路器件，更具体而言，涉及一种利用结晶体管作为开关器件的可变电阻存储器件及其驱动方法。
背景技术
存储器件一般被提供为计算机或其它的电子装置的内部半导体集成电路。存储器件被分成易失性存储器件和非易失性存储器件。
可变电阻存储器件的实例包括：相变随机存取存储器件（PCRAM）、电阻式随机存取存储器件（ReRAM）、或磁性随机存取存储器件（MRAM）。PCRAM具有诸如高可靠性、低功耗以及如同动态随机存取存储器（DRAM）的高存储密度的特性。
包括可变电阻存储器件的非易失性存储器件可以用于诸如MP3播放器的便携式音乐播放器、电影播放器、便携式电话、数码照相机、固态驱动器（SSD）、便携式存储棒、或者个人计算机中。
可变电阻存储器件可以包括以矩阵形式布置的多个存储器单元。多个存储器单元中的每个存储器单元可以包括与字线连接的开关器件和与位线连接的电阻器件。
开关器件可以当相应的字线被激活时而被访问。选中的存储器单元可以基于传送至电阻器件的电流来编程。
为了实现可变电阻存储器件的高集成密度和多级单元，开关器件被形成为三维（3D）结构，并且电阻器件被形成为层叠结构。
发明内容
一种示例性可变电阻存储器件可以包括：基底层；柱状栅电极，所述柱状栅电极形成在基底层上，并且与基底层的表面大体垂直地延伸；电流传输层，所述电流传输层被形成为包围柱状栅电极；可变电阻层，所述可变电阻层被形成在电流传输层的外部；以及阻挡层，所述阻挡层被配置成基于施加至柱状栅电极的电压来阻断流经电流传输层的电流路径，并且将流经电流传输层的电流转向可变电阻层。
一种示例性可变电阻存储器件可以包括：基底层；柱状栅电极，所述柱状栅电极形成在基底层上，并且与基底层的表面大体垂直地延伸；多个位线，所述多个位线与多个绝缘层交替地层叠在柱状栅电极的周围；多个可变电阻层，所述多个可变电阻层形成在多个位线的外部；以及多个阻挡层，所述多个阻挡层被配置成基于施加至柱状栅电极的电压来阻断流经多个位线的电流路径，并且将流经多个位线的电流转向多个可变电阻层。
一种驱动示例性可变电阻半导体器件的方法可以包括以下步骤：在基底衬底上形成柱状栅电极；形成位线以包围柱状栅电极；在位线的外部形成可变电阻层；以及基于施加至柱状栅电极的电压，将流经位线的电流路径改变成流经可变电阻层的电流路径。
在以下标题为“具体实施方式”的部分描述这些和其它的特点、方面以及实施。
附图说明
从以下结合附图的详细描述中将更加清楚地理解本公开的主题的以上和其它的方面、特征和优点，其中：
图1是说明一种示例性可变电阻存储器件的电路图；
图2是说明一种示例性3D可变电阻存储器件的电路图；
图3A和图3B是说明一种示例性可变电阻存储器件的平面图；
图4A至图7B是一种制造示例性可变电阻存储器件的方法的截面图；
图8和图9是说明一种示例性可变电阻存储器件的示图；以及
图10和图11是说明一种示例性可变电阻存储器件的示图。
具体实施方式
在下文中，将参照附图更详细地描述示例性实施。
本文参照截面图描述示例性实施，截面图是示例性实施（以及中间结构）的示意性图示。照此，可以预料到图示的形状变化是缘于例如制造技术和/或公差。因而，示例性实施例不应被解释为局限于本文所说明的区域的特定形状、而是可以包括例如来自于制造的形状差异。在本公开中，附图标记直接对应于本发明的各种附图和实施例中的相同编号的部分。在附图中相同的附图标记表示相同的元件。应当容易理解的是：本公开中的“在…上”和“在…之上”的含义应当采用最广义的方式来解释，使得“在…上”不仅意为“直接在某物上”、还意为在具有中间特征或中间层的情况下的“在某物上”，并且“在…之上”不仅意为在直接在顶部上、还意为在具有中间特征或中间层的情况下在某物的顶部上。
参见图1，可变电阻存储器件10包括：多个字线WL1至WL4、位线BL、结晶体管20、以及可变电阻器30。多个字线WL1至WL4和位线BL被布置成彼此交叉。结晶体管20是开关器件，并且结晶体管20与多个字线WL1至WL4和位线BL的每个交叉处连接。可变电阻器30可以与结晶体管20并联连接。即，可变电阻器30可以连接在结晶体管20的源极和漏极之间。如所周知，结晶体管20经由从栅电极施加至PN结的反相偏置电压，通过扩展耗尽层来执行开关操作，所述耗尽层由形成在通过载流子的沟道区附近的PN结产生。
多个位线BL可以被提供在分割为单位单元区的空间中，并且多个位线可以采用如图2中所示层叠的方式来布置。
如图3A和图3B中所示，在包括结晶体管的示例性可变电阻存储器件中，位线110被形成为包围栅电极120。可变电阻层130可以形成在位线110的边缘。
栅电极120可以具有在与基底层（未示出）的表面大体垂直的方向延伸的柱状结构。栅电极120可以包括第一导电型半导体层，例如P掺杂的半导体层。位线110可以形成在栅电极120的侧面上，并且可以包括第二导电型半导体层，例如，N掺杂的半导体层，以形成具有栅电极120的PN结。在示例性实施中，栅电极120可以由P型多晶硅层形成，并且位线110可以由N型多晶硅层形成。
耗尽层125可以形成在栅电极120和位线110之间的界面处。耗尽层125的尺寸（面积）可以根据栅电极120的施加电压来改变。如所周知，耗尽层125可以干扰电流，并且当将反相的偏置电压施加至栅电极120时耗尽层的面积可以扩展。这里，字线WL1、WL2、WL3以及WL4可以与栅电极120连接，并且可以与位线大体垂直。另外，出于清晰起见，在图3B中省略了字线WL1、WL2、WL3以及WL4的说明。
即，如图3B中所示，反相的偏置电压（-V）被施加到选中的栅电极120，并且其它的栅电极120被浮置。预定的电流例如写入电流I经由位线110来施加。
基于将反相偏置电压施加至选中的栅电极120，在选中的栅电极120周围的耗尽层125的面积扩展。因此，流经位线110的写入电流I被耗尽层120阻挡，而旁路至被形成为与位线110接触的可变电阻层130。即，写入电流I的路径P改变。
由于写入电流I被施加至与选中的栅电极120相对应的可变电阻层130，所以可变电阻层130的电阻通过写入电流I来改变。因而，将“0”或“1”数据写入可变电阻层130中。
将参照图4A至图7B来详细地描述一种示例性可变电阻存储器件的制造方法。这里，图4A、5A、6A以及7A是沿着与示例性可变电阻存储器件的字线平行的方向截取的截面图，并且图4B、5B、6B以及7B是沿着与示例性可变电阻存储器件的位线平行的方向截取的截面图。
首先，多个位线层110a、110b、110c以及110d与插入在多个位线层110之间的绝缘层115被顺序层叠在基底层100上。换言之，多个位线层110a、110b、110c、以及110d和绝缘层115被交替地层叠在基底层100上。这里，基底层100可以是形成在半导体衬底（未示出）上的绝缘层。
参见图5A和图5B，将多个位线110a、110b、110c、以及110d和绝缘层115的预定的部分图案化，以形成用于栅电极（未示出）的通孔。随后，例如，可以在通孔中形成P型多晶硅层以形成栅电极120。P型多晶硅层可以通过已知的沉积工艺和已知的平坦化工艺来形成。
参见图6A和图6B，为了限定单位存储器单元区域，将多个位线110a、110b、110c、以及110d（在下文中，被称作为多个位线）和绝缘层115的预定部分图案化，以形成第一孔H1。当从与字线平行的方向观察时，第一孔H1可以处于栅电极120的两侧上（见图6A）。接着，将经由第一孔H1暴露出的多个位线110a、110b、110c以及110d凹陷预定的厚度以形成第二孔H2。可以利用已知的刻蚀工艺来执行凹陷工艺。
参见图7A和图7B，将可变电阻层130选择性地掩埋在第二孔H2中。可变电阻层130可以由例如如下形成：PCMO（Pr1-xCaxMnO3）层（用于ReRAM的材料）、硫族化物层（用于PCRAM的材料）、磁性层（用于MRAM的材料）、反磁化器件层（用于自旋转移力矩磁阻RAM（STTMRAM）的材料），或者聚合物层（用于聚合物RAM（PoRAM）的材料）。接着，在第一孔H1中形成层间绝缘层135以实现分成单位单元的单元划分。接着，将字线140形成为与栅电极120电连接。
在示例性实施中，在形成具有柱状结构的栅电极120之后，将位线110a、110b、110c以及110d形成为包围栅电极120。此时，可以在栅电极120和位线110a、110b、110c以及110d之间形成耗尽层125。通过将充足的反相偏置电压施加至栅电极120，耗尽层125被夹断。因此，写入电流I或读取电流的路径P被旁路至可变电阻层130，并且执行存储操作。
如图8和图9中所示，栅电极1200可以由金属柱体形成，并且硅化层1210可以形成在金属栅电极1200和每个位线110a、110b、110c以及110d之间的结界面处，以在硅化层1210和每个位线110a、110b、110c以及110d之间产生耗尽层。
通过在图5A和图5B的工艺中通孔中的难熔金属层（而不是P型多晶硅层），并且通过将由难熔金属层形成的栅电极1200与作为位线110a、110b、110c以及110d的材料的N型多晶硅层反应（例如，热处理）来形成具有预定厚度的硅化层1210，可以获得上述结构。
另外，在示例性实施中，如图10和图11中所示，栅电极1200可以由导电材料，例如金属柱体来形成。可以将P型杂质层1240插入在栅电极1200和包括N型多晶硅层的每个位线110a、110b、110c以及110d之间。这里，P型杂质层1240可以是形成在每个位线110a、110b、110c以及110d中的杂质层。
上述结构包括沟道区1250，所述沟道区1250经由将比阈值电压更大的偏置电压施加到栅电极1200，通过扩展P型杂质层1240，来与可变电阻层130接触。
沟道区1250通过阻断路径来将流经位线110的电流路径旁路至可变电阻层130。
因此，可以实现可变电阻层130的存储操作。
栅绝缘层1230可以被插入在栅电极1200和P型杂质层1240之间。在形成栅电极1200之前，P型杂质层1240可以通过例如倾斜离子注入工艺而形成在经由通孔的侧壁暴露出的位线110a、110b、110c以及110d中。
如上所述，存储操作也可以经由沟道区的扩展通过将电流路径设置旁路来实现。
以上示例性实施是说明性的，而不是限制性的。各种替换和等同形式是可以的。本发明不限于本文描述的示例性实施。本发明也不限于任何特定类型的半导体器件。考虑到本公开的内容，其他增加、删减或修改是明显的，并且意在落入所附权利要求的范围内。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种可变电阻存储器件，包括：
基底层；
柱状栅电极，所述柱状栅电极形成在所述基底层上，并且与所述基底层的表面大体垂直地延伸；
电流传输层，所述电流传输层被形成为包围所述柱状栅电极；
可变电阻层，所述可变电阻层形成在所述电流传输层的外部；以及阻挡层，所述阻挡层被配置成：
基于施加至所述柱状栅电极的电压来阻断流经所述电流传输层的电流路径，以及
将流经所述电流传输层的电流转向所述可变电阻层。
技术方案2.如技术方案1所述的可变电阻存储器件，其中，所述柱状栅电极由第一导电型半导体层形成，并且所述电流传输层由第二导电型半导体层形成。
技术方案3.如技术方案2所述的可变电阻存储器件，其中，当反相的偏置电压被施加至所述柱状栅电极时，所述阻挡层是在所述电流传输层中产生的耗尽层。
技术方案4.如技术方案1所述的可变电阻存储器件，其中，所述柱状栅电极由难熔金属层形成，并且所述电流传输层由具有导电型的半导体层形成。
技术方案5.如技术方案4所述的可变电阻存储器件，还包括：
硅化层，所述硅化层插入在所述柱状栅电极和所述电流传输层之间。
技术方案6.如技术方案1所述的可变电阻存储器件，其中，所述柱状栅电极由导电材料形成，并且所述电流传输层由预定导电型的半导体层形成。
技术方案7.如技术方案6所述的可变电阻存储器件，还包括：
结层，所述结层插入在所述柱状栅电极和所述电流传输层之间；以及
栅绝缘层，所述栅绝缘层插入在所述柱状栅电极和所述结层之间。
技术方案8.如技术方案7所述的可变电阻存储器件，其中，所述结层被形成为具有与所述电流传输层的导电型相反的导电型，以及
所述结区基于施加至所述柱状栅电极的电压来形成用作所述阻挡层的沟道。
技术方案9.如技术方案1所述的可变电阻存储器件，其中，所述基底层包括绝缘材料。
技术方案10.一种可变电阻存储器件，包括：
基底层；
柱状栅电极，所述柱状栅电极形成在所述基底层上，并且与所述基底层的表面大体垂直地延伸；
多个位线，所述多个位线与多个绝缘层交替地层叠在所述柱状栅电极周围；
多个可变电阻层，所述多个可变电阻层形成在所述多个位线的外部；以及
多个阻挡层，所述多个阻挡层被配置成：
基于施加至所述柱状栅电极的电压来阻断流经所述多个位线的电流路径，以及将流经所述多个位线的电流转向所述多个可变电阻层。
技术方案11.如技术方案10所述的可变电阻存储器件，其中，所述柱状栅电极由第一导电型半导体层形成，并且所述多个位线由第二导电型半导体层形成。
技术方案12.如技术方案11所述的可变电阻存储器件，其中，当反相的偏置电压被施加至所述柱状栅电极时，所述多个阻挡层是形成在所述多个位线中的耗尽层。
技术方案13.如技术方案10所述的可变电阻存储器件，其中，所述柱状栅电极由难熔金属层形成，并且所述多个位线由具有导电型的半导体层形成。
技术方案14.如技术方案13所述的可变电阻存储器件，还包括：
多个硅化物层，所述多个硅化物层插入在所述柱状栅电极和所述多个位线之间。
技术方案15.如技术方案10所述的可变电阻存储器件，其中，所述柱状栅电极由导电材料形成，并且所述多个位线由预定导电型的半导体层形成。
技术方案16.如技术方案15所述的可变电阻存储器件，还包括：
多个结层，所述多个结层插入在所述柱状栅电极和所述多个位线之间；以及
栅绝缘层，所述栅绝缘层插入在所述柱状栅电极和每个所述结层之间。
技术方案17.如技术方案16所述的可变电阻存储器件，其中，所述多个结层被形成为具有与所述多个位线的导电型相反的导电型，以及
所述多个结层基于施加至所述柱状栅电极的电压来形成用作阻挡层的沟道。
技术方案18.如技术方案10所述的可变电阻存储器件，其中，所述基底层包括绝缘材料。
技术方案19.一种驱动可变电阻存储器件的方法，所述方法包括以下步骤：
在基底衬底上形成柱状栅电极；
形成位线以包围所述柱状栅电极；
在所述位线的外部形成可变电阻层；以及
基于施加到所述柱状栅电极的电压，将流经所述位线的电流路径改变成流经所述可变电阻层。
技术方案20.如技术方案19所述的方法，还包括以下步骤：
基于施加至所述柱状栅电极的电压，在所述柱状栅电极周围形成电流阻挡层；
利用所述电流阻挡层来阻挡流经所述位线的电流，以及
利用所述阻挡层将流经所述位线的电流转向所述可变电阻层。

Claims (10)

1.一种可变电阻存储器件，包括：
基底层；
柱状栅电极，所述柱状栅电极形成在所述基底层上，并且与所述基底层的表面大体垂直地延伸；
电流传输层，所述电流传输层被形成为包围所述柱状栅电极；
可变电阻层，所述可变电阻层形成在所述电流传输层的外部；以及
阻挡层，所述阻挡层被配置成：
基于施加至所述柱状栅电极的电压来阻断流经所述电流传输层的电流路径，以及
将流经所述电流传输层的电流转向所述可变电阻层。
2.如权利要求1所述的可变电阻存储器件，其中，所述柱状栅电极由第一导电型半导体层形成，并且所述电流传输层由第二导电型半导体层形成。
3.如权利要求2所述的可变电阻存储器件，其中，当反相的偏置电压被施加至所述柱状栅电极时，所述阻挡层是在所述电流传输层中产生的耗尽层。
4.如权利要求1所述的可变电阻存储器件，其中，所述柱状栅电极由难熔金属层形成，并且所述电流传输层由具有导电型的半导体层形成。
5.如权利要求4所述的可变电阻存储器件，还包括：
硅化层，所述硅化层插入在所述柱状栅电极和所述电流传输层之间。
6.如权利要求1所述的可变电阻存储器件，其中，所述柱状栅电极由导电材料形成，并且所述电流传输层由预定导电型的半导体层形成。
7.如权利要求6所述的可变电阻存储器件，还包括：
结层，所述结层插入在所述柱状栅电极和所述电流传输层之间；以及
栅绝缘层，所述栅绝缘层插入在所述柱状栅电极和所述结层之间。
8.如权利要求7所述的可变电阻存储器件，其中，所述结层被形成为具有与所述电流传输层的导电型相反的导电型，以及
所述结区基于施加至所述柱状栅电极的电压来形成用作所述阻挡层的沟道。
9.如权利要求1所述的可变电阻存储器件，其中，所述基底层包括绝缘材料。
10.一种可变电阻存储器件，包括：
基底层；
柱状栅电极，所述柱状栅电极形成在所述基底层上，并且与所述基底层的表面大体垂直地延伸；
多个位线，所述多个位线与多个绝缘层交替地层叠在所述柱状栅电极周围；
多个可变电阻层，所述多个可变电阻层形成在所述多个位线的外部；以及
多个阻挡层，所述多个阻挡层被配置成：
基于施加至所述柱状栅电极的电压来阻断流经所述多个位线的电流路径，以及将流经所述多个位线的电流转向所述多个可变电阻层。
CN201310473523.3A 2013-03-15 2013-10-11 可变电阻存储器件及其驱动方法 Active CN104051465B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0027872 2013-03-15
KR1020130027872A KR20140113024A (ko) 2013-03-15 2013-03-15 저항 변화 메모리 장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
CN104051465A true CN104051465A (zh) 2014-09-17
CN104051465B CN104051465B (zh) 2018-11-02

Family

ID=51504102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310473523.3A Active CN104051465B (zh) 2013-03-15 2013-10-11 可变电阻存储器件及其驱动方法

Country Status (4)

Country Link
US (1) US9666642B2 (zh)
KR (1) KR20140113024A (zh)
CN (1) CN104051465B (zh)
TW (1) TWI597833B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110649062A (zh) * 2018-06-26 2020-01-03 爱思开海力士有限公司 三维层叠式半导体存储器件

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418985B2 (en) * 2013-07-16 2016-08-16 Qualcomm Incorporated Complete system-on-chip (SOC) using monolithic three dimensional (3D) integrated circuit (IC) (3DIC) technology
US9472281B1 (en) * 2015-06-30 2016-10-18 HGST Netherlands B.V. Non-volatile memory with adjustable cell bit shape
US9825100B2 (en) * 2015-08-31 2017-11-21 Toshiba Memory Corporation Nonvolatile semiconductor memory device
JP6656104B2 (ja) * 2016-07-15 2020-03-04 キオクシア株式会社 半導体記憶装置
WO2018220491A1 (ja) 2017-06-02 2018-12-06 株式会社半導体エネルギー研究所 半導体装置、電子部品及び電子機器
JP7195068B2 (ja) 2017-06-26 2022-12-23 株式会社半導体エネルギー研究所 半導体装置、電子機器
WO2019003042A1 (ja) 2017-06-27 2019-01-03 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7234110B2 (ja) 2017-07-06 2023-03-07 株式会社半導体エネルギー研究所 メモリセル及び半導体装置
US10665604B2 (en) 2017-07-21 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, memory device, and electronic device
US10777566B2 (en) 2017-11-10 2020-09-15 Macronix International Co., Ltd. 3D array arranged for memory and in-memory sum-of-products operations
US10957392B2 (en) 2018-01-17 2021-03-23 Macronix International Co., Ltd. 2D and 3D sum-of-products array for neuromorphic computing system
US10719296B2 (en) 2018-01-17 2020-07-21 Macronix International Co., Ltd. Sum-of-products accelerator array
US10242737B1 (en) 2018-02-13 2019-03-26 Macronix International Co., Ltd. Device structure for neuromorphic computing system
US10635398B2 (en) 2018-03-15 2020-04-28 Macronix International Co., Ltd. Voltage sensing type of matrix multiplication method for neuromorphic computing system
JP2019165114A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 抵抗変化型記憶装置
US11138497B2 (en) 2018-07-17 2021-10-05 Macronix International Co., Ltd In-memory computing devices for neural networks
US10664746B2 (en) 2018-07-17 2020-05-26 Macronix International Co., Ltd. Neural network system
US11636325B2 (en) 2018-10-24 2023-04-25 Macronix International Co., Ltd. In-memory data pooling for machine learning
US11562229B2 (en) 2018-11-30 2023-01-24 Macronix International Co., Ltd. Convolution accelerator using in-memory computation
US10672469B1 (en) 2018-11-30 2020-06-02 Macronix International Co., Ltd. In-memory convolution for machine learning
US11934480B2 (en) 2018-12-18 2024-03-19 Macronix International Co., Ltd. NAND block architecture for in-memory multiply-and-accumulate operations
KR102674883B1 (ko) * 2018-12-21 2024-06-14 에스케이하이닉스 주식회사 적층된 셀 트랜지스터들을 포함하는 비휘발성 메모리 소자 및 상기 비휘발성 메모리 소자의 동작 방법
JP6829733B2 (ja) 2019-01-16 2021-02-10 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型ランダムアクセスメモリ
US11119674B2 (en) 2019-02-19 2021-09-14 Macronix International Co., Ltd. Memory devices and methods for operating the same
US10783963B1 (en) 2019-03-08 2020-09-22 Macronix International Co., Ltd. In-memory computation device with inter-page and intra-page data circuits
US11132176B2 (en) 2019-03-20 2021-09-28 Macronix International Co., Ltd. Non-volatile computing method in flash memory
US10910393B2 (en) 2019-04-25 2021-02-02 Macronix International Co., Ltd. 3D NOR memory having vertical source and drain structures
KR20210029870A (ko) 2019-09-06 2021-03-17 삼성전자주식회사 정보 저장 구조물을 포함하는 반도체 소자
KR20210107304A (ko) 2020-02-24 2021-09-01 삼성전자주식회사 수직형 가변 저항 메모리 장치 및 수직형 가변 저항 메모리 장치의 동작 방법
US11737274B2 (en) 2021-02-08 2023-08-22 Macronix International Co., Ltd. Curved channel 3D memory device
US11916011B2 (en) 2021-04-14 2024-02-27 Macronix International Co., Ltd. 3D virtual ground memory and manufacturing methods for same
US11710519B2 (en) 2021-07-06 2023-07-25 Macronix International Co., Ltd. High density memory with reference memory using grouped cells and corresponding operations

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604158A (en) * 1993-03-31 1997-02-18 Intel Corporation Integrated tungsten/tungsten silicide plug process
US20100182828A1 (en) * 2009-01-19 2010-07-22 Hitachi, Ltd. Semiconductor storage device
CN101872788A (zh) * 2009-04-27 2010-10-27 旺宏电子股份有限公司 集成电路3d存储器阵列及其制造方法
CN102859690A (zh) * 2010-02-23 2013-01-02 松下电器产业株式会社 非易失性存储装置的制造方法、非易失性存储元件、及非易失性存储装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008160004A (ja) * 2006-12-26 2008-07-10 Toshiba Corp 半導体記憶装置及びその製造方法
JP5091491B2 (ja) * 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
KR100908819B1 (ko) * 2007-11-02 2009-07-21 주식회사 하이닉스반도체 수직채널트랜지스터를 구비한 반도체소자 및 그 제조 방법
KR20090055874A (ko) * 2007-11-29 2009-06-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP2009135328A (ja) * 2007-11-30 2009-06-18 Toshiba Corp 不揮発性半導体記憶装置
KR101539697B1 (ko) * 2008-06-11 2015-07-27 삼성전자주식회사 수직형 필라를 활성영역으로 사용하는 3차원 메모리 장치,그 제조 방법 및 그 동작 방법
KR20100001260A (ko) * 2008-06-26 2010-01-06 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR101028993B1 (ko) 2009-06-30 2011-04-12 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
JP5388814B2 (ja) * 2009-11-24 2014-01-15 株式会社東芝 半導体記憶装置
KR20110090056A (ko) * 2010-02-02 2011-08-10 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR101623546B1 (ko) * 2010-05-28 2016-05-23 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US8289763B2 (en) * 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
KR20120030193A (ko) * 2010-09-17 2012-03-28 삼성전자주식회사 3차원 반도체 장치의 제조 방법
KR20130046700A (ko) * 2011-10-28 2013-05-08 삼성전자주식회사 3차원적으로 배열된 메모리 요소들을 구비하는 반도체 장치
KR101996020B1 (ko) * 2012-02-08 2019-07-04 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 쓰기 방법
KR101942274B1 (ko) * 2012-02-13 2019-01-28 삼성전자주식회사 저항성 메모리 장치
KR20130112219A (ko) 2012-04-03 2013-10-14 에스케이하이닉스 주식회사 적층형 메모리 장치
KR20140127577A (ko) * 2013-04-25 2014-11-04 에스케이하이닉스 주식회사 3차원 저항 가변 메모리 장치 및 그 제조방법
KR102061694B1 (ko) * 2013-10-14 2020-01-02 삼성전자주식회사 3차원 크로스 포인트 어레이를 갖는 반도체 메모리 소자
US9331088B2 (en) * 2014-03-25 2016-05-03 Sandisk 3D Llc Transistor device with gate bottom isolation and method of making thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604158A (en) * 1993-03-31 1997-02-18 Intel Corporation Integrated tungsten/tungsten silicide plug process
US20100182828A1 (en) * 2009-01-19 2010-07-22 Hitachi, Ltd. Semiconductor storage device
CN101872788A (zh) * 2009-04-27 2010-10-27 旺宏电子股份有限公司 集成电路3d存储器阵列及其制造方法
CN102859690A (zh) * 2010-02-23 2013-01-02 松下电器产业株式会社 非易失性存储装置的制造方法、非易失性存储元件、及非易失性存储装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110649062A (zh) * 2018-06-26 2020-01-03 爱思开海力士有限公司 三维层叠式半导体存储器件
CN110649062B (zh) * 2018-06-26 2024-02-20 爱思开海力士有限公司 三维层叠式半导体存储器件

Also Published As

Publication number Publication date
US20140268996A1 (en) 2014-09-18
TWI597833B (zh) 2017-09-01
TW201436192A (zh) 2014-09-16
US9666642B2 (en) 2017-05-30
KR20140113024A (ko) 2014-09-24
CN104051465B (zh) 2018-11-02

Similar Documents

Publication Publication Date Title
CN104051465A (zh) 可变电阻存储器件及其驱动方法
US8169819B2 (en) Semiconductor storage device
CN103733339B (zh) 存储器单元结构
US8482057B2 (en) Circuit and method for a three dimensional non-volatile memory
US9337239B2 (en) Electronic device having flash memory array formed in at different level than variable resistance memory cells
US8254160B2 (en) Semiconductor memory device
TWI565045B (zh) 多位元鐵電性記憶體裝置及其製造方法
CN104978991B (zh) 半导体存储器器件以及磁存储器器件
US9496017B2 (en) Memory cell with schottky diode
CN103633108A (zh) 三维层叠存储器件
WO2014137652A2 (en) Vertical bit line tft decoder for high voltage operation
US20110249485A1 (en) Resistance-change memory
KR20120085603A (ko) 3차원 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법
US11348928B1 (en) Thin film transistor random access memory
US11770923B2 (en) Thin film transistor random access memory
CN104103754A (zh) 三维可变电阻存储器件及其制造方法
US20220399400A1 (en) Nonvolatile semiconductor memory device
JP2015153974A (ja) 半導体記憶装置
JP2006332671A (ja) 相変化記憶素子及びその製造方法
TWI802431B (zh) 記憶體結構
US11785756B2 (en) Thin film transistor random access memory
US9520447B2 (en) Memory cells having a common gate terminal
JP2024044191A (ja) 不揮発性半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant