CN104050993A - 工作周期补偿器与时钟补偿方法 - Google Patents
工作周期补偿器与时钟补偿方法 Download PDFInfo
- Publication number
- CN104050993A CN104050993A CN201310472880.8A CN201310472880A CN104050993A CN 104050993 A CN104050993 A CN 104050993A CN 201310472880 A CN201310472880 A CN 201310472880A CN 104050993 A CN104050993 A CN 104050993A
- Authority
- CN
- China
- Prior art keywords
- work period
- duty cycle
- clock signal
- correction amount
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
本发明的一个方面是提供了一种时钟补偿方法,用来补偿系统时钟信号的系统工作周期。在一实施例中,该时钟补偿方法包含下列步骤:通过延迟锁定回路锁定系统工作周期的工作周期中央点;检测系统时钟信号的当前系统工作周期;计算工作周期校正量,其中工作周期校正量为当前系统工作周期与目标工作周期之间的间距;以及根据工作周期校正量超出临界量与否改变输入参考时钟信号的极性。本发明还公开了一种工作周期补偿器。
Description
技术领域
本发明涉及一种集成电路,尤其涉及一种工作周期补偿器与其方法。
背景技术
近年来随着工艺过程进步,各种在集成电路上的环境退化的问题逐渐受到重视。举例而言,负偏压温度不稳定性(Negative bias temperature instability,NBTI)退化导致了P型金属氧化物半导体场效晶体管(metal oxide semiconductorfield-effect transistor,MOSFET)的临界电压产生变异,且此变异对集成电路的稳定性与运行效能造成影响。例如,若NBTI退化发生在动态随机存取存储器(dynamic random accessmemory,DRAM)中的时钟产生电路,则自此时钟产生电路产生的时钟信号的工作周期可能会偏移。甚至,在某些情况下,NBTI退化可能会使DRAM运行失效。
请参照图1,图1为NBTI退化对系统时钟信号的影响的示意图。在一开始(即时间0的坐标轴),原始的等效系统操作工作周期范围(effective in-system operational duty cyclerange,EISODCR)100,标记为EISODCR0,其中EISODCR0=DC0±DCR,DC0为系统时钟信号的内部工作周期中央点,且±DCR为系统时钟信号的工作周期范围。
受到NBTI退化的影响后,在时间X时对应的等效系统操作工作周期范围120,标记为EISODCRX,其中EISODCRX=DC0±DCR±DCDX,DCDX为NBTI退化所造成的偏移时间。换句话说,NBTI退化使内部工作周期等效地偏移了DCDX的时间长度,此段偏移可能会造成某些潜在的时序问题。
因而,迄今为止,熟悉此领域者无不穷其努力找寻其解决之道,以改善上述的问题症结。
发明内容
为了解决上述的问题,本发明公开的内容提供了一种工作周期补偿器以补偿各种环境退化造成的影响。工作周期补偿器包含输入缓冲器、输出缓冲器、延迟锁定回路、工作周期控制模块以及双模极性控制单元。输入缓冲器用来产生输入参考时钟信号。输出缓冲器用来产生系统时钟信号。延迟锁定回路电性连接在输入缓冲器与输出缓冲器之间,且延迟锁定回路用来锁定系统时钟信号的系统工作周期的工作周期中央点。工作周期控制模块包含工作周期检测单元与工作周期补偿单元。工作周期检测单元用来检测系统时钟信号的当前系统工作周期。工作周期补偿单元用来根据当前系统工作周期与目标工作周期的间距计算工作周期校正量,且工作周期补偿单元根据工作周期校正量超出临界量与否产生补偿信号。双模极性控制单元用来根据补偿信号改变输入缓冲器上的输入参考时钟信号的极性。
根据本发明的一实施例,其中前述的延迟锁定回路包含工作周期校正器。工作周期校正器用来校正自工作周期检测单元检测到的工作周期错误。
根据本发明的一实施例,其中前述的双模极性控制单元在工作周期校正量保持在临界量以内时切换输入参考时钟信号的极性。
根据本发明的一实施例,其中在工作周期校正量超过临界量时,且在当前系统工作周期大于目标工作周期的情况下,前述的双模极性控制单元改变输入参考时钟信号的极性至第一电压电平。
根据本发明的一实施例,其中在工作周期校正量超过临界量时,且在当前系统工作周期小于目标工作周期的情况下,前述的双模极性控制单元改变输入参考时钟信号的极性至第二电压电平。
根据本发明的一实施例,其中前述的目标工作周期大约为50%,且临界量大约为5%。
本发明的另一个方面是提供一种用于补偿系统时钟信号的系统工作周期的方法,且此方法包含下列步骤:通过延迟锁定回路锁定系统工作周期的工作周期中央点;检测系统时钟信号的当前系统工作周期;计算工作周期校正量,其中工作周期校正量为当前系统工作周期与目标工作周期之间的间距;以及根据工作周期校正量超出临界量与否改变输入参考时钟信号的极性。
根据本发明的一实施例,前述的根据工作周期校正量超出临界量与否改变输入参考时钟信号的极性的步骤还包含在工作周期校正量保持在临界量内的情况下,切换输入参考时钟信号的极性。
根据本发明的一实施例,前述的根据工作周期校正量超出临界量与否改变输入参考时钟信号的极性的步骤还包含在工作周期校正量超过临界量以及当前系统工作周期大于目标工作周期的情况下,改变输入参考时钟信号的极性至第一电压电平。
根据本发明的一实施例,前述的根据工作周期校正量超出临界量与否改变输入参考时钟信号的极性的步骤还包含在工作周期校正量超过临界量以及当前系统工作周期小于该目标工作周期的情况下,改变输入参考时钟信号的极性至第二电压电平。
以下将以实施方式对上述的说明作详细的描述,并对本发明的技术方案提供更进一步的解释。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂,附图说明如下:
图1为NBTI退化对系统时钟信号的影响的示意图;
图2为依照本发明的一实施例的一种工作周期补偿器的示意图;
图3为依照本发明的一实施例的多级串联的逻辑门的示意图;以及
图4为根据本发明的一实施例的方法流程图。
具体实施方式
下文为实施例配合附图所作的详细说明,但所提供的实施例并非用来限制本发明所涵盖的范围,而结构操作的描述并非用来限制其执行的顺序,任何由元件重新组合的结构,所产生具有均等功效的装置,皆为本发明所涵盖的范围。此外,附图仅以说明为目的,并未依照原尺寸作图。为便于理解,下述说明中相同元件将以相同的符号标示来说明。
关于本文中所使用的“第一”、“第二”、…等,并非特别指称次序或顺位的意思,亦非用来限定本发明,其仅仅是为了区别以相同技术用语描述的元件或操作而已。
关于本文中所使用的“约”、“大约”或“大致”一般通常是指数值的误差或范围在百分之二十以内,较好地是在百分之十以内,而更佳地则是在百分之五以内。文中若无明确说明,其所提及的数值皆视作为近似值,例如“约”、“大约”或“大致”所表示的误差或范围,或其他近似值。
另外,关于本文中所使用的“耦接”或“连接”,均可指两个或多个元件相互直接作实体或电性接触,或是相互间接作实体或电性接触,亦可指两个或多个元件相互操作或动作。
环境退化可能会使集成电路产生可靠度的问题。例如,前述的NBTI退化、正偏压温度不稳定性(positive biastemperature instability,PBTI)、频道引发二次电子(channelinitiated secondary electron,CHISEL)以及栅极引发的漏极漏电流(gate induced drain leakage,GIDL)等等皆为各种可能会影响集成电路的效能参数的环境退化问题。为了较为简洁的示例,以下各实施例仅以NBTI退化为例,但本发明并不以此为限。
请参照图2,图2为依照本发明的一实施例的一种工作周期补偿器的示意图。工作周期补偿器200包含输入缓冲器210、输出缓冲器220、延迟锁定回路230、工作周期控制模块240以及双模极性控制单元250。输入缓冲器210用来产生输入参考时钟信号,其中此输入参考时钟信号具有双模极性,譬如为逻辑1与逻辑0。输出缓冲器220用来产生系统时钟信号。延迟锁定回路230电性连接在输入缓冲器210与输出缓冲器220之间,且延迟锁定回路230用来锁定系统时钟信号的系统工作周期的工作周期中央点。工作周期控制模块240电性连接至输出缓冲器220,且工作周期控制模块240包含工作周期检测单元242以及工作周期补偿单元244。工作周期检测单元242用来检测系统时钟信号的当前系统工作周期。工作周期补偿单元244用来根据当前系统工作周期与目标工作周期的间距计算工作周期校正量,且工作周期补偿单元244根据工作周期校正量超出临界量与否产生补偿信号。举例而言,假设目标工作周期设置为50%,临界量设置为5%,且自工作周期检测单元242检测的当前工作周期为60%。根据当前工作周期,工作周期补偿单元244计算出工作周期校正量为10%,并产生对应的补偿信号,例如为逻辑1。相反地,若假设工作周期检测单元242检测的当前工作周期为53%,根据当前工作周期,工作周期补偿单元244计算出工作周期补偿量为3%,且此时工作周期补偿量小于前述的临界量,故产生对应的补偿信号,如逻辑0。而双模极性控制单元250用来根据补偿信号改变输入缓冲器210上的输入参考时钟信号的极性。
再者,前述的延迟锁定回路230可进一步地还包含工作周期校正器232。工作周期校正器232用来校正工作周期检测单元242检测到的工作周期错误。举例来说,工作周期错误可为工艺过程变异造成的时钟信号失真等等。
在一实施例中,双模极性控制单元250在该工作周期校正量超过临界量以及在当前系统工作周期大于该目标工作周期的情况下,改变输入参考时钟信号的极性至第一电压电平。举例而言,假设目标工作周期设置为50%,临界量设置为5%,且工作周期检测单元242检测的当前工作周期为60%。根据当前工作周期,工作周期补偿单元244计算出工作周期校正量为10%,且此时工作周期补偿量大于前述的临界量,故工作周期补偿单元244产生对应的补偿信号逻辑1。再者,当系统的电路为偶数级串联的逻辑门电路时,可将第一电压电平设置为高电压电平(譬如设置为逻辑1)来校正系统工作周期。或者,当系统的电路为奇数级串联的逻辑门时,可将第一电压电平设置为低电压电平(譬如设置为逻辑0)来校正系统工作周期。
请参照图3,图3为依照前述实施例的多级串联的逻辑门的示意图。偶数级串联的逻辑门电路300包含四个串联的反相器301~304。如先前所述,NBTI退化(或任一等效的环境退化)会造成P型MOSFET的临界电压产生变异。输入逻辑1的信号至反相器301会让反相器302与反相器304的输入信号为逻辑0,然而在NBTI退化的影响下,使得反相器302与反相器304的P型MOSFET的临界电压上升。因此,反相器302与反相器304的拉升能力减弱,导致了偶数级串联的逻辑门电路300的输出具有较长的上升时间,亦即导致偶数级串联的逻辑门电路300的输出工作周期缩短了。因此,在本实施例中,在系统的电路为偶数级串联的逻辑门时,第一高电压电平可设置为高电压电平以补偿NBTI退化的影响。
另一方面,如图3所示,奇数级串联的逻辑门320包含了三个串联的反相器321~323。输入逻辑0的信号至反相器321会让反相器323的输入信号为逻辑0,然而在NBTI退化的影响下,使得反相器323的P型MOSFET的临界电压上升。因此,反相器323的拉升能力减弱,导致了奇数级串联的逻辑门电路320的输出具有较长的上升时间,亦即导致奇数级串联的逻辑门电路320的输出工作周期缩短了。因此,在本实施例中,在系统的电路为奇数级串联的逻辑门时,第一高电压电平可设置为低电压电平以补偿NBTI退化的影响。
在本发明另一实施例中,双模极性控制单元250在该工作周期校正量超过临界量以及在当前系统工作周期小于目标工作周期的情况下,改变输入参考时钟信号的极性至第二电压电平。举例而言,假设目标工作周期设置为50%,临界量设置为5%,且自工作周期检测单元242检测的当前工作周期为40%。根据当前工作周期,工作周期补偿单元244计算出工作周期校正量为10%,且此时工作周期补偿量小于前述的临界量,故工作周期补偿单元244产生对应的补偿信号逻辑0。再者,当系统的电路为偶数级串联的逻辑门电路时,可将第二电压电平设置为低电压电平(亦即设置为逻辑0)来校正系统工作周期。或者,当系统的电路为奇数级串联的逻辑门时,可将第二电压电平设置为高电压电平(亦即设置为逻辑1)来校正系统工作周期。
利用同样的方式来做说明,举例而言,输入逻辑0的信号至反相器301会让反相器301与反相器303的输入信号为逻辑0,然而在NBTI退化的影响下,使得反相器301与反相器303的P型MOSFET的临界电压上升。因此,反相器301与反相器303的拉升能力减弱,导致了偶数级串联的逻辑门电路300的输出具有较长的下降时间,亦即导致偶数级串联的逻辑门电路300的输出工作周期增加了。因此,在本实施例中,在系统的电路为偶数级串联的逻辑门时,第二高电压电平可设置为低电压电平以补偿NBTI退化的影响。
同样地,输入逻辑1的信号至反相器321会让反相器322的输入信号为逻辑0,然而在NBTI退化的影响下,使得反相器322的P型MOSFET的临界电压上升。因此,反相器322的拉升能力下降,导致了奇数级串联的逻辑门电路320的输出具有较长的下降时间,亦即导致偶数级串联的逻辑门电路320的输出工作周期增加了。因此,在本实施例中,在系统的电路为奇数级串联的逻辑门时,第二高电压电平可设置为高电压电平以补偿NBTI退化的影响。
在本发明另一实施例中,双模极性控制单元250在工作周期校正量保持在临界量以内时切换输入参考时钟信号的极性。举例而言,假设目标工作周期设置为50%,临界量设置为5%,且工作周期检测单元242检测的当前工作周期为53%。根据当前工作周期,工作周期补偿单元244计算出工作周期校正量为3%,故工作周期补偿单元244产生对应的补偿信号。双模极性控制单元250根据对应的补偿信号轮流切换输入参考时钟信号的极性,借此维持前述的当前系统时钟信号。
本发明的另一个方面提供了一种用于补偿系统信号的系统工作周期的方法。请参照图4,图4为根据本发明的一实施例的方法流程图。
用于补偿系统时钟信号的系统工作周期的方法400包含通过延迟锁定回路锁定系统工作周期的工作周期中央点(亦即步骤410)。然后,检测系统时钟信号的当前系统工作周期(亦即步骤420),并计算工作周期校正量(亦即步骤430),且此工作周期校正量为当前系统工作周期与目标工作周期之间的间距。接着,根据工作周期校正量超出临界量与否改变输入参考时钟信号的极性(亦即步骤440)。
在步骤440中,方法400还包含在工作周期校正量超过临界量以及当前系统工作周期大于目标工作周期的情况下,改变输入参考时钟信号的极性至第一电压电平(亦即步骤442)。
举例而言,临界量设置为5%,目标工作周期设置为50%,而当前系统工作周期为60%。由上述信息可得出工作周期校正量为10%,且此工作周期校正量大于前述的临界量,此时若系统为偶数级串联的逻辑门电路,可将输入参考时钟信号的极性改变至逻辑1(亦即第一电压电平)以补偿当前系统工作周期。
如先前所述,相反地,此时若系统为奇数级串联的逻辑门电路,可将输入参考时钟信号的极性改变至逻辑0(亦即第一电压电平)以补偿当前系统工作周期。
同样地,在步骤440中,方法400可进一步地包含在该工作周期校正量超过临界量以及当前系统工作周期小于目标工作周期的情况下,改变输入参考时钟信号的极性至第二电压电平。(亦即步骤444)
例如,假设目标工作周期设置为50%,临界量设置为5%,且当前工作周期为40%,其中当前工作周期小于目标工作周期。此时若系统为偶数级串联的逻辑门电路,可将输入参考时钟信号的极性改变至逻辑0(亦即第二电压电平)以补偿当前系统工作周期。
再者,在前述的例子中,若系统为奇数级串联的逻辑门电路,可将输入参考时钟信号的极性改变至逻辑1(亦即第二电压电平)以补偿当前系统工作周期。
另外,在步骤440中,方法400可进一步地包含在工作周期校正量保持在临界量以内的情况下,切换输入参考时钟信号的极性(亦即步骤446)。例如,假设目标工作周期设置为50%,临界量设置为5%,且当前工作周期为53%。此时对应的工作周期校正量为3%,且此工作周期校正量在临界量的范围内。因此可根据此工作周期校正量轮流切换输入参考时钟信号的极性,以维持当前系统工作周期。
综上所述,本发明公开了一种工作周期补偿器与其补偿方法,虽然上述各实施例皆以NBTI的退化影响为示例,但本发明可适用于会造成系统时钟信号影响的各种环境退化,例如前述的PBTI退化、CHISEL退化、GIDL退化等等。本发明所公开的工作周期补偿器与其补偿方法可改善时钟产生电路的可靠度与效能。
虽然本发明已经以实施方式公开如上,然其并非用以限定本发明,任何本领域普通技术人员,在不脱离本发明的精神和范围内,当可作各种变动与润饰,因此本发明的保护范围当视权利要求书所界定者为准。
Claims (11)
1.一种工作周期补偿器,其特征在于,包含:
一输入缓冲器,其用来产生一输入参考时钟信号;
一输出缓冲器,其用来产生一系统时钟信号;
一延迟锁定回路,其电性连接在上述输入缓冲器与上述输出缓冲器之间,该延迟锁定回路用来锁定上述系统时钟信号的系统工作周期的一工作周期中央点;以及
一工作周期控制模块,其包含:
一工作周期检测单元,其用来检测上述系统时钟信号的一当前系统工作周期;以及
一工作周期补偿单元,其用来根据上述当前系统工作周期与一目标工作周期之间的间距计算一工作周期校正量,且该工作周期补偿单元根据该工作周期校正量超出一临界量与否产生一补偿信号;以及
一双模极性控制单元,其用来根据上述补偿信号改变上述输入缓冲器的上述输入参考时钟信号的极性。
2.如权利要求1所述的工作周期补偿器,其特征在于,其中所述延迟锁定回路包含一工作周期校正器,其用来校正自所述工作周期检测单元检测到的一工作周期错误。
3.如权利要求1所述的工作周期补偿器,其特征在于,其中在所述工作周期校正量保持在所述临界量以内时,所述双模极性控制单元切换所述输入参考时钟信号的极性。
4.如权利要求1所述的工作周期补偿器,其特征在于,其中在所述工作周期校正量超过所述临界量时,且在所述当前系统工作周期大于所述目标工作周期的情况下,所述双模极性控制单元改变所述输入参考时钟信号的极性至一第一电压电平。
5.如权利要求4所述的工作周期补偿器,其特征在于,其中在所述工作周期校正量超过所述临界量时,且在所述当前系统工作周期小于所述目标工作周期的情况下,所述双模极性控制单元改变所述输入参考时钟信号的极性至第二电压电平。
6.如权利要求1所述的工作周期补偿器,其特征在于,其中所述目标工作周期为50%,且所述临界量为5%。
7.一种时钟补偿方法,用于补偿一系统时钟信号的系统工作周期,其特征在于,包含:
通过一延迟锁定回路锁定上述系统工作周期的一工作周期中央点;
检测上述系统时钟信号的一当前系统工作周期;
计算一工作周期校正量,其中该工作周期校正量为上述当前系统工作周期与一目标工作周期之间的间距;以及
根据上述工作周期校正量超出一临界量与否改变一输入参考时钟信号的极性。
8.如权利要求7所述的时钟补偿方法,其特征在于,其中在根据所述工作周期校正量超出一临界量与否改变一输入参考时钟信号的极性的步骤中还包含:
在所述工作周期校正量保持在所述临界量以内的情况下,切换所述输入参考时钟信号的极性。
9.如权利要求7所述的时钟补偿方法,其特征在于,其中在根据所述工作周期校正量超出一临界量与否改变一输入参考时钟信号的极性的步骤中还包含:
在所述工作周期校正量超过所述临界量以及所述当前系统工作周期大于所述目标工作周期的情况下,改变所述输入参考时钟信号的极性至一第一电压准位。
10.如权利要求9所述的时钟补偿方法,其特征在于,其中在根据所述工作周期校正量超出一临界量与否改变一输入参考时时钟信号的极性的步骤中还包含:
在所述工作周期校正量超过所述临界量以及所述当前系统工作周期小于所述目标工作周期的情况下,改变所述输入参考时钟信号的极性至一第二电压电平。
11.如权利要求7所述的时钟补偿方法,其特征在于,其中所述目标工作周期为50%,且所述临界量为5%。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/831,998 US9264029B2 (en) | 2013-03-15 | 2013-03-15 | Clock cycle compensator and the method thereof |
US13/831,998 | 2013-03-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104050993A true CN104050993A (zh) | 2014-09-17 |
CN104050993B CN104050993B (zh) | 2016-11-16 |
Family
ID=51503720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310472880.8A Active CN104050993B (zh) | 2013-03-15 | 2013-10-11 | 工作周期补偿器与时钟补偿方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9264029B2 (zh) |
CN (1) | CN104050993B (zh) |
TW (1) | TWI532321B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115410620A (zh) * | 2021-05-28 | 2022-11-29 | 美光科技公司 | 防止偏置温度不稳定性的功率节省模式切换 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9257995B2 (en) | 2013-09-23 | 2016-02-09 | Micron Technology, Inc. | Apparatuses and methods for mitigating uneven circuit degradation of delay circuits |
US10110229B1 (en) * | 2017-06-06 | 2018-10-23 | Intel Corporation | Aging-resistant signal path circuitry |
CN108717484B (zh) * | 2018-05-15 | 2022-04-19 | 安徽理工大学 | 一种低切换随机输入波形缓解nbti效应的方法及系统 |
US10367493B1 (en) * | 2018-06-14 | 2019-07-30 | Sandisk Technologies Llc | Duty cycle and skew correction for output signals generated in source synchronous systems |
CN117075969B (zh) * | 2023-08-28 | 2024-07-23 | 中国科学院软件研究所 | 面向risc-v处理器特权指令集一致性的形式验证方法及装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010026183A1 (en) * | 2000-03-31 | 2001-10-04 | Kim Kyu-Hyoun | Signal processing circuits having a pair of delay locked loop (DLL) circuits for adjusting a duty-cycle of a periodic digital signal and methods of operating same |
CN1412947A (zh) * | 2002-10-30 | 2003-04-23 | 威盛电子股份有限公司 | 可调整工作周期的缓冲器及其操作方法 |
US6677794B2 (en) * | 2001-12-28 | 2004-01-13 | Hynix Semiconductor Inc. | Clock synchronization device |
CN1507156A (zh) * | 2002-12-06 | 2004-06-23 | ���µ�����ҵ��ʽ���� | 占空比校正电路 |
CN1612482A (zh) * | 2003-10-30 | 2005-05-04 | 海力士半导体有限公司 | 延迟锁定回路及其时钟产生方法 |
US20090278581A1 (en) * | 2006-08-16 | 2009-11-12 | Holtek Semiconductor Inc. | Delay lock loop and phase angle generator |
US20110128059A1 (en) * | 2009-11-30 | 2011-06-02 | Hynix Semiconductor Inc. | Duty correction circuit |
-
2013
- 2013-03-15 US US13/831,998 patent/US9264029B2/en active Active
- 2013-08-27 TW TW102130630A patent/TWI532321B/zh active
- 2013-10-11 CN CN201310472880.8A patent/CN104050993B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010026183A1 (en) * | 2000-03-31 | 2001-10-04 | Kim Kyu-Hyoun | Signal processing circuits having a pair of delay locked loop (DLL) circuits for adjusting a duty-cycle of a periodic digital signal and methods of operating same |
US6677794B2 (en) * | 2001-12-28 | 2004-01-13 | Hynix Semiconductor Inc. | Clock synchronization device |
CN1412947A (zh) * | 2002-10-30 | 2003-04-23 | 威盛电子股份有限公司 | 可调整工作周期的缓冲器及其操作方法 |
CN1507156A (zh) * | 2002-12-06 | 2004-06-23 | ���µ�����ҵ��ʽ���� | 占空比校正电路 |
CN1612482A (zh) * | 2003-10-30 | 2005-05-04 | 海力士半导体有限公司 | 延迟锁定回路及其时钟产生方法 |
US20090278581A1 (en) * | 2006-08-16 | 2009-11-12 | Holtek Semiconductor Inc. | Delay lock loop and phase angle generator |
US20110128059A1 (en) * | 2009-11-30 | 2011-06-02 | Hynix Semiconductor Inc. | Duty correction circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115410620A (zh) * | 2021-05-28 | 2022-11-29 | 美光科技公司 | 防止偏置温度不稳定性的功率节省模式切换 |
Also Published As
Publication number | Publication date |
---|---|
CN104050993B (zh) | 2016-11-16 |
US20140266359A1 (en) | 2014-09-18 |
TW201436470A (zh) | 2014-09-16 |
TWI532321B (zh) | 2016-05-01 |
US9264029B2 (en) | 2016-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104050993A (zh) | 工作周期补偿器与时钟补偿方法 | |
TWI667653B (zh) | 記憶胞 | |
US10422830B2 (en) | Process corner detection circuit based on self-timing oscillation ring | |
Kumar et al. | Adaptive techniques for overcoming performance degradation due to aging in digital circuits | |
CN102130668A (zh) | 延时电路 | |
US20110267094A1 (en) | Circuit and method for detecting a fault attack | |
CN110110472A (zh) | 时钟树的功耗优化方法 | |
CN101841328B (zh) | 一种预充电型鉴频鉴相器 | |
TW201541062A (zh) | 單晶片溫度感應裝置 | |
US20120299622A1 (en) | Internal Clock Gating Apparatus | |
CN104682931A (zh) | 一种电压可调的上电掉电复位电路 | |
TW201435911A (zh) | 工作週期校正器 | |
TW202030964A (zh) | 零電流偵測系統 | |
CN107294516B (zh) | 一种无静态功耗的上电复位电路 | |
WO2018058915A1 (zh) | 一种时钟信号丢失检测的装置 | |
Suresh et al. | Robust metastability-based TRNG design in nanometer CMOS with sub-vdd pre-charge and hybrid self-calibration | |
CN103336546B (zh) | 双高电源电压输入下具有限流保护的低压差稳压电路 | |
US8004345B2 (en) | Minimizing non-linearity errors | |
US7915657B2 (en) | Semiconductor integrated circuit | |
TWI716171B (zh) | 邏輯狀態校正裝置與邏輯狀態校正方法 | |
CN105335535B (zh) | 一种确定sram电性能目标的仿真方法 | |
Raghuwanshi et al. | Run Time $ V_ {th} $ Extraction Based On-Chip NBTI Mitigation Sensor for 6T SRAM Cell | |
CN109974863B (zh) | 一种应用于紫外焦平面探测器的积分电路 | |
Lee et al. | NBTI/PBTI-aware WWL voltage control for half-selected cell stability improvement | |
Neema et al. | V th Extraction Based Run Time Transistor Width (TWOS) Module for On-Chip Negative Bias Temperature Instability (NBTI) Mitigation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |