CN104040694B - 用于纳米元件的定向组装和转移的镶嵌模板 - Google Patents

用于纳米元件的定向组装和转移的镶嵌模板 Download PDF

Info

Publication number
CN104040694B
CN104040694B CN201280066438.9A CN201280066438A CN104040694B CN 104040694 B CN104040694 B CN 104040694B CN 201280066438 A CN201280066438 A CN 201280066438A CN 104040694 B CN104040694 B CN 104040694B
Authority
CN
China
Prior art keywords
nano
component
tessellated forms
tessellated
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280066438.9A
Other languages
English (en)
Other versions
CN104040694A (zh
Inventor
A·布斯奈納
H·卓
S·索穆
J·黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northeastern University Boston
Original Assignee
Northeastern University Boston
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northeastern University Boston filed Critical Northeastern University Boston
Publication of CN104040694A publication Critical patent/CN104040694A/zh
Application granted granted Critical
Publication of CN104040694B publication Critical patent/CN104040694B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/02—Electrophoretic coating characterised by the process with inorganic material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0004—Apparatus specially adapted for the manufacture or treatment of nanostructural devices or systems or methods for manufacturing the same
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • C09D183/06—Polysiloxanes containing silicon bound to oxygen-containing groups
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J1/00—Adhesives based on inorganic constituents
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D15/00—Electrolytic or electrophoretic production of coatings containing embedded materials, e.g. particles, whiskers, wires
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0042—Assembling discrete nanostructures into nanostructural devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/882—Assembling of separate components, e.g. by attaching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Micromachines (AREA)

Abstract

镶嵌模板具有设置在跨越衬底延伸的下层导电层上的二维图案化升高金属特征。所述模板总体具有平坦形貌，所述图案化导电特征建立了用于将纳米元件组装到纳米级电路和传感器内的微米级和纳米级图案。采用微制造技术连同化学机械抛光制造所述模板。这些模板与包括电泳在内的各种定向组装技术兼容，并且能够在连续操作周期内提供纳米元件的基本上100％有效的组装和转移。可以在损坏最低或者没有损坏的情况下将所述模板成千上万次地重复用于图案化纳米元件的转移，所述转移过程不设计周期之间的中间处理。在室温和压力下执行所采用的组装和转移过程，因而所述过程经得起低成本、高速率器件制造的检验。

Description

用于纳米元件的定向组装和转移的镶嵌模板
相关申请的交叉引用
本申请要求2011年11月9日提交的发明名称为“Damascene Template forDirected Assembly and Transfer of Nanoelements”的美国临时申请No.61/557594的优先权，通过引用将其全文并入本文。
有关联邦政府资助研发的声明
本发明是借助国家科学基金的许可编号为EEC-0832785和0425826的财政支持开发的。美国政府享有本发明的某些权利。
背景技术
以精确的对准和取向将纳米元件组装到模板上，继而将纳米元件转移到容纳(recipient)衬底上预计会促进纳米级器件的大规模生产。但是，由于没有高度通用的可重复使用模板能够以极低的劣化完成高产量的定向(directed)组装和转移，因而进展受阻。
通过底部朝上或者顶部朝下的工艺制造的各种模板已经被用来组装纳米元件，以获得预期的架构[1-3]。模板引导射流组装工艺可适用于各种纳米元件，而且能够获得高组装密度、成品率和均匀性[4-6]。但是，组装过程非常缓慢，因而不可规模化扩张。另一方面，电泳组装涉及在短时间周期内将在导电表面上具有表面电荷的纳米材料组装到各个大的面积上(晶圆级)。在通过电泳将纳米元件组装到具有互连的微米级和纳米级特征的经形貌构图的电极上时，由于电极的各个区域内的电势差存在不同，因而所述组装是非均匀的。以前，这一障碍是采用所谓的“沟槽模板”规避的，在所述模板中，通过光刻界定的聚合物图案覆于均匀导电层的上面，从而将所述组装引导到预期的位置上。只要有必要将这些沟槽模板中的组装纳米元件转移到容纳衬底上，就必须去除所述聚合物，因而使得所述模板仅限于单次组装和转移周期的使用[11]。
将组装后的纳米元件从一个衬底转移到另一个衬底上，同时保持它们的二维顺序是一个相当繁冗的过程，其需要对不同材料和纳米元件之间的相互作用能有深入的了解。成功地实现有序纳米元件向柔性衬底上的转移将使各种类型的新型器件能够得以生产，例如，薄膜晶体管、气敏传感器和生物传感器[12-14]。尽管已经演示了采用模板牺牲层(例如SiO2层)的纳米元件转移，从而以高转移效率完成向柔性以及刚性衬底上的转移，但是这样的模板不能重复使用[15]。也有人研究了采用诸如PDMS和Revalpha热条(thermal tape)的中间牺牲膜将纳米元件转移到容纳衬底上，但是这些会引入额外的步骤，因而导致复杂的制造过程，从而带来更高的生产成本[16-17]。
发明内容
本发明提供了可高度重复使用的、具有平坦形貌的镶嵌模板(damascenetemplate)，以及用于采用电泳将纳米元件组装到所述镶嵌模板上的方法。本发明还提供了用于采用“转印”法将组装的纳米元件从镶嵌模板转移到柔性衬底上的方法。所述转印法可以用于在不需要中间膜的情况下制造微米级和纳米级结构，包括单个芯片上的微米级和纳米级结构的组合[18-19]。
本发明的发明人采用微制造技术连同化学机械抛光(CMP)设计并制造出了具有平坦形貌的亚微米特征的镶嵌模板。这些模板被设计为与包括电泳在内的各种定向组装技术兼容，对于诸如单壁碳纳米管和纳米颗粒的不同纳米元件而言，其具有基本上100％的组装和转移成品率。可以在损坏最低或者没有损坏的情况下将所述模板成千上万次地重复用于转移，所述转移过程不涉及周期之间的中间处理。在室温和压力下执行所采用的组装和转移过程，因而所述过程经得起低成本、高速率器件制造的检验。
本发明的一个方面是一种用于图案化纳米元件的电泳组装和转移的镶嵌模板。所述模板包括基本上为平面的衬底、第一绝缘层、任选的粘附层、导电金属层、第二绝缘层和任选的疏水涂层。第一绝缘层被设置到衬底表面上。如果存在粘附层，那么将其设置到第一绝缘层的与衬底相对的表面上。导电金属层被设置到粘附层的与第一绝缘层相对的表面上或者在没有粘附层的情况下被设置到第一绝缘层的与衬底相对的表面上。第二绝缘层被设置在导电金属层的与粘附层相对的或者在没有粘附层的情况下与第一绝缘层相对的表面上。疏水涂层有选择地设置在所述第二绝缘层的与所述导电金属层相对的暴露表面上；所述导电金属层的露出表面上没有所述疏水涂层。所述导电金属层跨越衬底的至少一个区域连续，或者在一些实施例中跨越整个衬底连续。在所述导电金属层的所述区域内，所述导电金属层具有由阻断所述第二绝缘层的升高特征构成的二维微米级或纳米级图案，从而使得所述第二绝缘层基本上填充所述升高特征之间的空间。由于通过化学机械抛光过程实施了平坦化，因而所述升高特征的露出表面和所述第二绝缘层的露出表面基本上共平面。
本发明的另一方面是一种用于通过纳米压印转移图案化纳米元件的纳米元件转移系统。所述系统包括上文所述的镶嵌模板和用于容纳所述多个纳米元件的柔性聚合物衬底。在一些实施例中，所述系统还包括用于在高于环境温度的选定温度处向镶嵌模板和柔性聚合物衬底之间施加压力的热调节压印装置。
本发明的又一方面是一种制造上文所述的镶嵌模板的方法。所述方法包括下述步骤：
(a)提供基本上为平面的衬底；
(b)在所述衬底的表面上沉积第一绝缘层；
(c)任选将粘附层沉积到所述第一绝缘层上；
(d)将导电金属层沉积到所述粘附层上，或者在没有粘附层的情况下沉积到所述第一绝缘层上；
(e)将光刻抗蚀剂层沉积到所述导电金属层上；
(f)执行光刻，从而在所述抗蚀剂层内建立孔隙的二维图案，由此使导电金属层的表面在所述空隙内露出；
(g)对导电金属层的露出表面进行蚀刻；
(h)去除所述抗蚀剂层，从而使所述导电金属层的整个表面露出，其中，所述导电金属层包括由升高特征构成的二维图案；
(i)沉积绝缘材料，以覆盖所述导电金属层，包括所述升高特征；
(j)通过化学机械抛光法去除所述绝缘材料以及所述升高特征的一部分，由此使所述升高特征和所述绝缘材料平坦化，从而使得升高特征的二维图案具有相互之间共平面并且与所述绝缘材料的露出表面共平面的露出表面；以及
(k)任选采用烷基硅烷的疏水涂层使所述绝缘材料的露出表面有选择地硅烷化。
在一些实施例中，所述方法还包括下述步骤：
(l)在基本上不去除所述绝缘层上的疏水涂层的情况下对所述导电金属层的升高特征的露出表面进行化学清洁。
本发明的又一方面是一种在镶嵌模板上形成纳米元件的图案化组件的方法。所述方法包括以下步骤：
(a)提供上文所述的镶嵌模板；
(b)将所述镶嵌模板浸入到纳米元件的液体悬浮液内；
(c)在镶嵌模板的导电金属层和处于液体悬浮液内中的反电极之间施加电压，由此将纳米元件从悬浮液中有选择地组装到镶嵌模板的导电金属层的升高特征的露出表面上，但又不组装到镶嵌模板的第二绝缘层的露出表面上；
(d)在像步骤(c)中一样继续施加电压的同时使镶嵌模板和纳米元件组件从液体悬浮液中退出(withdraw)；以及
(e)对所述镶嵌模板进行干燥。
本发明的另一方面是一种将纳米元件的二维图案化组件转移到柔性聚合物衬底上的方法。所述方法包括以下步骤：
(a)提供处于镶嵌模板上的纳米元件的图案化组件，例如，通过上文描述的方法制造的，并且提供柔性聚合物衬底；
(b)使所述纳米元件的图案化组件与所述柔性聚合物衬底接触，并施加压力，由此将所述的纳米元件图案化组件转移到所述柔性图案化衬底上。在一些实施例中，在高于所述柔性聚合物衬底的玻璃态转化温度的温度处执行步骤(b)。
本发明的又一方面是一种对纳米元件的二维图案化组件进行组装并将其转移到柔性聚合物衬底上的方法。所述方法包括以下步骤：
(a)提供上文所述的纳米元件转移系统和纳米元件的液体悬浮液；
(b)根据上文所述的方法执行从液体悬浮液向镶嵌模板的纳米元件电泳组装，从而得到处于所述镶嵌模板上的纳米元件的图案化组件；以及
(c)使所述纳米元件的图案化组件与所述柔性聚合物衬底接触，并施加压力，由此将所述的纳米元件图案化组件转移到所述柔性图案化衬底上。在一些实施例中，在高于所述柔性聚合物衬底的玻璃态转化温度的温度处执行所述接触步骤。
附图说明
图1A示出了镶嵌模板制造过程的示意图。将抗蚀剂旋涂到Au/Si衬底上，并采用纳米光刻技术界定图案。对经图案化的Au局部蚀刻，并将等离子体增强化学气相沉积(PECVD)氧化物(SiO2)沉积到Au表面上。通过化学机械抛光(CMP)工艺去除过多的SiO2，直到露出Au升高特征的顶表面为止。插图示出了人工着色的截面扫描电子显微镜(SEM)显微图，其表明金属电极(升高的金属特征)将与SiO2处于相同高度上。图1B示出了3英寸镶嵌模板的光学图像，其以高分辨率SEM图像作为插图。图1C.1示出了在2.5V和pH 10.8的条件下作为凹陷(dishing)量的函数的模拟电场强度结果。接近SiO2表面的电场强度与Au电极的电场强度为同一数量级，同时从电极的边缘到中心的电场非均匀性随着凹陷数量的增加而增大。图1C.2和图1C.3是具有25nm的凹陷量的电场强度等高线的俯视截面图。所述等高线表明较高的电场强度发生在电极边缘处。图1D示出了本发明的镶嵌模板的实施例的截面的示意性表示。所示出的结构为：衬底(10)、第一绝缘层(15)、粘附层(20)、导电金属层(30)、升高特征(40)、第二绝缘层(50)和疏水涂层(60)。
图2是采用镶嵌模板的组装和转移过程的示意图。采用由十八烷基三氯硅烷(OTS)构成的疏水性自组装单分子层(SAM)有选择地涂覆镶嵌模板的绝缘(SiO2)表面。采用电泳将纳米元件组装到镶嵌模板的电极上，之后采用印刷转移法将所述纳米元件转移到柔性衬底上。在转移之后，所述模板可用于下一组装和转移周期。
图3A示出了镶嵌模板上的组装硅石颗粒的顶视SEM显微图。组装过程中的施加的电压为2V，退出速度为1mm/min。100nm的硅石颗粒仅组装在金电极的边缘上(如图1B所示)。图3B是在2.5V和5mm/min的退出速度下进行组装所得到的典型高密度100nm硅石纳米颗粒组装结果的SEM显微图。尽管增大了退出速度，但是纳米颗粒的组装是均匀的。图3C示出了采用与100nm硅石纳米颗粒相同的条件以高密度组装到金电极表面上的50nm PSL颗粒。图3D示出了组装到复杂的2D图案上的100nm荧光硅石微粒，其表明了所述镶嵌模板的通用性。插图是组装的硅石微粒的荧光显微镜图像。图3E示出了在使退出速度保持5mm/min的同时在2.5V的施加电压下获得的高度密集的并且有组织的单壁碳纳米管(SWNT)组件的SEM图像。图3F示出了表现出了均匀性的具有大规模的组装SWNT的SEM显微图。
图4A示出了转移之后的镶嵌模板的SEM显微图，图4B示出了具有转移的SWNT的转移衬底。图4C.1-图4C.4示出了PEN膜上的高度有组织的SWNT阵列连同金属电极的光学显微图。插图是转移的SWNT连同两个金属电极的SEM显微图和AFM图像。原子力显微镜(AFM)轮廓表明没有在转移衬底上产生齿棱。图4D示出了针对各种沟道长度和固定沟道宽度(2.4μm)的I-V特性。图4E示出了作为PEN衬底的弯曲半径的函数的SWNT沟道(2.4μm宽，30μm长)的电阻的变化。
图5A示出了用于电泳组装的常规模板的示意图。在这一模板中，将纳米线电极连接至微米级电极，所述微米级电极又连接至大金属焊盘，通过所述焊盘施加电势。图5B示出了镶嵌模板的示意图，其中，将微米级电极和纳米级电极两者都连接至处于绝缘层下面的金属薄板。在两图当中都示出了对应的等价电阻器电路，其中，Rm是由于微米级电极引入的电阻，Rn是由于纳米级电极引入的电阻，而Rs则是溶液引入的电阻。图5C示出了对于图5A所示的构造而言获得的典型纳米颗粒组装结果的SEM显微图。纳米颗粒仅组装在了微米级电极上，而未组装到与之连接的纳米级电极上。
图6A.1-图6A.3示出了对于从绝缘表面突出的电极的各种厚度而言的电场模拟结果。随着电极突出高度的增大，跨越电极的幅宽的电场强度非均匀性也急剧增大，从而导致跨越所述电极的不一致的组装。图6B.1-图6B.3示出了图5A所示的常规模板的电场等值线。不管电极的厚度如何，电场强度的非均匀性仍然存在。
图7A.1-图7A.4示出了镶嵌模板的AFM和SEM图像，其中，金属电极伸出到绝缘表面之上约40nm。图7B.1-图7B.3示出了转移之后柔性PEN衬底的AFM形貌。在PEN衬底上出现了与模板的锯齿(indented)结构类似的锯齿结构；所述锯齿结构大约40nm深。
图8示出了组装之后镶嵌模板的顶视SEM显微图。未采用OTS SAM层处理所示出的镶嵌模板。图8A示出了纳米颗粒组件，图8B示出了SWNT组件。纳米元件未被专门组装到金属电极上，而是还在绝缘体上发现了纳米元件。
图9示出了在采用piranha溶液处理之前和之后经OTS SAM涂覆的金属和绝缘表面的接触角测量结果。图9A和9B分别对应于piranha溶液处理之前和之后的经OTS SAM涂覆的SiO2表面(第二绝缘层)。其接触角保持相同，从而确立了OTS SAM层保持完好的事实。图9C和9D分别示出了piranha溶液处理之前和之后的经OTS SAM涂覆的金表面。将150nm厚的金层溅射到平的晶圆上，将所述晶圆替代图案化衬底用于这些测量。在piranha处理之后，接触角急剧降低，其表明OTS SAM层被去除。
图10示出了对于各种施加电势而言SWNT组装之后镶嵌模板的顶视SEM显微图：图10A 1.5V；图10B 2V；图10C 2.5V；图10D 3V。使其余组装参数保持恒定。从所述图像可以看出，金属电极上的组装效率作为施加的电场的函数增大，并且如果超过临界值，SWNT开始组装到包括绝缘体在内的各处。
图11示出了对于各种退出速度而言SWNT组装之后的镶嵌模板的顶视SEM显微图：图11A 3mm/min；图11B 5mm/min；图11C 10mm/min；图11D 15mm/min。使其余组装参数保持恒定。从所述图像可以看出，金属电极上的组装效率随着退出速度的提高而降低，其表明了退出过程中作用于SWNT上的移除矩的影响。
图12示出了经OTS SAM涂覆的SiO2表面的作为组装和转移周期数量的函数的接触角测量结果。线性拟合的斜率约为-0.18，其表明了镶嵌模板在承受多个组装和转移周期的磨损的鲁棒性。
图13示出了对于转移过程中的多个温度而言在转移SWNT之后镶嵌模板的顶视SEM显微图：图13A 135℃；图13B 150℃；以及图13C 160℃。其余转移过程参数保持不变。从所述图像可以看出，随着温度的提高转移效率(在转移之后金属电极上没有SWNT)也提高，并且在高于向其上进行转移的柔性衬底(PEN)的Tg(155℃)的过程温度上实现了几乎100％的转移。
图14示出了作为各种弯曲半径的函数的测量电阻的曲线图。插图示出了用于测量预期的弯曲半径下的电特性的实验设置的光学图像。
具体实施方式
本发明提供了制造用于纳米元件的组装和转移的具有平坦形貌的镶嵌模板的方法。可以在所述镶嵌模板上制造由诸如纳米颗粒和碳纳米管的纳米元件构成的图案化组件，并将其转移到容纳衬底的预期位置上，从而得到具有高密度和良好均匀性的图案化纳米元件。可以在没有任何中间步骤以及不需要牺牲膜的情况下执行组装SWNT或其他纳米元件向柔性衬底上的转移。本发明的镶嵌模板可重复使用，并且能够用于高速组装和转移过程。此外，本发明的镶嵌模板与各种类型的纳米元件兼容。本发明的产品和方法能够为柔性器件的高速制造带来强有力的进步，例如，所述器件是诸如显示器件和应变线规的电器件和光器件以及生物传感器和化学传感器。
图1A示出了镶嵌模板制造过程的示意图。最初，在电绝缘衬底上沉积金属层(例如，Au或W)，并执行光刻技术，以建立用于纳米元件组装的预期图案。接下来，对所述金属层执行局部蚀刻，以形成具有微米级和/或纳米级尺寸的升高特征。所述的升高特征突出到其余的金属导电层的表面以上。将厚绝缘材料层(例如，SiO2或SiN4)毯状沉积到这些图案化结构上。之后，执行化学机械抛光(CMP)过程，以去除所述绝缘材料，直到其基本上与升高金属特征的顶表面共平面，并且升高金属特征的顶表面跨越衬底或者衬底的部分相互共面为止。
因而，所得到的镶嵌模板具有通过处于绝缘体(第二绝缘层)下的导电膜连接的纳米/微米特征，其能够使整个衬底上或者衬底的预期区域上的所有微米/纳米结构在电泳组装过程中具有相等的电势。优选材料是用于金属层的金以及用于绝缘层的PECVD沉积二氧化硅。
图1D示出了本发明的镶嵌模板实施例的截面图。衬底(10)是由诸如硅或聚合物的电绝缘材料构成的基础层。所述衬底在至少一个表面上基本上是平面的，或者整个都是平面的，在一些实施例中，其基本上是刚性的，而在其他实施例中则是柔性的，并且能够产生弯曲以顺应预期的形状。所述衬底可以具有具体应用所需的任何尺寸或形状，但是基本上具有大约1μm到大约10μm或者大约100μm或更低或者大约1000μm或更低的厚度，并且具有大约0.005或更高，最高可达几cm2的平面表面表面积。所述衬底可以是由电绝缘材料制造的，包括硅、二氧化硅、包括环氧树脂和液晶聚合物的有机聚合物或者诸如Su-8的光致抗蚀剂材料。第一绝缘层(15)是由绝缘材料(例如，SiO2、SiN4或聚合物)构成的层，其被沉积或引入为形成于将沉积导电层并且将组装纳米元件的衬底表面上。例如，第一绝缘层的厚度处于大约10nm到大约10μm、大约20nm到大约1μm、大约30nm到大约500nm、大约5nm到大约500nm、大约40nm到大约250nm或者大约50nm到大约100nm的范围内。所述第一绝缘层在结构上大体呈平面，并且在整个衬底表面上或者在衬底层的一部分上延伸。第一粘附层防止了在电泳组装过程中从导电层向衬底内泄漏电流。粘附层(20)是沉积到第一绝缘层上的任选层。所述粘附层提供了导电层与第一绝缘层的提高的粘附力，因而当在电泳组装过程中向导电层施加电压时导电层将保持在适当位置上。粘附层的适当材料包括铬、钛、二氧化钛、氮化钛、钽、氮化钽、钨及其组合。例如，粘附层的厚度可以是大约3nm到大约50nm。导电层(30)是沉积在粘附层(如果存在的话)或者第一绝缘层(在没有粘附层的实施例中)上的导电金属层。导电层的适当材料包括诸如金、银、钨、铝、钛、钌、铜的金属及其组合或合金。所述导电层具有两个部分：(i)平面基础层(大约50nm到大约100μm的厚度)，以及(ii)多个升高的特征(40)，其延伸到基础层的平面之上(例如，具有大约10nm到大约10μm的高度)并且通过所述导电层的基础层而具有相互的电连续性。最初将第二绝缘层(50)沉积到整个导电层上，包括沉积到升高的特征上，之后通过化学机械抛光使其平坦化，从而使第二绝缘层和升高特征的露出上表面共平面。例如，第二绝缘层的厚度可以从大约10nm到大约10μm，并且大体上与升高的金属特征的高度相同。在一些实施例中，第二绝缘层和升高特征的厚度相同，其差异处于+/-1μm、100nm、10nm甚至5nm或2nm之内。第二绝缘层填充了升高特征之间的空间，并且在那些电泳组装过程中禁止组装纳米元件的区域内提供了电绝缘。第二绝缘层的适当材料包括SiO2、SiN4、Al2O3、有机聚合物及其组合。为了进一步禁止所述绝缘区内的纳米元件组装，优选采用疏水涂层(600)涂覆这些区域。所述疏水涂层优选是由烷基硅烷(如果在第二绝缘层中采用该材料，那么所述烷基硅烷将与SiO2形成共价键)构成的自组装单分子层(SAM)。例如，所述硅烷可以是十八烷基三氯硅烷或者具有在长度上由大约8-24个碳构成的烷基链的类似硅烷。所述疏水涂层的优选厚度是一个分子，但是其也可以超过一个分子。疏水涂层的作用在于防止将纳米元件组装到第二绝缘层的露出表面上；因而，其只需使第二绝缘层的露出表面具有疏水性，并且有选择地与第二绝缘层结合而不与将组装纳米元件的导电层露出表面结合即可。所述疏水涂层具有90°到110°，优选为100°左右的接触角。相反地，金属导电层的露出表面具有15°到21°，优选为18°左右的接触角。
用于制造本发明的镶嵌模板的制造技术是本领域技术人员已知的。可以通过电子束蚀刻、光刻和纳米压印光刻来执行微米及纳米图案化等此类技术。可以通过溅射、化学气相沉积或物理气相沉积执行金属沉积。可以通过旋涂执行聚合物和抗蚀剂的沉积。可以通过等离子体增强化学气相沉积(PECVD)沉积SiO2作为第二绝缘层。可以通过离子铣削、离子耦合等离子体(ICP)和反应离子蚀刻(RIE)实施对第二绝缘层和金属导电层的蚀刻。金属导电层的升高特征的二维图案以及对应的组装纳米元件的图案可以是任何能够采用光刻技术建立的图案，其包括直的、弯曲的或者相交的线性特征以及诸如环形、三角形、矩形或点的几何形状。所述升高特征可以具有处于大约10nm到大约100μm的范围内的宽度以及从大约10nm到几厘米(例如，晶圆的整个直径)的长度。
镶嵌模板形貌对组装和转移过程的效率和成品率具有重要的影响。理想地，采用平坦形貌，其从电极的边缘到中心提供均匀电场，所述电场具有最低的变化，并且能够促进均匀的组装(参考图6)。图1C示出了对于金属和绝缘体之间的各种水平差(凹陷量)而言的模拟电场强度的曲线图。显然，随着凹陷量的增大，从电极边缘到中心的电场非均匀性也增大。此外，非平坦形貌可能导致非均匀转移，从而在转移衬底表面上建立齿痕(参考图7)。为了获得平坦形貌，CMP过程中的端点检测必须要准确[20]。例如，可以通过在相关材料的去除率的基础上确定CMP所需的时间段获得充分精确的控制。在图1A中示出了在产生平坦形貌的CMP之后得到的镶嵌模板的顶视图和截面图。图1B示出了3英寸镶嵌模板的光学图像，连同被示作插图的高分辨率SEM图像。
从图1C显然可以看出，接近电极和绝缘体的电场强度具有相同的数量级。此外，任何有机污染去除过程，例如，采用piranha溶液(一种含有H2SO4和H2O2的混合物的溶液)的清洁都可能提高金属的表面能以及绝缘体的表面能。在电泳组装过程中，接近SiO2表面的相当大的电场和具有高表面能的SiO2相结合甚至能够导致将纳米元件组装到SiO2表面上，这是我们不希望出现的(参考图8)。
为了将纳米元件明确地组装到金电极表面上，应当降低接近SiO2表面的电场强度以及SiO2表面的表面能。通过施加较低的电压降低电场强度也会使接近金表面的电场强度降低，其会对纳米元件向金表面上的组装造成剧烈影响。替代地，如果在不影响电极表面能的情况下降低SiO2的表面能，就能够实现专门向金电极上的组装。可以采用自组装单分子层(SAM)显著降低SiO2表面的表面能。用于制备涂覆SiO2第二绝缘层的露出表面的SAM的优选材料是十八烷基三氯硅烷(OTS)；可以采用OTS在不影响升高金特征的表面能的情况下修改SiO2层的表面能。涂覆基本上由OTS构成的SAM将SiO2的接触角从低于10°的初始值提高到了100°。开发出了一种后处理工艺，从而在不干扰SiO2表面上的OTS SAM的情况下将物理附着的OTS SAM层从金上有选择地去除。
图2示出了采用本发明的镶嵌模板的组装和转移过程的说明。采用电泳实现纳米元件的定向组装，同时采用转印法将组装的纳米元件转移到柔性衬底的表面上。将经表面修改的模板浸入到含有均匀散布的纳米元件的悬浮液内。调整所述溶液的性质(例如，水悬剂的pH)，从而使所述纳米元件具有电荷(负的或正的)。在镶嵌模板(具有与纳米元件上的电荷相反的极性)和充当反电极的裸露金模板(具有与镶嵌模板的极性相反的极性)之间施加DC电压。例如，碱性pH能够使得纳米元件带负电，能够使镶嵌模板带正电，使反电极带负电。在通常短于1分钟的短时间段(例如，20秒钟的时间段)内施加电压。将带电的纳米元件有选择地组装到电极表面上，而非绝缘体上。在仍然施加电势的情况下，在组装之后，使模板和反电极以恒定速度从悬浮液中退出。在退出的过程中施加电势是很关键的，因为如果不施加所述电势，那么组装纳米颗粒上的水动拖曳将强到足以将其移除[21]。图3B-D示出了纳米颗粒组装的典型组装结果。
对于纳米元件上的给定电荷而言，模板和反电极之间的施加电压将显著控制纳米元件的组装效率(参考图10)。对于低电压而言，电极边缘处的电场强度将强到足以吸引并组装纳米元件，而在中心处就不是这样，因而没有发生组装。退出速度也对组装速率有影响(参考图11)。对于2V的施加电势而言，100nm的硅石纳米颗粒(悬浮在通过添加NH4OH而进行了调整的、具有10.8的pH值的去离子水中)仅组装在了金线的边缘上，如图3A所示。可以在这些条件下采用极低退出速度(1mm/min)，从而使颗粒上的动力拖曳力微不足道。通过3D有限体积建模软件(Flow 3D)模拟出的电场等值线证实了这一点，如图1C所示。
在将施加电势提高到2.5V时，即使在5mm/min的退出速度上，100nm的硅石颗粒也组装到了跨越镶嵌模板中的各个电极的所有区域上，如图3B所示。通过(i)将硅石纳米颗粒组装到复杂的二维图案上(图3D)，(ii)组装50nm的聚苯乙烯－胶乳(PSL)颗粒(图3C)以及(iii)SWNT的高度有组织的密集组装(图3E、3F)演示了所述组装过程的效力和材料相容性。对于很多应用而言，希望获得高度对准的SWNT而不是随机网络，因为对准的SWNT避免了渗漏传输路径，而且由于更多表面积重叠能够使得管之间具有最低的结电阻[22-24]。组装的SWNT的对准取决于模板退出的方向和速度。较低的退出速度将得到更好的对准，其为延长的组装过程时间的折中。
用于组装纳米元件的镶嵌模板可以既涉及纳米级几何结构又涉及微米级几何结构，并且可以采用电泳驱动定向组装。也就是说，可以在绝缘体上对纳米级和微米级电极图案化，从而将纳米级金属电极连接至微米级对应物，而所述微米级对应物又将连接至大的金属焊盘(如图5A)所示。在采用先前的模板设计的组装过程中，在向所述大焊盘施加电势时，由于纳米级特征之间的提高的电阻率，跨越这些纳米丝的长度存在大的电势下降。这一电势下降对组装结果存在显著影响，并且能够在模板的各个部分上产生不均匀的组装。图5C示出了典型结果，其中，纳米颗粒组装仅发生在微米级电极上，而未发生在与之连接的纳米级电极上。但是，在采用本发明的镶嵌模板的情况下，由于所有的纳米级和微米级电极都连接至绝缘体下面的金属薄板(图5B)，因而当在纳米元件组装过程中向所述金属薄板施加电势时，微米级和纳米级电极之间的电势存在微不足道的变化。对常规模板以及所述镶嵌模板都示出了等价电阻器电路。
采用Flow Science公司的Flow 3D软件(v.10)模拟各种模板尺寸的电场等值线。输入参数为：(i)施加电压2.5V，(ii)导电性，(iii)pH 10.8，(iv)绝缘体厚度150nm，(v)绝缘体和溶液的介电常数(分别为4和80)，(vi)对于小于1微米和大于1微米的距离而言分别为5nm和100nm的网眼尺寸。在距离表面25nm的距离处生成有效电场等值线。图6A示出了镶嵌模板的各种非平坦形貌的电场模拟结果。跨越金属电极的电场强度非均匀性随着形貌接近平坦而降低。图6B示出了常规模板的模拟结果，在常规模板中，未将纳米电极未连接至下面的金属电极。由于形貌和拓扑结构的变化的原因，跨越电极的电场非均匀性是非常显著的，其可能导致仅在电极的边缘处存在组装。
之后，采用纳米压印工具将组装的纳米元件转移到柔性聚合物衬底(例如，PEN、PC)上。转印过程的转移效率主要由对象(纳米元件)/模板(ST)和纳米元件/容纳物(SR)之间的粘附力差所决定。如果纳米元件和模板之间的粘附力FST小于纳米元件和容纳物之间的粘附力FSR，那么纳米元件将被转移到容纳表面上。如果情况相反，那么在转移过程之后，纳米元件仍将保留在模板表面上[18]。在转移过程中，SiO2层上的OTS SAM疏水涂层起着额外的作用，即，当在转移过程中使镶嵌模板与柔性衬底分离时作为抗静摩擦层。这一转移过程不会显著影响OTS层，因而不会影响SiO2的表面能，其使镶嵌模板能够在几百个周期都不出现额外的表面改性的情况下重复地用于组装－转移周期(参考图12)。而且，不需要诸如剥离、图案化或牺牲层去除/沉积的额外过程。
一般而言，用于涂覆第二绝缘层的聚合物膜的接触角为～70°，其非常接近疏水性，因而具有低表面能。为了改善组装的纳米元件和聚合物膜(FST)之间的粘附之间的粘附，在执行转印过程之前在电感耦合等离子体热环境(plasmatherm)内采用氧等离子体对聚合物膜进行预处理。这一过程导致了聚合物表面上的氢氧化物团的产生，由此提高了聚合物膜的表面能[25][26]。在表面处理之后，发现聚合物膜的接触角低于5°。对于本发明的转印过程而言，在采用170psi的压力的同时保持大约160℃的处理温度。这一温度略高于聚合物膜的玻璃态转化温度(对于PET为155℃，对于PC为150℃)，要求这一温度完全席卷组装纳米元件，从而能够实现完全转移[19](参考图13)。为了测量这些转移SWNT的电特性，通过标准微制造工艺制造金属电极。图4C示出了作为沟道长度的函数的PEN膜上的转移SWNT(2.4μm的沟道宽度)的I-V测量结果。对于2μm和17μm而言，测得的电阻分别为3.2kΩ和12.2kΩ。图4D表明了在弯曲之下所组装的SWNT结构的鲁棒性。电阻作为弯曲半径的函数线性增大，与初始值的电阻相比其存在13％的最大变化(参考图14)。
在采用具有非平坦形貌(即具有升高金属特征)的模板将组装纳米元件转移到柔性衬底上的过程中，可以预计所述转移是局部的而不是完全的。另一种可能的结果是在柔性衬底上产生了压印结构(模板的复制)。在很多情况下，这是不希望出现的结果，因为接下来的处理(金属沉积、蚀刻等)可能产出具有非均匀特征的器件。图7示出了这样的采用非平坦形貌镶嵌模板的观测结果。
当在第二绝缘层的露出表面上没有OTS SAM层的情况下执行电泳组装时，纳米元件被组装到了包括绝缘体区域以及导体区域(电极)在内的所有位置。在没有OTS SAM层的情况下，绝缘体和电极的表面能基本上相同，如图8A所示。在向绝缘体下面的金属薄板施加电势时，跨越绝缘体的电势下降不足以防止纳米元件组装，因而纳米元件被组装到了绝缘体上，从而降低了组装结果的选择性。图8B示出了没有OTS SAM层的纳米颗粒和SWNT组装的典型结果。
采用化学湿法将OTS SAM层施加到镶嵌模板上。在这一过程中，OTS SAM层还能够形成于金属电极上，因而其能够妨碍在金属电极上组装纳米元件。为了从金属电极上有选择地去除OTS SAM，采用“piranha溶液”对镶嵌模板执行化学处理。Piranha处理仅去除出现在金属电极上的OTS SAM，并使单分子层保留在绝缘体上不受影响。这一点通过图9所示的接触角测量得到了验证，在镶嵌模板上沉积OTS SAM层之后，在进行piranha处理之前和之后执行了所述测量。
由于对用于组装的SWNT的净化过程的原因，它们具有羧酸端基。在悬浮于去离子水中时，这些羧酸基将在充分高的pH下为SWNT赋予负电荷。由于施加的电势而作用于纳米元件上的电泳力直接与纳米元件上的电荷和电场强度成正比。在提高施加的电压时，电泳力成比例增大，从而使得组装到金属电极上的纳米元件的量增大。图9清楚地示出了电压对SWNT组装的显著影响。从这些结果可以看出，电极上的SWNT组装开始于1.5V和2V之间。超过施加的电势的临界值，SiO2引入的阻挡就失效了，纳米元件就能够组装到绝缘体表面上了，如图10所示。
在组装之后从悬浮液退出期间作用于纳米元件上的毛细力对纳米元件与镶嵌模板上的金属电极的粘附起着至关紧要的作用。为了获得更高的退出速度，由于毛细力而作用于纳米元件上的移除矩将更大，从而导致纳米元件的移除。必须针对给定类型的纳米元件和给定的施加电势对退出速度加以调整，可以如图11所示对其进行表征。可以通过保持施加电势的施加进一步提高粘附力。在文中所示的所有的这些实验结果中，都在模板退出过程中保持到电势的施加。
如果OTS SAM层在绝缘体表面上产生了劣化，那么可以预计在经过几个组装和转移周期之后，采用所述镶嵌模板的组装和转移过程将失败。如果绝缘体上的OTS SAM劣化，那么纳米元件能够组装到绝缘体上，从而导致低产出率。为了对镶嵌模板的通用性和鲁棒性进行测试，将在每个组装和转移周期之后测量绝缘体表面的接触角，图12中对其进行了标绘。在SAM在接下来的组装和转移周期内按照相同的速率劣化的假设的基础上由这些结果所做的外推得出了这样的估计，即，在140个周期之后，所述接触角将达到70°的值，在大约250个周期时接触角将达到50°的值。金属电极的接触角也将作为周期数的函数增大，最终饱和。如果采取值为50°的饱和接触角，那么OTS SAM层的单次涂覆的寿命周期大约为250个周期。在OTS SAM层发生了劣化时，可以向模板增加另一层OTS SAM层，从而使其能够重新用于组装和转移。
在转移过程中向衬底施加的温度对转换效率具有重要的影响。转移过程温度优选接近构成容纳衬底的聚合物的玻璃态转化温度的温度。图13对此进行演示。由该图显然可以看出，在所述过程温度升高到了PEN的Tg(155℃)以上时，组装纳米元件被完全转移，从而基本上获得了100％的转移产率。
使具有转移的纳米元件的柔性容纳衬底接受了弯曲测试。将圆柱形物体，例如，图14的插图所示的，用于弯曲测试。将具有转移SWNT和沉积电极的PEN膜缠绕到圆柱形物体的圆周上，并在弯曲状态下实施电阻测量。图14示出了结果。
文中采用的“基本上由……构成”不排除那些不会对权利要求的基本新颖特征造成显著不利影响的材料或步骤。可以采用“基本上由……构成”或者“由……构成”与文中对“包括”一词的任何叙述互换，尤其是在对合成物的成分的描述或者对器件的元件的描述当中。
尽管已经结合某些优选实施例描述了本发明，但是本领域技术人员在阅读了前述说明书之后将能够对文中阐述的构思和方法实施各种变化、等价替代和其他变更。
参考文献
[1]T.Kraus,L.Malaquin,H.Schmid,W.Riess,N.D.Spencer,H.Wolf,Naturenanotechnology 2007,2,570.
[2]C.Yilmaz,T.H.Kim,S.Somu,A.A.Busnaina,Nanotechnology,IEEETransactions on 2010,9,653.
[3]R.Krupke,F.Hennrich,H.Weber,M.Kappes,H.Lohneysen,Nano letters2003,3,1019.
[4]P.Maury,M.Escalante,D.N.Reinhoudt,J.Huskens,Advanced Materials2005,17,2718.
[5]Y.Xia,Y.Yin,Y.Lu,J.McLellan,Advanced Functional Materials 2003,13,907.
[6]L.Jaber-Ansari,M.G.Hahm,S.Somu,Y.E.Sanz,A.Busnaina,Y.J.Jung,Journal of the American Chemical Society 2008,131,804.
[7]X.Xiong,P.Makaram,A.Busnaina,K.Bakhtari,S.Somu,N.McGruer,J.Park,Applied physics letters 2006,89,193108.
[8]R.C.Bailey,K.J.Stevenson,J.T.Hupp,Advanced Materials 2000,12,1930.
[9]Q.Zhang,T.Xu,D.Butterfield,M.J.Misner,Du Yoel Ryu,T.Emrick,T.P.Russell,Nano letters 2005,5,357.
[10]E.Kumacheva,R.K.Golding,M.Allard,E.H.Sargent,Advanced Materials2002,14,221.
[11]B.Li,H.Y.Jung,H.Wang,Y.L.Kim,T.Kim,M.G.Hahm,A.Busnaina,M.Upmanyu,Y.J.Jung,Advanced Functional Materials 201 1,21,1810.
[12]J.H.Ahn,H.S.Kim,K.J.Lee,S.Jeon,S.J.Kang,Y.Sun,R.G.Nuzzo,J.A.Rogers,science 2006,314,1754.
[13]Y.Sun,H.H.Wang,Advanced Materials 2007,19,2818.
[14]D.Lee,T.Cui,Biosensors and Bioelectronics 2010,25,2259.
[15]B.Li,M.G.Hahm,Y.L.Kim,H.Y.Jung,S.Kar,Y.J.Jung,ACS nano 2011,5,4826.
[16]M.A.Meitl,Z.T.Zhu,V.Kumar,K.J.Lee,X.Feng,Y.Y.Huang,I.Adesida,R.G.Nuzzo,J.A.Rogers,Nature Materials 2005,5,33.
[17]F.N.Ishikawa,H.Chang,K.Ryu,P.Chen,A.Badmaev,L.Gomez De Arco,G.Shen,C.Zhou,ACS nano 2008,3,73.
[18]D.Hines,V.Ballarotto,E.Williams,Y.Shao,S.Solin,Journal of appliedphysics 2007,101,024503.
[19]T.Tsai,C.Lee,N.Tai,W.Tuan,Applied physics letters 2009,95,013107.
[20]T.Bibby,K.Holland,Journal of electronic materials 1998,27,1073.
[21]S.Siavoshi,C.Yilmaz,S.Somu,T.Musacchio,J.R.Upponi,V.P.Torchilin,A.Busnaina,Langmuir 201 1,27,7301.
[22]E.Artukovic,M.Kaempgen,D.Hecht,S.Roth,G.Gruner,Nano letters 2005,5,757.
[23]L.Hu,D.Hecht,G.Gruner,Nano letters 2004,4,2513.
[24]M.Fuhrer,J.Nygard,L.Shih,M.Forero,Y.G.Yoon,H.J.Choi,J.Ihm,S.G.Louie,A.Zettl,P.L.McEuen,science 2000,288,494.
[25]N.Inagaki,Plasma surface modification and plasma polymerization,CRC,1996.
[26]E.Liston,L.Martinu,M.Wertheimer,Journal of adhesion science andtechnology 1993,7,1091.

Claims (46)

1.一种用于图案化纳米元件的电泳组装和转移的镶嵌模板，所述模板包括：
衬底，所述衬底为平面；
第一绝缘层，所述第一绝缘层被设置在所述衬底的表面上；
粘附层，所述粘附层被设置在所述第一绝缘层的与所述衬底相对的表面上；
导电金属层，所述导电金属层被设置在所述粘附层的与所述第一绝缘层相对的表面上；
第二绝缘层，所述第二绝缘层被设置在所述导电金属层的与所述粘附层相对的表面上；以及
疏水涂层，所述疏水涂层有选择地被设置在所述第二绝缘层的与所述导电金属层相对的露出表面上；
其中，所述导电金属层是跨越所述衬底的至少一个区域连续的，并且所述导电金属层在所述导电金属层的所述区域内具有阻断所述第二绝缘层的升高特征的二维微米级或纳米级图案；其中，所述第二绝缘层填充所述升高特征之间的空间；并且其中，所述升高特征的露出表面和所述第二绝缘层的露出表面共平面。
2.根据权利要求1所述的镶嵌模板，其中，所述衬底包括硅或聚合物。
3.根据权利要求1所述的镶嵌模板，其中，所述衬底厚度为1μm至10μm。
4.根据权利要求1所述的镶嵌模板，其中，所述第一绝缘层包括二氧化硅、SiN4或聚合物。
5.根据权利要求1所述的镶嵌模板，其中，所述第一绝缘层厚度从5nm至500nm。
6.根据权利要求1所述的镶嵌模板，其中，所述粘附层包括从由铬、钛、二氧化钛、氮化钛、钽、氮化钽、钨及其组合构成的组中选择的材料。
7.根据权利要求1所述的镶嵌模板，其中，所述粘附层厚度为3nm至50nm。
8.根据权利要求1所述的镶嵌模板，其中，所述导电金属层包括金、银、钨、铝、钛、钌、铜及其组合。
9.根据权利要求1所述的镶嵌模板，其中，所述第二绝缘层包括从由SiO2、SiN4、Al2O3、有机聚合物及其组合构成的组中选择的材料。
10.根据权利要求1所述的镶嵌模板，其中，所述第二绝缘层具有从10nm至10μm的厚度。
11.根据权利要求1所述的镶嵌模板，其中，所述导电金属层包括具有从50nm至100μm的厚度的平面部分。
12.根据权利要求1所述的镶嵌模板，其中，所述疏水涂层是硅烷涂层。
13.根据权利要求1所述的镶嵌模板，其中，所述疏水涂层包括由烷基硅烷分子构成的单分子层。
14.根据权利要求1所述的镶嵌模板，其中，所述疏水涂层包括十八烷基三氯硅烷。
15.根据权利要求1所述的镶嵌模板，其中，所述疏水涂层的接触角为90至110°。
16.根据权利要求1所述的镶嵌模板，其中，所述疏水涂层的接触角为100°。
17.根据权利要求1所述的镶嵌模板，其中，所露出的升高特征表面的接触角为15至21°。
18.根据权利要求1所述的镶嵌模板，其中，所露出的升高特征表面的接触角为18°。
19.根据权利要求1所述的镶嵌模板，其中，所述升高特征的高度与所述第二绝缘层的厚度相同。
20.根据权利要求1所述的镶嵌模板，其中，所述升高特征包括为线性的特征。
21.根据权利要求20所述的镶嵌模板，其中，所述线性的特征是直的、弯曲的、相交的，或者形成环、三角形或矩形。
22.根据权利要求1所述的镶嵌模板，其中，所述升高特征具有从10nm至100μm的宽度。
23.根据权利要求1所述的镶嵌模板，其中，所述升高特征具有从10nm到10cm的长度。
24.根据权利要求1所述的镶嵌模板，其中，所述区域内的所述升高特征通过所述导电金属层相互电接触。
25.根据权利要求1所述的镶嵌模板，其中，所述升高特征的露出表面没有所述疏水涂层。
26.根据权利要求1所述的镶嵌模板，其中，所述模板是柔性的。
27.根据权利要求1所述的镶嵌模板，还包括以非共价键的方式附着到所述升高特征的露出表面上的多个纳米元件，其中，所述第二绝缘层的所述露出表面没有附着的纳米元件。
28.根据权利要求27所述的镶嵌模板，其中，所述纳米元件是纳米颗粒、单壁碳纳米管、多壁碳纳米管、纳米线、纳米纤维、并五苯分子、碳球分子或聚合物。
29.根据权利要求27所述的镶嵌模板，其中，所述纳米元件是导电的、半导电的或者绝缘的。
30.一种用于通过纳米压印转移图案化纳米元件的纳米元件转移系统，所述系统包括根据权利要求27所述的镶嵌模板以及用于容纳所述多个纳米元件的柔性聚合物衬底。
31.根据权利要求30所述的纳米元件转移系统，其中，所述柔性聚合物衬底包括聚萘二甲酸乙二酯、聚碳酸酯、聚苯乙烯、聚对苯二甲酸乙二醇酯、聚酰亚胺或其组合。
32.根据权利要求30所述的纳米元件转移系统，还包括用于在高于环境温度的选定温度处在所述镶嵌模板和所述柔性聚合物衬底之间施加压力的热调节压印装置。
33.根据权利要求32所述的纳米元件转移系统，其中，所述热调节压印装置能够在高于所述柔性聚合物衬底的玻璃态转化温度的温度处工作。
34.根据权利要求32所述的纳米元件转移系统，其中，所述热调节压印装置能够在至少160℃的温度处在所述镶嵌模板和所述柔性聚合物衬底之间施加至少170psi的压力。
35.根据权利要求30所述的纳米元件转移系统，其中，所述柔性聚合物衬底具有小于5°的接触角，并且所述镶嵌模板上的所述升高特征的露出表面具有18°的接触角。
36.根据权利要求30所述的纳米元件转移系统，其中，已经采用氧等离子体对所述柔性聚合物衬底进行了处理，从而使其表现出较小的疏水性。
37.一种制造根据权利要求1所述的镶嵌模板的方法，所述方法包括以下步骤：
(a)提供为平面的衬底；
(b)在所述衬底的表面上沉积第一绝缘层；
(c)任选将粘附层沉积到所述第一绝缘层上；
(d)将导电金属层沉积到所述粘附层上，或者在没有所述粘附层的情况下沉积到所述第一绝缘层上；
(e)将光刻抗蚀剂层沉积到所述导电金属层上；
(f)执行光刻，从而在所述抗蚀剂层内建立空隙的二维图案，由此使所述导电金属层的表面在所述空隙内露出；
(g)对所述金属层的所述表面进行蚀刻；
(h)去除所述抗蚀剂层，从而使所述导电金属层的整个表面露出，其中，所述导电金属层包括升高特征的二维图案；
(i)沉积绝缘材料，以覆盖所述导电金属层，包括所述升高特征；
(j)通过化学机械抛光法去除所述绝缘材料以及所述升高特征的一部分，由此使所述升高特征和所述绝缘材料平坦化，从而使得升高特征的二维图案具有相互之间共平面并且与所述绝缘材料的露出表面共平面的露出表面；以及
(k)采用烷基硅烷的疏水涂层使所述绝缘材料的露出表面有选择地硅烷化。
38.根据权利要求37所述的方法，还包括以下步骤：
(l)在不去除所述绝缘层上的所述疏水涂层的情况下对所述导电金属层的所述升高特征的所述露出表面进行化学清洁。
39.一种在镶嵌模板上形成纳米元件的图案化组件的方法，所述方法包括以下步骤：
(a)提供根据权利要求1所述的镶嵌模板；
(b)将所述镶嵌模板浸入到纳米元件的液体悬浮液内；
(c)在所述镶嵌模板的所述导电金属层和处于所述液体悬浮液中的反电极之间施加电压，由此将纳米元件从所述悬浮液中有选择地组装到所述镶嵌模板的所述导电金属层的所述升高特征的露出表面上，但并不组装到所述镶嵌模板的第二绝缘层的露出表面上；
(d)在像步骤(c)中一样继续施加电压的同时将所述镶嵌模板和纳米元件组件从所述液体悬浮液中退出；以及
(e)对所述镶嵌模板进行干燥。
40.根据权利要求39所述的方法，其中，在步骤(c)和(d)期间，所述镶嵌模板的所述导电金属层为正，所述反电极为负，并且对所述液体悬浮液的pH进行调整，从而使所述纳米元件具有负电荷。
41.根据权利要求39所述的方法，其中，在步骤(c)和(d)期间，所述镶嵌模板的所述导电金属层为负，所述反电极为正，并且对所述液体悬浮液的pH进行调整，从而使所述纳米元件具有正电荷。
42.根据权利要求39所述的方法，其中，在步骤(c)和(d)中施加的电压足够高，从而跨越所述镶嵌模板的所述导电金属层的所述升高特征的全部露出表面提供组件。
43.根据权利要求39所述的方法，其中，步骤(d)中的所述镶嵌模板退出速度足够低，从而使所述纳米元件的图案化组件在整个退出过程中保持在所述镶嵌模板的所述导电金属层的所述升高特征的表面上。
44.根据权利要求39所述的方法，其中，步骤(c)和(d)中的电压处于1.5到7V的范围内，并且步骤(d)中的所述退出速度处于从1到15mm/min的范围内。
45.一种对纳米元件的二维图案化组件进行组装并将其转移到柔性聚合物衬底上的方法，所述方法包括以下步骤：
(a)提供根据权利要求30所述的纳米元件转移系统和纳米元件的液体悬浮液；
(b)根据权利要求39所述的方法执行来自所述液体悬浮液的纳米元件的电泳组装，从而得到所述镶嵌模板上的纳米元件的图案化组件；
(c)使所述纳米元件的图案化组件与所述柔性聚合物衬底接触，并且施加压力，由此将所述纳米元件的图案化组件转移到所述柔性聚合物衬底上；
其中，在高于所述柔性聚合物衬底的玻璃态转化温度的温度处执行步骤(c)。
46.一种将纳米元件的二维图案化组件转移到柔性聚合物衬底上的方法，所述方法包括以下步骤：
(a)提供处于镶嵌模板上的纳米元件的二维图案化组件和柔性聚合物衬底；
(b)使纳米元件的所述图案化组件与所述柔性聚合物衬底接触，并且施加压力，由此将所述纳米元件的图案化组件转移到所述柔性聚合物衬底上；其中，在高于所述柔性聚合物衬底的玻璃态转化温度的温度处执行所述接触。
CN201280066438.9A 2011-11-08 2012-11-08 用于纳米元件的定向组装和转移的镶嵌模板 Expired - Fee Related CN104040694B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161556904P 2011-11-08 2011-11-08
US61/556,904 2011-11-08
US201161557594P 2011-11-09 2011-11-09
US61/557,594 2011-11-09
PCT/US2012/064176 WO2013070931A1 (en) 2011-11-08 2012-11-08 Damascene template for directed assembly and transfer of nanoelements

Publications (2)

Publication Number Publication Date
CN104040694A CN104040694A (zh) 2014-09-10
CN104040694B true CN104040694B (zh) 2018-04-06

Family

ID=48290550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280066438.9A Expired - Fee Related CN104040694B (zh) 2011-11-08 2012-11-08 用于纳米元件的定向组装和转移的镶嵌模板

Country Status (6)

Country Link
US (3) US9365946B2 (zh)
EP (1) EP2777068B1 (zh)
JP (1) JP6126108B2 (zh)
KR (2) KR102129399B1 (zh)
CN (1) CN104040694B (zh)
WO (1) WO2013070931A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104040694B (zh) * 2011-11-08 2018-04-06 东北大学 用于纳米元件的定向组装和转移的镶嵌模板
CN103512923B (zh) * 2013-09-24 2016-04-13 西安交通大学 基于纳米粒子自组装网状线结构的氢气传感器制造方法
EP3135631B1 (en) * 2015-08-24 2024-04-10 Graphenea Semiconductor S.L.U. Method for transferring graphene
US10418235B2 (en) * 2015-09-17 2019-09-17 Milara Incorporated Systems and methods for forming electronic devices from nanomaterials
JP7026120B2 (ja) * 2017-02-10 2022-02-25 ノースイースタン ユニバーシティ 化学機械的平坦化なしで製作されたナノ要素プリンティング用のダマシンテンプレート
CN107202538B (zh) * 2017-06-21 2019-05-07 吉林大学 一种裂纹应变式仿生传感器的可控制造方法
CN107352506A (zh) * 2017-07-13 2017-11-17 武汉科技大学城市学院 一种实现金属纳米材料转移的方法
US11049900B2 (en) 2018-08-30 2021-06-29 Analog Devices, Inc. Monolithically integrated nanoemitter light source assembly
CN111233344B (zh) * 2018-11-29 2022-01-07 比亚迪股份有限公司 装饰玻璃及其制备方法和应用
CN109866416B (zh) * 2019-03-12 2021-03-30 上海幂方电子科技有限公司 全数字化纳米增材制造系统及其工作方法
CN110305581B (zh) * 2019-06-28 2021-12-10 蚌埠金实科技有限公司 一种有机硅浸渍漆及其制备方法和应用
US11430735B2 (en) 2020-02-14 2022-08-30 International Business Machines Corporation Barrier removal for conductor in top via integration scheme
US11276611B2 (en) 2020-03-17 2022-03-15 International Business Machines Corporation Top via on subtractively etched conductive line
WO2021202741A1 (en) 2020-03-31 2021-10-07 Rashid Mavliev Methods and systems of forming metal interconnect layers
US11343904B1 (en) * 2020-06-08 2022-05-24 United States Of America As Represented By The Administrator Of Nasa Multi-functional nanomaterial sensor platform
KR102398151B1 (ko) 2020-09-07 2022-05-16 주식회사 포스코 연성이 우수한 초고강도 강판의 제조방법 및 이를 이용하여 제조된 초고강도 강판
KR20230056822A (ko) 2021-10-20 2023-04-28 주식회사 포스코 연성이 우수한 초고강도 강판 및 그 제조방법
KR20230087773A (ko) 2021-12-10 2023-06-19 주식회사 포스코 강도 및 연성이 우수한 강판 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142362A (zh) * 2010-02-02 2011-08-03 中国科学院上海微系统与信息技术研究所 利用金属化合物的电泳沉积图案进行光刻的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10122324A1 (de) * 2001-05-08 2002-11-14 Philips Corp Intellectual Pty Flexible integrierte monolithische Schaltung
US8703501B2 (en) * 2005-06-07 2014-04-22 Northeastern University Directed assembly of a conducting polymer
US20100215909A1 (en) * 2005-09-15 2010-08-26 Macdonald Susan S Photomask for the Fabrication of a Dual Damascene Structure and Method for Forming the Same
US9388047B2 (en) * 2005-12-01 2016-07-12 Northeastern University Directed assembly of carbon nanotubes and nanoparticles using nanotemplates
JP5414011B2 (ja) * 2006-05-23 2014-02-12 国立大学法人京都大学 微細構造体、パターン媒体、及びそれらの製造方法
US8308886B2 (en) * 2006-07-17 2012-11-13 E I Du Pont De Nemours And Company Donor elements and processes for thermal transfer of nanoparticle layers
JP4977508B2 (ja) * 2007-03-26 2012-07-18 アイメック ダメージの入った多孔性誘電体の処理方法
WO2009075720A2 (en) * 2007-11-21 2009-06-18 Northeastern University Patterned nanosubstrates made by directed self assembly of amphiphilic molecules
US7998864B2 (en) * 2008-01-29 2011-08-16 International Business Machines Corporation Noble metal cap for interconnect structures
KR100984182B1 (ko) * 2008-04-14 2010-09-28 삼성전자주식회사 비휘발성 메모리 장치 및 이의 제조 방법
US9343665B2 (en) * 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US8784673B2 (en) * 2008-11-14 2014-07-22 Northeastern University Highly organized single-walled carbon nanotube networks and method of making using template guided fluidic assembly
JP5281386B2 (ja) * 2008-12-22 2013-09-04 株式会社日立製作所 高分子薄膜及びパターン媒体並びにこれらの製造方法
EP2483919B1 (en) * 2009-10-01 2021-04-28 Northeastern University Method for fabricating nanoscale interconnects
WO2011123786A2 (en) * 2010-04-02 2011-10-06 Rhodia Operations Selective nanoparticle assembly systems and methods
WO2012075006A2 (en) * 2010-11-29 2012-06-07 Northeastern University High rate electric field driven nanoelement assembly on an insulated surface
CN104040694B (zh) * 2011-11-08 2018-04-06 东北大学 用于纳米元件的定向组装和转移的镶嵌模板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142362A (zh) * 2010-02-02 2011-08-03 中国科学院上海微系统与信息技术研究所 利用金属化合物的电泳沉积图案进行光刻的方法

Also Published As

Publication number Publication date
WO2013070931A1 (en) 2013-05-16
US20190161883A1 (en) 2019-05-30
KR102043920B1 (ko) 2019-11-12
US20140318967A1 (en) 2014-10-30
KR102129399B1 (ko) 2020-07-02
US20170009365A1 (en) 2017-01-12
US10208394B2 (en) 2019-02-19
KR20190128255A (ko) 2019-11-15
EP2777068B1 (en) 2017-01-11
EP2777068A1 (en) 2014-09-17
EP2777068A4 (en) 2015-04-08
CN104040694A (zh) 2014-09-10
JP6126108B2 (ja) 2017-05-10
US10815582B2 (en) 2020-10-27
US9365946B2 (en) 2016-06-14
JP2015506088A (ja) 2015-02-26
KR20140097332A (ko) 2014-08-06

Similar Documents

Publication Publication Date Title
CN104040694B (zh) 用于纳米元件的定向组装和转移的镶嵌模板
Park et al. Nanoscale patterning and electronics on flexible substrate by direct nanoimprinting of metallic nanoparticles
US9388047B2 (en) Directed assembly of carbon nanotubes and nanoparticles using nanotemplates
JP4892684B2 (ja) ナノスケール電気リソグラフィー法
CN101638219B (zh) 纳米图形化中凸起效应的去除方法
Liao et al. Patterned Close‐Packed Nanoparticle Arrays with Controllable Dimensions and Precise Locations
Mesquida et al. Maskless nanofabrication using the electrostatic attachment of gold particles to electrically patterned surfaces
US11081335B2 (en) Methods for forming electronic devices from nanomaterials
US7504014B2 (en) High density interconnections with nanowiring
Horváth et al. Fabrication of Large Area Sub‐200 nm Conducting Electrode Arrays by Self‐Confinement of Spincoated Metal Nanoparticle Inks
KR100549227B1 (ko) 유기분자 소자의 제작 방법
Xia et al. Nanoimprint lithography enables memristor crossbars and hybrid circuits
JP7026120B2 (ja) 化学機械的平坦化なしで製作されたナノ要素プリンティング用のダマシンテンプレート
US8629422B2 (en) Deposition of materials
WO2004096699A1 (en) Method of manufacturing a nanoscale conductive device
US20070212808A1 (en) Method of selective removal of organophosphonic acid molecules from their self-assembled monolayer on Si substrates
JP6157597B2 (ja) 表面にナノ物体を位置付けるための方法および装置
Jaber-Ansari Fluidic assembly of highly organized single-wall carbon nanotubes in nano and micro scales—Characterization and investigation of the assembly mechanism
Jang Low mass MEMS/NEMS switch for a substitute of CMOS transistor using single-walled carbon nanotube thin film
Park et al. Micro/nanoscale structure fabrication by direct nanoimprinting of metallic and semiconducting nanoparticles
Han et al. Line Patterning using a Scanning Probe Lithography Technique based on Convolution Method#
Makaram Directed assembly techniques for nano-manufacturing of scalable single walled carbon nanotube based devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180406

Termination date: 20211108