CN103887068B - 多层陶瓷电容器及用于安装该多层陶瓷电容器的板 - Google Patents
多层陶瓷电容器及用于安装该多层陶瓷电容器的板 Download PDFInfo
- Publication number
- CN103887068B CN103887068B CN201310117266.XA CN201310117266A CN103887068B CN 103887068 B CN103887068 B CN 103887068B CN 201310117266 A CN201310117266 A CN 201310117266A CN 103887068 B CN103887068 B CN 103887068B
- Authority
- CN
- China
- Prior art keywords
- layer
- thickness
- ceramic body
- active layer
- caldding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2045—Protection against vibrations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
提供了一种多层陶瓷电容器,该多层陶瓷电容器包括:陶瓷本体;活性层,该活性层包括形成为交替地暴露于陶瓷本体的两个端面的多个电极;上覆盖层;下覆盖层,该下覆盖层具有大于上覆盖层的厚度;和外部电极,其中,当从活性层的最下部的内部电极的端部到覆叠陶瓷本体的下表面的一部分的外部电极的端部的距离是E,从外部电极的端部到活性层的最下部的内部电极的最短距离是T并且陶瓷本体在长度方向上的边缘是F时,满足1.2≤E/T和30μm≤F。
Description
相关专利申请的交叉引用
本申请要求2012年12月20日在韩国知识产权局提交的韩国专利申请No.10-2012-0149348的优先权,其公开的内容通过引用并入本申请。
技术领域
本发明涉及多层陶瓷电容器及用于安装该多层陶瓷电容器的板。
背景技术
多层陶瓷电容器(层压的芯片电子元件)是安装在多种电子产品的印刷电路板(PCB)上的芯片式电容器(chip-type condenser),用于充电和放电。所述电子产品例如为像液晶显示器(LCDs)、等离子显示板(PDPs)等的成像装置(或视频显示设备)、计算机、个人数字助理(PDAs)、移动式电话等。
多层陶瓷电容器(MLCC)具有例如紧凑、可靠的高电容和容易安装等优点,可以用作多种电子器件的元件。
多层陶瓷电容器可以包括多层电介质层和内部电极,该多层陶瓷电容器具有这样的结构:其中具有不同极性的内部电极在电介质层之间交替地层压。
电介质层具有压电和电伸缩的特性。这样,当直流(DC)或交流(AC)电压施加到多层陶瓷电容器时,在内部电极之间发生压电现象,以产生振动。
振动可以通过多层陶瓷电容器的外部电极传递到安装多层陶瓷电容器的印刷电路板,引起印刷电路板整体变成声学上的辐射面(acoustically radiating surface),从而产生作为噪声的振动声音。
振动声音可以相当于从20Hz到2000Hz范围内且使得用户不舒服的声频,这样可能导致用户感觉不舒适的振动声音就是所谓的噪声,因此需要研究减低噪声的方法。
此外,在多层陶瓷电容器中,小于陶瓷板并具有预定厚度的内部电极印刷在陶瓷板上并且分别在其上印刷有内部电极的多片陶瓷板层压,在边缘部分和在其上形成有内部电极的电介质层之间不可避免地产生梯级(steps),这些梯级可能在内部电极的最外部分最为严重。
在有梯级的情况下,如果施加热冲击或如果施加由在其上安装有多层陶瓷电容器的印刷电路板(PCB)变形引起的应力,电介质层部分可能产生脱层或者可能产生裂纹。
此外,由于脱层或裂纹,湿气或其它外来物质可能渗透到内部电极的暴露表面,这会降低绝缘阻抗和可靠性等。在具有大量层压板的高电容产品中,这样的问题可能会加剧。
下文的专利文献1涉及一种多层陶瓷电容器,其中下覆盖层比上覆盖层厚,但是没有公开关于内部电极的最外端部和外部电极的端部之间的距离的数值限制。
[相关的现有技术文献]
(专利文献1)日本专利公开出版物No.6-215978
发明内容
在相关的技术中,需要涉及一种多层陶瓷电容器(MLCC)的新颖的方案,通过补偿在边缘部分和其上形成有内部电极的电介质层之间的梯级,能够阻止由于热冲击或机械冲击(例如因为在其上安装多层陶瓷电容器而引起翘曲的印刷电路板所产生的应力)导致的脱层或裂纹,从而减小由于压电现象的振动引起的噪声。
根据本发明的一方面,提供了一种多层陶瓷电容器,包括:陶瓷本体,多层电介质层层压在该陶瓷本体中;活性层,该活性层包括形成为交替地暴露于陶瓷本体的两个端面的多个内部电极并形成电容,所述电介质层插入在多个内部电极之间;在活性层的上部形成的上覆盖层;在活性层的下部形成的下覆盖层,该下覆盖层的厚度大于上覆盖层的厚度;和外部电极,该外部电极覆盖陶瓷本体的两个端以及上表面和下表面的部分,其中当从活性层的最下部的内部电极的端部到覆盖陶瓷本体的下表面的一部分的外部电极的端部的距离是E、从外部电极的端部到活性层的最下部的内部电极的最短距离是T并且陶瓷本体在长度方向的边缘(margin)是F时,满足1.2≤E/T和30μm≤F。
当陶瓷本体的总厚度的一半是A、下覆盖层的厚度是B、活性层的总厚度的一半是C、上覆盖层的厚度是D时,活性层的中心部偏离陶瓷本体的中心部的比率(B+C)/A可以满足1.063≤(B+C)/A≤1.745。
上覆盖层的厚度D和下覆盖层的厚度B之间的比率(D/B或D:B)可以满足0.021≤D/B≤0.422的范围。
下覆盖层的厚度B与陶瓷本体的厚度的一半A的比率(B/A)可以满足0.329≤B/A≤1.522的范围。
活性层的厚度的一半C与下覆盖层的厚度B的比率(C/B)可以满足0.146≤C/B≤2.458的范围。
由于当施加电压时,在活性层的中心部产生的应变(strain)和在下覆盖层产生的应变之间的差异,在陶瓷本体的两个端部形成的拐点(point of inflection,PI)可以在厚度方向上形成在陶瓷本体的中心部之下。
暴露于陶瓷本体的端面的第一内部电极和第二内部电极的部分可以向内成锥形。
不从陶瓷本体向外暴露的第一内部电极和第二内部电极的另外的表面的转角部分(corner portion)可以向内成锥形。
根据本发明的另一个方面,提供了一种安装板,该安装板上允许安装多层陶瓷电容器(MLCC),所述安装板包括:印刷电路板,该印刷电路板具有一对电极垫(electrodepad),该对电极垫形成在印刷电路板的上部;和安装在印刷电路板上的多层陶瓷电容器,其中,多层陶瓷电容器包括陶瓷本体,多层电介质层层压在该陶瓷本体中,活性层,该活性层包括形成为交替地暴露于陶瓷本体的两个端面的多个内部电极并形成电容,电介质层插入在多个内部电极之间,上覆盖层,该上覆盖层形成在活性层的上部,下覆盖层,该下覆盖层形成在活性层的下部,并且该下覆盖层的厚度大于上覆盖层的厚度,以及第一外部电极和第二外部电极,该第一外部电极和第二外部电极覆盖陶瓷本体的两个端面并通过焊料连接于第一电极垫和第二电极垫,其中,当从活性层的最下部的内部电极的端部到覆盖陶瓷本体的下表面的一部分的外部电极的端部的距离是E、从外部电极的端部到活性层的最下部的内部电极的最短距离是T并且陶瓷本体在长度方向的边缘是F时,满足1.2≤E/T和30μm≤F。
由于当施加电压时,在活性层的中心部产生的应变和在下覆盖层产生的应变之间的差异,在陶瓷本体两个端部形成的拐点(PI)可以形成为比焊料的高度低。
附图说明
依照下列结合附图的详细说明,将对本发明上述的和其他的方面、特征和其他优点有更加清楚地了解,其中:
图1是根据本发明的实施方式的多层陶瓷电容器(MLCC)的部分剖面的示意性的透视图;
图2是沿多层陶瓷电容器的长度方向截取图1的多层陶瓷电容器的剖视图;
图3是在长度方向沿着多层陶瓷电容器的长度方向截取图1的多层陶瓷电容器的示意性的剖视图,以显示包含在多层陶瓷电容器中的元件的尺寸关系;
图4图示了安装在印刷电路板(PCB)上的图1的多层陶瓷电容器的透视图;
图5是沿长度方向截取图4的多层陶瓷电容器和印刷电路板的剖视图;
图6图示了安装在印刷电路板上且因施加电压而变形的图5的多层陶瓷电容器的示意性的剖视图;和
图7至图13图示了应用于根据本发明实施方式的多层陶瓷电容器的内部电极的多种变形方式的剖视图。
具体实施方式
现在,将依照附图对本发明的实施方式例进行详细解释。
然而,本发明可以具体表现为多种不同的形式,并且不能理解为限制于本文中阐述的实施方式。
相反地,提供这些实施方式,以使本发明将变得全面和完整,并且将向本领域技术人员完全传达本发明的范围。
在图中,为了清楚起见,元件的形状和尺寸可能被放大,在整个文件中使用相同的附图标记指示相同或相似的元件。
此外,在各个实施方式的附图中图示的相同概念的范围内,具有相同功能的元件将使用相同的附图标记进行描述。
为了阐明本发明的实施方式,六面体的方向可以如下定义:在图1中表示的L、W和T分别指示长度方向、宽度方向和厚度方向。这里,厚度方向可以用于与层压电介质层的层压方向具有相同的概念。
此外,在本实施方式中,为了描述的目的,在陶瓷本体的长度方向上形成第一外部电极和第二外部电极的表面设定为水平端面,与其垂直的表面设定为左侧面和右侧面。
多层陶瓷电容器(MLCC)
参考图1至图2,根据本发明实施方式的多层陶瓷电容器100可以包括陶瓷本体110,具有第一内部电极121和第二内部电极122的活性层115,上覆盖层112和下覆盖层113,和覆盖陶瓷本体110的两个端面的第一外部电极和第二外部电极132。
陶瓷本体110通过层压多层电介质层111并随后对其烧制来形成,陶瓷本体110的结构和尺寸以及电介质层111的叠层数量并不限制于本实施方式中所图示的。
此外,形成陶瓷本体110的多层电介质层111处于烧结状态,相邻的电介质层110可以形成一体的,使得多层电介质层111之间的边界在不使用扫描电子显微镜(SEM)情况下可以非显而易见。
陶瓷本体110可以包括活性层115以及上层112和下层113,所述活性层115作为有助于形成电容的电容器的一部分,上层112和下层113作为边缘部分并形成在活性层115的上部和下部。
活性层115可以通过重复地层压其间插入有电介质层115的第一内部电极121和第二内部电极122而形成。
在此,电介质层111的厚度可以根据多层陶瓷电容器100的电容的设计任意地改变。优选的是,一个电介质层111的厚度在烧制操作之后可以是0.1μm到10.0μm的范围,但是本发明并不限制于此。
此外,电介质层111可以由具有高介电常数(或高K-电介质)的陶瓷粉末制造,例如钛酸钡(BaTiO3)基粉末、钛酸锶(SrTiO3)基粉末等,但是本发明并不限制于此。
除了它们不包括内部电极,上覆盖层112和下覆盖层123可以由与电介质层111相同的材料制造并具有与电介质层111相同的结构。
上覆盖层112和下覆盖层123可以通过在活性层115的上表面和下表面上层压单层电介质层或两层或多层电介质层而形成,并且主要用于防止由于物理或化学应力导致的第一内部电极121和第二内部电极122的损坏。
另外,下覆盖层113可以具有大于上覆盖层112的厚度,通过增加电介质层的叠层量,使得下覆盖层113的厚度大于上覆盖层112的厚度。
同时,第一内部电极121和第二内部电极122(具有不同极性的一对电极)可以通过(在陶瓷基片上)印刷包括导电金属的导电浆料来形成,以具有预定的厚度,使得第一内部电极121和第二内部电极122沿电介质层111的层压方向交替地暴露于两个端面,并且可以通过设置在其间的电介质层111彼此电绝缘。
即,第一内部电极121和第二内部电极122可以通过其交替地暴露于陶瓷本体110的两个端面的部分与第一外部电极131和第二外部电极132电连接。
这样,当电压施加到第一外部电极131和第二外部电极132时,电荷在相互面对的第一内部电极121和第二内部电极122之间累积,在此,多层陶瓷电容器100的电容与第一内部电极121和第二内部电极122的相互重叠区域的面积成比例。
根据用途,可以确定第一内部电极和第二内部电极的厚度。例如,第一内部电极和第二内部电极的厚度可以确定为0.2μm到1.0μm的范围,但是本发明并不限制于此。
此外,包括在导电浆料中形成第一内部电极121和第二内部电极122的导电金属可以是镍(Ni)、铜(Cu)、钯(Pd)或它们的合金,但是本发明并不限制于此。
此外,导电浆料可以通过筛选法、凹板印刷方法等印刷,但是本发明并不限制于此。
第一外部电极131和第二外部电极132可以由包括导电金属的导电浆料制造且可以覆盖陶瓷本体110的两个端面和上表面和下表面的部分,并且导电金属可以是镍(Ni)、铜(Cu)、钯(Pd)、金(Au)或者它们的合金,但是本发明并不限制于此。
在此,当多层陶瓷电容器安装在印刷电路板(PCB)上时,梯级主要在第一外部电极131和第二外部电极132与第一内部电极121和第二内部电极122的端部之间产生,因此需要调整其间的距离,以减少脱层和裂纹的发生,从而增加可靠性。
在图2中,定义从活性层115的最下部的第二内部电极122的端部到覆盖陶瓷本体110的下表面的一部分的第一外部电极131的端部的距离为E,从第一外部电极131的端部到最下部的第二内部电极122的最短距离为T,以及在长度方向上从陶瓷本体110的一个端面到第二内部电极122的端部的边缘为F。
在此,通过减少脱层和裂纹的产生而能够提高可靠性的范围可以是1.2≤E/T。
假如1.2大于E/T,机械冲击(例如由于印刷电路板变形而产生的应力)集中的部分可以设定为与陶瓷体110的形成有梯级的部分一致或者靠近于陶瓷体100的形成有梯级部分,增大了弯曲裂纹的产生率。
此外,在长度方向上,陶瓷本体110的边缘F可以设定为等于或大于30μm,以防止产生脱层。
如果在长度方向上,陶瓷本体100的边缘F小于30μm,由于边缘不够可能增加脱层的产生。
在下文中,将描述包括在根据本实施方式的多层陶瓷电容器中的组成元件与噪声之间的关系。
参考图3,定义陶瓷本体110的总厚度的一半为A,下覆盖层113的厚度为B,活性层115的总厚度的一半是C,上覆盖层112的厚度是D。
在此,陶瓷本体110的总厚度指的是从陶瓷本体110的上表面ST到陶瓷本体110的下表面SB的距离,并且活性层115的总厚度指的是从形成在活性层115的最上部的第一内部电极121的上表面到形成在活性层115的最下部的第二内部电极122的下表面的距离。
此外,下覆盖层113的厚度B指的是在厚度方向上从形成在活性层115的最下部的第二内部电极122的下表面到陶瓷本体110的下表面SB的距离,并且上覆盖层112的厚度D指的是在厚度方向上从形成在活性层115的最上部的第一内部电极121的上表面到陶瓷本体110的上表面ST的距离。
当具有不同极性的电压施加到形成在多层陶瓷电容器100的两个端部的第一外部电极131和第二外部电极132上时,由于电介质层111的反压电效应(inversepiezoelectric effect),陶瓷本体110在厚度方向上伸展和收缩,同时与陶瓷本体110在厚度方向上伸展和收缩相反,第一外部电极131和第二外部电极132的两个端部由于泊松效应而收缩和伸展。
在此,活性层115的中心部是沿第一外部电极131和第二外部电极132的长度方向在陶瓷本体110的两个端部最大限度地伸展和收缩的部分,这导致了噪声。
即,在本实施方式中,为了减少噪声,当施加电压时,由于在活性层150的中心部CLA中产生的应变和在下覆盖层113中产生的应变之间的差异,拐点(PI)可能形成在沿厚度方向位于陶瓷本体110的中心部CLC之下的陶瓷本体110的两个端部。
在此,为了进一步减少噪声,优选的是,活性层115的中心部CLA偏离陶瓷本体110的中心部的比率((B+C):A)满足1.063≤(B+C)/A≤1.745。
此外,在陶瓷本体110的厚度D的一半(A)和下覆盖层113的厚度B之间的比率(B:A)(或B/A)满足0.329≤B/A≤1.522。
此外,下覆盖层113的厚度B和活性层115的厚度的一半(C)之间的比率可以满足0.146≤C/B≤2.458。
实验实施例
根据本发明实施方式和对比例的多层陶瓷电容器(MLCC)如下制造。
通过下面的步骤制造根据实施例的多层陶瓷电容器。
首先,将包括例如钛酸钡(BaTiO3)等粉末的浆料涂覆到承载膜,然后干燥,以制备具有1.8μm厚度的多片陶瓷基片。
然后,通过利用筛在陶瓷基片上涂覆用于镍内部电极的导电浆料而形成内部电极。
层压大约三百七十(370)片陶瓷基片,并且在此,层压在其上形成有内部电极的陶瓷基片之下的不带有内部电极的陶瓷基片多于层压在其上形成有内部电极的陶瓷基片之上的不带有内部电极的陶瓷基片。叠层(或叠层体)在85℃的1000kgf/cm2的压力条件下等压压缩。压制完成的陶瓷层压板分离成单独的芯片,并且通过在大气环境下将分离的芯片在230℃下保持60个小时来执行脱脂步骤(debinding process)。
其后,在低压情况下,芯片在低于Ni/NiO平衡氧分压的氧分压10-11atm~10-10atm下烧制,使得内部电极不会被氧化。在烧制操作之后,层压的芯片电容器的芯片尺寸(长×宽(L×W))是1.64mm×0.88mm(L×W,1608尺寸)。在此,在长×宽中的制造公差确定为±0.1mm,并且满足制造公差的芯片的噪声在实验中测得。
其后,芯片进行例如外部电极形成工艺、镀覆工艺等工艺,以制造多层陶瓷电容器。
[表1]
*指的是对比例,并且AN是噪声
基于扫描电子显微镜(SEM)获取的图像,在表1中的数据通过测量从如图3所示的宽度(W)方向上的陶瓷本体的中心部沿长度方向(L)和厚度方向(T)截取的多层陶瓷电容器100的陶瓷本体110的中心部的截面的尺寸而获得。
在此,如上所述,陶瓷本体110的总厚度的一半定义为A,下覆盖层113的厚度定义为B,活性层115的总厚度的一半定义为C,并且上覆盖层112的厚度定义为D。
为了测量噪声,用于测量噪声的每块板的单个样本(MLCC)在垂直方向上能区分并安装在印刷电路板上,之后,板安装在测量夹具中。
其后,通过利用直流电源和信号发生器(或函数发生器)将直流电压和交流电压施加到安装在测量夹具中的样品的两端。噪声通过直接安装在印刷电路板上的扩音器测量。
在表1中,样品1到3是具有对称覆盖结构的对比例,其中下覆盖层113的厚度B和上覆盖层112的厚度D大体上相同,并且样品4到13是具有上覆盖层112的厚度D大于下覆盖层113的厚度B的结构的对比例。
样品14、15和35到37是下覆盖层113的厚度B大于上覆盖层112的厚度D的结构的对比例,并且样品16到34是本发明的实施覆方式。
在此,当(B+C)/A接近为1时,其意味着活性层115的中心部没有明显地偏离于陶瓷本体110的中心部。具有覆盖对称结构,其中具有下覆盖层113的厚度B和上覆盖层112的厚度D大体上相同的对称覆盖结构的样品1到3的(B+C))/A的值接近为1。
当(B+C)/A大于1时,其可以意味着活性层115的中心部沿向上的方向偏离陶瓷本体110的中心部,并且当(B+C)/A小于1时,其可以意味着活性层115的中心部沿向下的方向偏离陶瓷本体110的中心部。
参考表1,可以看到的是,在样品16到34中,活性层115的中心部偏离陶瓷本体110的中心部的比率(B+C)/A满足1.063≤(B+C)/A≤1.745,噪声显著地减少到小于20dB。
此外,其中活性层115的中心部偏离陶瓷本体110的中心部的比率(B+C)/A小于1.063的样品1到15具有这样的结构:其中活性层115的中心部几乎不偏离陶瓷本体110的中心部或活性层115的中心部沿向下的方向偏离陶瓷本体110的中心部。
具有(B+C)/A小于1.063的样品1到15的噪声为25dB到32.5dB,因此可以看到样品1到15与本发明的实施方式相比,不具有噪声缩减效果。
此外,在样品35到37的例子中,活性层115的中心部偏离陶瓷本体110的中心部的比率(B+C)/A超过1.745,电容下降到目标值之下,导致电容缺陷。
在表1中,电容实现比率(即电容与目标电容值的比率)用'NG'表示指的是当目标电容是100%时,相对于目标电容值的电容值小于80%。
此外,可以看到的是,实施例中,上覆盖层112的厚度D和下覆盖层113的厚度B之间的比率(D:B)满足0.021≤D/B≤0.422的范围的实施方式具有显著减少的噪声。
同时,可以看到的是,上覆盖层112的厚度D和下覆盖层113的厚度B之间的比率(D:B)超过0.422的对比例不具有降低噪声的效果。
如果上覆盖层112的厚度D和下覆盖层113的厚度B之间的比率(D/B)小于0.021,下覆盖层113的厚度B相对于上覆盖层112的厚度D过大,则可能产生裂纹和脱层以及由于与目标电容相比的低电容而产生的电容欠缺。
在实施方式中,可以看见的是,在样品19到34中,下覆盖层113的厚度B与陶瓷本体110的厚度A的比率(B/A)和活性层115的厚度C与下覆盖层113的厚度B的比率(C/B)分别满足0.329≤B/A≤1.522和0.146≤C/B≤2.458,噪声将进一步地减小到小于18dB。
同时,可以看见的是,在样品35到37中,下覆盖层113的厚度B与陶瓷本体110的厚度A的比率(B/A)超过1.522或活性层115的厚度C与下覆盖层113的厚度B的比率(C/B)小于0.146,与目标电容相比,电容太低从而导致电容欠缺。
下文中的表2根据距离E与最短距离T之间的比率和在长度方向上的陶瓷本体110的边缘F来显示在多层陶瓷电容器100中的翘曲的裂纹和脱层的产生,其中,距离E为从活性层115的最下部的内部电极的端部到覆盖陶瓷本体110的下表面的一部分的外部电极的端部的距离,最短距离T为从外部电极的端部到活性层115的最下部的内部电极的距离。对于在表2中的翘曲裂纹和脱层的数值,在每种情况下测试50种样本,并且标明了缺缺样本的数量。
[表2]
No. | T | F | E | E/T | 翘曲裂纹 | 脱层 |
1 | 220 | 10 | 364.0 | 1.655 | 0 | 11 |
2 | 220 | 20 | 356.1 | 1.619 | 0 | 4 |
3 | 220 | 30 | 348.3 | 1.583 | 0 | 0 |
4 | 220 | 40 | 340.6 | 1.548 | 0 | 0 |
5 | 220 | 50 | 333.0 | 1.514 | 0 | 0 |
6 | 220 | 75 | 314.7 | 1.430 | 0 | 0 |
7 | 220 | 100 | 297.3 | 1.351 | 0 | 0 |
8 | 220 | 125 | 281.1 | 1.278 | 0 | 0 |
9 | 220 | 150 | 266.3 | 1.210 | 0 | 0 |
10* | 220 | 175 | 253.0 | 1.150 | 1 | 0 |
11* | 220 | 200 | 241.7 | 1.098 | 3 | 0 |
12* | 220 | 225 | 232.4 | 1.057 | 5 | 0 |
13* | 220 | 250 | 225.6 | 1.026 | 10 | 0 |
14* | 160 | 10 | 331.2 | 2.070 | 0 | 13 |
15* | 160 | 20 | 322.5 | 2.016 | 0 | 3 |
16 | 160 | 30 | 313.9 | 1.962 | 0 | 0 |
17 | 160 | 40 | 305.3 | 1.908 | 0 | 0 |
18 | 160 | 50 | 296.8 | 1.855 | 0 | 0 |
19 | 160 | 75 | 276.1 | 1.726 | 0 | 0 |
20 | 160 | 100 | 256.1 | 1.601 | 0 | 0 |
21 | 160 | 125 | 237.1 | 1.482 | 0 | 0 |
22 | 160 | 150 | 219.3 | 1.371 | 0 | 0 |
23 | 160 | 175 | 203.0 | 1.269 | 0 | 0 |
24* | 160 | 200 | 188.7 | 1.179 | 2 | 0 |
25* | 160 | 225 | 176.7 | 1.104 | 5 | 0 |
26* | 170 | 250 | 177.2 | 1.042 | 7 | 0 |
*显示了对比例,并且T、E和F的单位是μm
参考表2,对样本10至13和样本24至26作为对比例的情况而言,从活性层115的最下部的内部电极的端部到覆盖陶瓷本体110的下表面的一部分的外部电极的端部的距离E和从外部电极的端部到活性层115的最下部的内部电极的最短距离T之间的比率(E/T)小于1.2,可以看到的是,在由于印刷电路板变形而应力集中的部分与陶瓷本体110的形成梯级的部分是一致的或是接近的,这产生了翘曲裂纹。
此外,如果样品1、2、14和15作为对比例,其中比率E/T等于或大于1.2,但是陶瓷本体110在长度方向上的边缘F小于30μm,可以看到的是,翘曲裂纹没有产生,但是出现了脱层。
因而,从该试验可以看到的是,为了避免产生翘曲裂纹和脱层,从活性层115的最下部的内部电极的端部到覆盖陶瓷本体110的下表面的一部分的外部电极的端部的距离E与从外部电极的端部到活性层115的最下部的内部电极的最短距离T的期望的比率(E/T)为等于或大于1.2,并且陶瓷本体110在长度方向上期望的边缘F为等于或大于30μm。
在其上安装有多层陶瓷电容器的电路板
参见图4和图5,根据本实施方式的多层陶瓷电容器100的安装板200可以包括印刷电路板210,该印刷电路板210上水平地安装多层陶瓷电容器100,以及第一电极垫221和第二电极垫222,该第一电极垫221和第二电极垫222在印刷电路板210的上表面上形成为相互间隔。
在此,在这样的状态下,其中多层陶瓷电容器100的下覆盖层113设置在底部并且第一外部电极131和第二外部电极132在第一电极垫221和第二电极垫222上与第一电极垫221和第二电极垫222接触,多层陶瓷电容器100可以通过焊料230与印刷电路板210电连接。
在多层陶瓷电容器100安装在印刷电路板210上的状态下,当施加电压时,可能产生噪声。
在此,第一电极垫221和第二电极垫222的尺寸可以作为确定连接第一外部电极131和第二外部电极132与第一电极垫221和第二电极垫222的焊料230的量值的指示物,并且根据焊料230的量值可以调节噪声的大小。
参考图6,多层陶瓷电容器100安装于印刷电路板210上,当对形成在多层陶瓷电容器100的两个端部上的第一外部电极131和第二外部电极132施加具有不同极性的电压时,陶瓷本体110由于电介质层111的反压电效应在厚度方向上伸展和收缩,同时与陶瓷本体110在厚度方向的伸展和收缩相反,第一外部电极131和第二外部电极132的两个端部由于泊松效应而收缩和伸展。
在此,活性层115的中心部是沿长度方向在第一外部电极131和第二外部电极132的两端中最大限度地伸展和收缩的部分,导致噪声产生。
当多层陶瓷电容器100的两个端部在长度方向上最大限度地伸展时,由于伸展产生向外推压焊料230的上部的力①,并且通过向外推压的力在焊料230的下部产生推压外部电极的收缩力②。
这样,在本实施方式中,当由于因施加电压而在活性层115的中心部CLA中产生的应变和在下覆盖层113中产生的应变之间的差异而使得在陶瓷本体的两个端部形成的拐点(PI)形成为低于焊料的高度时,噪声可以进一步地减小。
内部电极的改进
同时,导电异物、水分、杂质(例如离子)等可能在内部电极暴露的表面上通过比中心部更薄的转角部分渗入,降低了绝缘阻抗和可靠性。
为了解决该问题,可以使用具有瓶颈图案(bottleneck pattern)的瓶颈型内部电极(bottleneck type internal electrode),并且本实施方式可以应用于采用瓶颈型内部电极的情况。
图7至图13图示了应用于根据本发明的实施方式的多层陶瓷电容器的内部电极的多种变形方式的剖视图。
参考图7,第一内部电极121和第二内部电极122可以具有延伸以分别交替地暴露于电介质层111的一个端面的第一引出部分121a和第二引出部分122a,并且在此,第一引出部分121a和第二引出部分122a与第一内部电极121和第二内部电极122分别连接的转角部分可以具有倾斜的表面,以分别向内成锥形。
此外,如图8中所示,连接第一引出部分121a和第二引出部分122a与第一内部电极121和第二内部电极122的转角部分可以分别具有曲面。
此外,如图9所示,第一引出部分121a和第二引出部分122a的宽度可以是不同地减小或增大,并且电介质层111在长度方向的边缘部分的面积可以确定为与第一引出部分121a和第二引出部分122a的宽度成反比例。
同时,参考图10,连接第一引出部分121a和第二引出部分122a与第一内部电极121和第二内部电极122的转角部分形成为凹槽部分,以在电介质层111的转角部分中获得较大面积的边缘部分,从而减少翘曲裂纹和脱层的产生。
如图11所示,不同于形成引出部分,暴露于电介质层111的一个端面的第一内部电极121和第二内部电极122的前端面的两个转角部分121c和122c可以倾斜,以向内成锥形。
在此,如图12所示,第一内部电极121和第二内部电极122的转角部分121c和122c也可以形成为弯曲的。
同时,如图13所示,第一内部电极121和第二内部电极122的没有暴露的另外的表面的转角部分121b和122b可以形成为锥形的且倾斜的。
在此,为了最小化脱层的产生,优选的是,基于转角部分121b和122b的起点和终点而相对于电介质层111的前端表面的边缘部分的最长的长度大约是最短的长度的两倍。
如上所述,根据本发明的实施方式,在多层陶瓷电容器中产生的振动减少,从而减小了由印刷电路板(PCB)产生的噪声,并且在陶瓷本体中的梯级被补偿以阻止由于热冲击或机械冲击(例如由于其上安装多层陶瓷电容器而翘曲的印刷电路板所产生的应力)导致的脱层或裂纹,由此防止水分或外来物质渗透到内部电极的暴露表面,从而防止绝缘阻抗的减少并提高了多层陶瓷电容器的可靠性。
结合实施方式已经显示和描述了本发明,对于本领域技术人员显而易见的是,在不脱离由附带的权利要求所限定的本发明的精神和范围情况下可以对本发明做出改进和变型。
Claims (10)
1.多层陶瓷电容器,该多层陶瓷电容器包括:
陶瓷本体,多层电介质层层压在该陶瓷本体中;
活性层,该活性层包括形成为交替地暴露于所述陶瓷本体的两个端面的多个内部电极并形成电容,所述电介质层插入在多个所述内部电极之间;
上覆盖层,该上覆盖层形成在所述活性层的上部;
下覆盖层,该下覆盖层形成在所述活性层的下部,并且所述下覆盖层的厚度大于所述上覆盖层的厚度;和
外部电极,该外部电极覆盖所述陶瓷本体的两个端面以及上表面和下表面的部分,
其中,当从所述活性层的最下部的所述内部电极的端部到覆盖所述陶瓷本体的下表面的一部分的所述外部电极的端部的距离是E、从所述外部电极的所述端部到所述活性层的最下部的所述内部电极的最短距离是T并且所述陶瓷本体在长度方向上的边缘是F时,满足1.2≤E/T<2.0和30μm≤F≤175μm,
其中,当所述陶瓷本体的总厚度的一半是A、所述下覆盖层的厚度是B、所述活性层的总厚度的一半是C、所述上覆盖层的厚度是D时,
所述活性层的中心部偏离所述陶瓷本体的中心部的比率(B+C)/A满足1.063≤(B+C)/A≤1.745,
其中,由于当施加电压时在所述活性层的中心部产生的应变和在所述下覆盖层产生的应变之间的差异,在所述陶瓷本体的两个端部形成的拐点(PI)在厚度方向上形成在所述陶瓷本体的中心部之下。
2.根据权利要求1所述的多层陶瓷电容器,其中,当所述下覆盖层的厚度是B并且所述上覆盖层的厚度是D时,所述上覆盖层的厚度D和所述下覆盖层的厚度B之间的比率(D/B)满足0.021≤D/B≤0.422的范围。
3.根据权利要求1所述的多层陶瓷电容器,其中,当所述陶瓷本体的总厚度的一半是A并且所述下覆盖层的厚度是B时,
所述下覆盖层的厚度B与所述陶瓷本体的厚度的一半A的比率(B/A)满足0.329≤B/A≤1.522的范围。
4.根据权利要求1所述的多层陶瓷电容器,其中,当所述下覆盖层的厚度是B并且所述活性层的总厚度的一半是C时,
所述活性层的总厚度的一半C与所述下覆盖层的厚度B的比率(C/B)满足0.146≤C/B≤2.458的范围。
5.根据权利要求1所述的多层陶瓷电容器,其中,暴露于所述陶瓷本体的端面的所述内部电极的部分向内成锥形。
6.根据权利要求1所述的多层陶瓷电容器,其中,不从所述陶瓷本体向外暴露的所述内部电极的另外的表面的转角部分向内成锥形。
7.一种安装板,该安装板上允许安装多层陶瓷电容器,所述安装板包括:
印刷电路板,该印刷电路板具有一对电极垫,该对电极垫形成在所述印刷电路板的上部;和
安装在所述印刷电路板上的多层陶瓷电容器,
其中,所述多层陶瓷电容器包括:陶瓷本体,多层电介质层层压在该陶瓷本体中;活性层,该活性层包括形成为交替地暴露于所述陶瓷本体的两个端面的多个内部电极并形成电容,所述电介质层插入在多个所述内部电极之间;上覆盖层,该上覆盖层形成在所诉活性层的上部;下覆盖层,该下覆盖层形成在所述活性层的下部,并且所述下覆盖层的厚度大于所述上覆盖层的厚度;以及外部电极,该外部电极覆盖所述陶瓷本体的两个端面并通过焊料连接于第一电极垫和第二电极垫,其中,当从所述活性层的最下部的所述内部电极的端部到覆盖所述陶瓷本体的下表面的一部分的所述外部电极的端部的距离是E、从所述外部电极的端部到所述活性层的最下部的所述内部电极的最短距离是T并且所述陶瓷本体在长度方向上的边缘是F时,满足1.2≤E/T<2.0和30μm≤F≤175μm,
其中,当所述陶瓷本体的总厚度的一半是A、所述下覆盖层的厚度是B、所述活性层的总厚度的一半是C、所述上覆盖层的厚度是D时,
所述活性层的中心部偏离所述陶瓷本体的中心部的比率(B+C)/A满足1.063≤(B+C)/A≤1.745,
其中,由于当施加电压时在所述活性层的中心部产生的应变和在所述下覆盖层产生的应变之间的差异,在所述陶瓷本体的两个端部形成的拐点(PI)在厚度方向上形成在所述陶瓷本体的中心部之下。
8.根据权利要求7所述的安装板,其中,所述上覆盖层的厚度D和所述下覆盖层的厚度B之间的比率(D/B或D:B)满足0.021≤D/B≤0.422的范围。
9.根据权利要求7所述的安装板,其中,所述下覆盖层的厚度B与所述陶瓷本体的厚度的一半A的比率(B/A)满足0.329≤B/A≤1.522的范围。
10.根据权利要求7所述的安装板,其中,所述活性层的厚度的一半C与所述下覆盖层的厚度B的比率(C/B)满足0.146≤C/B≤2.458的范围。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711070952.0A CN107833745B (zh) | 2012-12-20 | 2013-04-07 | 多层陶瓷电容器及用于安装该多层陶瓷电容器的板 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120149348A KR20140080019A (ko) | 2012-12-20 | 2012-12-20 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 |
KR10-2012-0149348 | 2012-12-20 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711070952.0A Division CN107833745B (zh) | 2012-12-20 | 2013-04-07 | 多层陶瓷电容器及用于安装该多层陶瓷电容器的板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103887068A CN103887068A (zh) | 2014-06-25 |
CN103887068B true CN103887068B (zh) | 2017-12-29 |
Family
ID=50955915
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310117266.XA Active CN103887068B (zh) | 2012-12-20 | 2013-04-07 | 多层陶瓷电容器及用于安装该多层陶瓷电容器的板 |
CN201711070952.0A Active CN107833745B (zh) | 2012-12-20 | 2013-04-07 | 多层陶瓷电容器及用于安装该多层陶瓷电容器的板 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711070952.0A Active CN107833745B (zh) | 2012-12-20 | 2013-04-07 | 多层陶瓷电容器及用于安装该多层陶瓷电容器的板 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8804367B2 (zh) |
JP (1) | JP5676671B2 (zh) |
KR (1) | KR20140080019A (zh) |
CN (2) | CN103887068B (zh) |
TW (2) | TWI547960B (zh) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140080019A (ko) * | 2012-12-20 | 2014-06-30 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 |
US9208774B2 (en) * | 2013-04-12 | 2015-12-08 | Apple Inc. | Adaptive vibration damping mechanism to eliminate acoustic noise in electronic systems |
JP5790817B2 (ja) * | 2013-11-05 | 2015-10-07 | 株式会社村田製作所 | コンデンサ、コンデンサの実装構造体及びテーピング電子部品連 |
US9672986B2 (en) | 2014-01-13 | 2017-06-06 | Apple Inc. | Acoustic noise cancellation in multi-layer capacitors |
US10204737B2 (en) | 2014-06-11 | 2019-02-12 | Avx Corporation | Low noise capacitors |
US9443656B2 (en) * | 2014-09-30 | 2016-09-13 | Murata Manufacturing Co., Ltd. | Tensile stress resistant multilayer ceramic capacitor |
JP6302456B2 (ja) * | 2015-12-07 | 2018-03-28 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP6266583B2 (ja) | 2015-12-07 | 2018-01-24 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
KR101823246B1 (ko) * | 2016-06-21 | 2018-01-29 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 실장 기판 |
KR20180124456A (ko) * | 2017-05-12 | 2018-11-21 | 삼성전기주식회사 | 적층 커패시터 및 그 실장 기판 |
CN107702788B (zh) * | 2017-11-21 | 2019-10-01 | 中北大学 | 一种陶瓷高温振动传感器及其制备方法 |
KR102150551B1 (ko) * | 2018-09-06 | 2020-09-01 | 삼성전기주식회사 | 전자 부품 |
US10811192B2 (en) | 2018-09-28 | 2020-10-20 | Apple Inc. | Reliable capacitor structures |
JP2021174856A (ja) | 2020-04-24 | 2021-11-01 | 太陽誘電株式会社 | 積層セラミック電子部品、回路基板及び積層セラミック電子部品の製造方法 |
CN111407415B (zh) * | 2020-05-15 | 2021-03-12 | 北京航空航天大学 | 一种眼科手术用微振动操作模块 |
CN111710731B (zh) * | 2020-06-19 | 2022-05-17 | 中国科学技术大学 | 一种氧化镓日盲光电探测器及其制备方法 |
KR20220048221A (ko) * | 2020-10-12 | 2022-04-19 | 삼성전기주식회사 | 적층형 커패시터 |
KR20220084603A (ko) * | 2020-12-14 | 2022-06-21 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
KR20220106498A (ko) * | 2021-01-22 | 2022-07-29 | 삼성전기주식회사 | 적층형 커패시터 및 그 제조 방법 |
JP2022191693A (ja) * | 2021-06-16 | 2022-12-28 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1471114A (zh) * | 2002-07-09 | 2004-01-28 | 株式会社村田制作所 | 叠层陶瓷电子元件及其生产方法 |
CN102473522A (zh) * | 2009-07-01 | 2012-05-23 | 凯米特电子公司 | 具有高电压容量的高电容多层 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06215978A (ja) * | 1993-01-21 | 1994-08-05 | Murata Mfg Co Ltd | 積層型コンデンサ |
JPH07183154A (ja) * | 1993-12-22 | 1995-07-21 | Murata Mfg Co Ltd | 電子部品 |
JPH1097942A (ja) | 1996-09-24 | 1998-04-14 | Mitsubishi Materials Corp | 積層磁器コンデンサ |
JP2000357624A (ja) | 1999-06-16 | 2000-12-26 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JP2002305127A (ja) | 2001-04-09 | 2002-10-18 | Tdk Corp | 積層セラミック電子部品およびその製造方法 |
JP4753275B2 (ja) | 2003-01-27 | 2011-08-24 | 株式会社村田製作所 | 積層セラミック電子部品 |
JP2004193352A (ja) | 2002-12-11 | 2004-07-08 | Taiyo Yuden Co Ltd | 積層コンデンサ及び積層コンデンサ実装体 |
JP4211591B2 (ja) * | 2003-12-05 | 2009-01-21 | 株式会社村田製作所 | 積層型電子部品の製造方法および積層型電子部品 |
JP4501437B2 (ja) | 2004-01-27 | 2010-07-14 | 株式会社村田製作所 | 積層セラミックコンデンサおよびその製造方法 |
JP2005259982A (ja) * | 2004-03-11 | 2005-09-22 | Tdk Corp | 積層セラミックコンデンサ |
US7613007B2 (en) * | 2004-12-21 | 2009-11-03 | E. I. Du Pont De Nemours And Company | Power core devices |
KR101101530B1 (ko) * | 2010-06-24 | 2012-01-04 | 삼성전기주식회사 | 적층형 세라믹 캐패시터 |
JP2012134436A (ja) * | 2010-11-30 | 2012-07-12 | Kyocera Corp | コンデンサおよび電子装置 |
KR101058697B1 (ko) | 2010-12-21 | 2011-08-22 | 삼성전기주식회사 | 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법 |
JP5375877B2 (ja) | 2011-05-25 | 2013-12-25 | Tdk株式会社 | 積層コンデンサ及び積層コンデンサの製造方法 |
KR20140080019A (ko) * | 2012-12-20 | 2014-06-30 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 |
-
2012
- 2012-12-20 KR KR1020120149348A patent/KR20140080019A/ko active Application Filing
-
2013
- 2013-03-12 TW TW102108596A patent/TWI547960B/zh active
- 2013-03-12 TW TW104116405A patent/TWI598906B/zh active
- 2013-03-15 US US13/837,432 patent/US8804367B2/en active Active
- 2013-03-27 JP JP2013066030A patent/JP5676671B2/ja active Active
- 2013-04-07 CN CN201310117266.XA patent/CN103887068B/zh active Active
- 2013-04-07 CN CN201711070952.0A patent/CN107833745B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1471114A (zh) * | 2002-07-09 | 2004-01-28 | 株式会社村田制作所 | 叠层陶瓷电子元件及其生产方法 |
CN102473522A (zh) * | 2009-07-01 | 2012-05-23 | 凯米特电子公司 | 具有高电压容量的高电容多层 |
Also Published As
Publication number | Publication date |
---|---|
TWI547960B (zh) | 2016-09-01 |
US20140174806A1 (en) | 2014-06-26 |
CN107833745A (zh) | 2018-03-23 |
TW201426781A (zh) | 2014-07-01 |
CN103887068A (zh) | 2014-06-25 |
JP2014197572A (ja) | 2014-10-16 |
JP5676671B2 (ja) | 2015-02-25 |
TWI598906B (zh) | 2017-09-11 |
US8804367B2 (en) | 2014-08-12 |
CN107833745B (zh) | 2020-01-21 |
TW201533763A (zh) | 2015-09-01 |
KR20140080019A (ko) | 2014-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103887068B (zh) | 多层陶瓷电容器及用于安装该多层陶瓷电容器的板 | |
US10622154B2 (en) | Multilayered ceramic capacitor, mounting structure of circuit board having thereon multilayered ceramic capacitor, packing unit for multilayered ceramic capacitor | |
US9627139B2 (en) | Multilayered ceramic capacitor and board for mounting the same | |
US9646770B2 (en) | Multilayer ceramic capacitor and mounting board for multilayer ceramic capacitor | |
CN103839677B (zh) | 多层陶瓷电容器、具有该多层陶瓷电容器的电路板的安装结构以及用于该多层陶瓷电容器的封装单元 | |
US10242804B2 (en) | Multilayer ceramic capacitor and mounting board therefor | |
CN103871740B (zh) | 多层陶瓷电容器以及用于安装该多层陶瓷电容器的板 | |
CN103915254B (zh) | 多层陶瓷电容器和用于该多层陶瓷电容器的安装板 | |
US9875850B2 (en) | Multilayer ceramic electronic component and board having the same mounted thereon | |
US9099240B2 (en) | Multilayered ceramic capacitor and board for mounting the same | |
US9288906B2 (en) | Mounting circuit board of multilayer ceramic capacitor | |
CN107103995A (zh) | 多层陶瓷电容器及用于安装该多层陶瓷电容器的电路板 | |
US8879235B2 (en) | Multilayered ceramic capacitor and mounting structure of circuit board having multilayered ceramic capacitor mounted thereon | |
CN103871737B (zh) | 多层陶瓷电容器和用于安装该多层陶瓷电容器的板 | |
TWI482186B (zh) | 多層陶瓷電容器及用於安裝該多層陶瓷電容器的板件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |