CN103870239A - 一种生成伽罗华域乘法器电路的方法及装置 - Google Patents
一种生成伽罗华域乘法器电路的方法及装置 Download PDFInfo
- Publication number
- CN103870239A CN103870239A CN201210525538.5A CN201210525538A CN103870239A CN 103870239 A CN103870239 A CN 103870239A CN 201210525538 A CN201210525538 A CN 201210525538A CN 103870239 A CN103870239 A CN 103870239A
- Authority
- CN
- China
- Prior art keywords
- gate circuit
- polynomial
- circuit
- adds
- computing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Error Detection And Correction (AREA)
Abstract
本发明提供了一种生成伽罗华域乘法器电路的方法及装置；方法包括：将进行乘法运算的两个伽罗瓦域元素分别转换为多项式；对两个多项式进行实数域的多项式乘法，将乘法结果转换为乘积多项式；当上述两个多项式中的一个已知时，将该多项式各系数的值代入乘积多项式，将乘积多项式转换为另一个多项式的系数相加的转换式；根据该转换式生成逻辑电路：为转换式中的多项式的系数各设立一个输入端；为转换式中的加运算各设立一个对应的门电路，各门电路的输出端用于输出该门电路两个输入端信号的加运算结果，将各门电路的两个输入端分别连接到该门电路所对应的加运算的加数和被加数。本发明能够生成简单的伽罗华域乘法器电路。
Description
技术领域
本发明涉及电路领域，尤其涉及一种生成伽罗华域乘法器电路的方法及装置。
背景技术
伽罗瓦域(GF)中元素的乘法被广泛应用在编码和解码系统中。例如通讯系统或存储系统中的里德-索罗门(RS)编码和解码以及BCH(Bose、Ray-Chaudhuri与Hocquenghem的缩写)的编码和解码等。尤其在存储系统中，需要用硬件电路来实现伽罗瓦域乘法器。
在伽罗瓦域中，一个二元域的扩域用GF(2m)表示。GF(2m)中的本原元素可设为α，元素可表示为αi，其中i是大于或等于0的正整数。当i大于或等于m时，αi可用α0～α12的线性表达式来表示，即表示成多项式的形式，即伽罗瓦域中的元素都可表示为次数为m-1次的m个元素相加的多项式形式。例如GF(24)中(m＝4)的元素α20可用多项式形式表示为α20＝0×α3+1×α2+1×α1+0×α0。提取多项式的系数，表达为矩阵形式则为：α20＝[0110]，最高次数为m-1。
根据以上描述，可知当两个元素相乘时，就可表示成两个矩阵形式的多项式相乘。伽罗瓦域中的元素相乘分为两个步骤，首先将两个多项式按照实数域中多项式相乘的方式得到一个乘积，此乘积的多项式的最高次数小于或等于2(m-1)。其次再根据转换规则转换为m-1次的多项式形式。所以在硬件电路实现时，伽罗瓦域的乘法器包含两个部分，一个是乘法器部分，一个是转换器部分，电路比较复杂，消耗的硬件比较多。
发明内容
本发明要解决的技术问题是如何生成简单的伽罗华域乘法器电路。
为了解决上述问题，本发明提供了一种生成伽罗华域乘法器电路的方法，包括：
将进行乘法运算的两个伽罗瓦域元素分别转换为多项式；对转换得到的两个多项式进行实数域的多项式乘法，将乘法结果转换为乘积多项式；
当上述两个多项式中的一个已知时，将该多项式各系数的值代入所述乘积多项式，将所述乘积多项式转换为另一个多项式的系数相加的转换式；
根据该转换式生成逻辑电路，具体包括：为所述转换式中的多项式的系数各设立一个输入端；为所述转换式中的加运算各设立一个对应的门电路，各门电路的输出端用于输出该门电路两个输入端信号的加运算结果，将各门电路的两个输入端分别连接到该门电路所对应的加运算的加数和被加数。
进一步地，将门电路的两个输入端分别连接到该门电路所对应的加运算的加数和被加数是指：
当该门电路所对应的加运算的加数/被加数为多项式的系数时，将门电路的相应输入端连接到为该多项式的系数设立的输入端；当该门电路所对应的加运算的加数/被加数为另一加运算的结果，将门电路的相应输入端连接到为该另一加运算设立的门电路的输出端。
进一步地，在根据该转换式生成逻辑电路的步骤后，还包括：将该逻辑电路转换为硬件电路。
进一步地，所述门电路为异或门。
本发明还提供了一种生成伽罗华域乘法器电路的装置，包括：
乘运算模块，用于将进行乘法运算的两个伽罗瓦域元素分别转换为多项式；对转换得到的两个多项式进行实数域的多项式乘法，将乘法结果转换为乘积多项式；
转换模块，用于当上述两个多项式中的一个已知时，将该多项式各系数的值代入所述乘积多项式，将所述乘积多项式转换为另一个多项式的系数相加的转换式；
逻辑电路生成模块，用于根据该转换式生成逻辑电路，具体包括：为所述转换式中的多项式的系数各设立一个输入端；为所述转换式中的加运算各设立一个对应的门电路，各门电路的输出端用于输出该门电路两个输入端信号的加运算结果，将各门电路的两个输入端分别连接到该门电路所对应的加运算的加数和被加数。
进一步地，所述逻辑电路生成模块将门电路的两个输入端分别连接到该门电路所对应的加运算的加数和被加数是指：
所述逻辑电路生成模块当该门电路所对应的加运算的加数/被加数为多项式的系数时，将门电路的相应输入端连接到为该多项式的系数设立的输入端；当该门电路所对应的加运算的加数/被加数为另一加运算的结果，将门电路的相应输入端连接到为该另一加运算设立的门电路的输出端。
进一步地，所述的装置还包括：
硬件电路生成模块，用于将所述逻辑电路转换为硬件电路。
进一步地，所述门电路可以但不限于为异或门。
本发明的技术方案当乘数多项式或被乘数多项式是一个确定的伽罗瓦元素时，可先模拟整个乘法过程，将得到的结果和未知多项式的关系式再转换为电路，从而大大降低硬件消耗和时间消耗。
附图说明
图1是实施例一的流程示意图；
图2是实施例一中的例子的计算示意图。
具体实施方式
下面将结合附图及实施例对本发明的技术方案进行更详细的说明。
实施例一，一种生成伽罗华域乘法器电路的方法，如图1所示，包括：
将进行乘法运算的两个伽罗瓦域元素分别转换为多项式；对转换得到的两个多项式进行实数域的多项式乘法，将乘法结果转换为乘积多项式；
当上述两个多项式中的一个已知时，将该多项式各系数的值代入乘积多项式，将乘积多项式转换为另一个多项式的系数相加的转换式；
根据该转换式生成逻辑电路，具体包括：为所述转换式中的多项式的系数各设立一个输入端；为所述转换式中的加运算各设立一个对应的门电路，各门电路的输出端用于输出该门电路两个输入端信号的加运算结果，将各门电路的两个输入端分别连接到该门电路所对应的加运算的加数和被加数。
当两个多项式中一个已知时，乘积转换式也可以被转换成其它形式的、和另一个多项式的系数有关的转换式；本实施例中为了更方便生成简单的逻辑电路，选用了多项式系数相加形式的转换式。
本实施例中，门电路的两个输入端分别连接到该门电路所对应的加运算的加数和被加数是指：当该门电路所对应的加运算的加数/被加数为多项式的系数时，将门电路的相应输入端连接到为该多项式的系数设立的输入端；当该门电路所对应的加运算的加数/被加数为另一加运算的结果，将门电路的相应输入端连接到为该另一加运算设立的门电路的输出端。
本实施例中，在根据该转换式生成逻辑电路的步骤后，还可以包括：将该逻辑电路转换为硬件电路。
在伽罗瓦域中元素乘法的应用过程中，经常会出现一个未知多项式和一个已知多项式相乘的这种情况，如果依然采用传统的伽罗瓦域乘法器的描述，则会造成硬件的过多消耗；本实施例的生成方法对于一个多项式已知的情况，可以得到只含有少量门电路的逻辑电路，依据该逻辑电路就可以得到实际的硬件电路，简化了乘法器电路的生成，减少了硬件的消耗。
本实施例中，从生成伽罗瓦域元素到得到转换式的步骤可以但不限于由matlab等运算工具完成。
本实施例中，所述门电路可以但不限于为异或门。
下面用一个具体的例子进行说明：
假设两个元素a和b要进行乘法运算，将a和b分别转换成多项式a：[a3a2 a1 a0]和多项式b：[b3 b2 b1 b0]，则两者实数域乘法得到的结果x＝[x6 x5 x4x3 x2 x1 x0]为：
x0＝a0*b0；
x1＝(a0*b1)+(a1*b0)；
x2＝(a0*b2)+(a1*b1)+(a2*b0)；
x3＝(a0*b3)+(a1*b2)+(a2*b1)+(a3*b0)；
x4＝(a1*b3)+(a2*b2)+(a3*b1)；
x5＝(a2*b3)+(a3*b2)；
x6＝(a3*b3)。
根据转换法则转换为伽罗瓦域中元素表达形式result＝[result3 result2result1 result0]，则得到乘积多项式如下：
result0＝a1*b3+a2*b2+a3*b1+b0*a0；
result1＝b0*a1+a0*b1+a1*b3+a2*b2+a3*b1+a2*b3+a3*b2；
result2＝a0*b2+a1*b1+a2*b3+a3*b2+a3*b3+b0*a2；
result3＝a0*b3+a1*b2+a2*b1+a3*b3+b0*a3；
如果计算以上两组表达式所需要做37次比特乘法，27次模2加法才能得到计算结果。
当a或b有一个是确定值，如此计算将使得电路异常庞大。所以对结果进行处理变得必须。
假设a＝[0 1 1 0]，b未知，将a代入乘积多项式，a和b的乘积多项式可用下式表示：
result0＝b2+b3；
result1＝b0+b2+b3+b3；
result2＝b0+b 1+b3；
result3＝b 1+b2；
乘积多项式中，各系数是多项式a的一个系数和多项式b的一个系数的乘积相加的结果，因此将a代入乘积多项式后，得到的将是一个只有未知多项式——多项式b的系数相加的算式，即result只含有未知变量b的多项式系数，到此得到了伽罗瓦域中乘法的转换式。
其次是根据转换式，将结果处理成逻辑电路，通过上面的例子可以看出，计算结果result是未知变量b的多项式系数相加的方程式。在电路描述中，一个比特的相加可以转换为异或门或其他门电路实现，上例的计算如图2所示，其中每个“●”都表示一个完成模2加法的门。如此用门逻辑电路将表达式进行描述后便可进行硬件电路设计了。
最后是硬件电路设计，将逻辑电路转换为实际的硬件电路即可求得结果。依然以上面例子为例，只需要将7次模2加法就可得到乘法结果，大大简化了运算电路。
实施例二，一种生成伽罗华域乘法器电路的装置，包括：
乘运算模块，用于将进行乘法运算的两个伽罗瓦域元素分别转换为多项式；对转换得到的两个多项式进行实数域的多项式乘法，将乘法结果转换为乘积多项式；
转换模块，用于当上述两个多项式中的一个已知时，将该多项式各系数的值代入所述乘积多项式，将所述乘积多项式转换为另一个多项式的系数相加的转换式；
逻辑电路生成模块，用于根据该转换式生成逻辑电路，具体包括：为所述转换式中的多项式的系数各设立一个输入端；为所述转换式中的加运算各设立一个对应的门电路，各门电路的输出端用于输出该门电路两个输入端信号的加运算结果，将各门电路的两个输入端分别连接到该门电路所对应的加运算的加数和被加数。
本实施例中，所述逻辑电路生成模块将门电路的两个输入端分别连接到该门电路所对应的加运算的加数和被加数是指：
所述逻辑电路生成模块当该门电路所对应的加运算的加数/被加数为多项式的系数时，将门电路的相应输入端连接到为该多项式的系数设立的输入端；当该门电路所对应的加运算的加数/被加数为另一加运算的结果，将门电路的相应输入端连接到为该另一加运算设立的门电路的输出端。
本实施例中，所述的装置还可以包括：
硬件电路生成模块，用于将所述逻辑电路转换为硬件电路。
本实施例中，所述门电路可以但不限于为异或门。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明的权利要求的保护范围。
Claims (8)
1.一种生成伽罗华域乘法器电路的方法，包括：
将进行乘法运算的两个伽罗瓦域元素分别转换为多项式；对转换得到的两个多项式进行实数域的多项式乘法，将乘法结果转换为乘积多项式；
当上述两个多项式中的一个已知时，将该多项式各系数的值代入所述乘积多项式，将所述乘积多项式转换为另一个多项式的系数相加的转换式；
根据该转换式生成逻辑电路，具体包括：为所述转换式中的多项式的系数各设立一个输入端；为所述转换式中的加运算各设立一个对应的门电路，各门电路的输出端用于输出该门电路两个输入端信号的加运算结果，将各门电路的两个输入端分别连接到该门电路所对应的加运算的加数和被加数。
2.如权利要求1所述的方法，其特征在于，将门电路的两个输入端分别连接到该门电路所对应的加运算的加数和被加数是指：
当该门电路所对应的加运算的加数/被加数为多项式的系数时，将门电路的相应输入端连接到为该多项式的系数设立的输入端；当该门电路所对应的加运算的加数/被加数为另一加运算的结果，将门电路的相应输入端连接到为该另一加运算设立的门电路的输出端。
3.如权利要求1所述的方法，其特征在于，在根据该转换式生成逻辑电路的步骤后，还包括：将该逻辑电路转换为硬件电路。
4.如权利要求1所述的方法，其特征在于：所述门电路为异或门。
5.一种生成伽罗华域乘法器电路的装置，包括：
乘运算模块，用于将进行乘法运算的两个伽罗瓦域元素分别转换为多项式；对转换得到的两个多项式进行实数域的多项式乘法，将乘法结果转换为乘积多项式；
转换模块，用于当上述两个多项式中的一个已知时，将该多项式各系数的值代入所述乘积多项式，将所述乘积多项式转换为另一个多项式的系数相加的转换式；
逻辑电路生成模块，用于根据该转换式生成逻辑电路，具体包括：为所述转换式中的多项式的系数各设立一个输入端；为所述转换式中的加运算各设立一个对应的门电路，各门电路的输出端用于输出该门电路两个输入端信号的加运算结果，将各门电路的两个输入端分别连接到该门电路所对应的加运算的加数和被加数。
6.如权利要求5所述的装置，其特征在于，所述逻辑电路生成模块将门电路的两个输入端分别连接到该门电路所对应的加运算的加数和被加数是指：
所述逻辑电路生成模块当该门电路所对应的加运算的加数/被加数为多项式的系数时，将门电路的相应输入端连接到为该多项式的系数设立的输入端；当该门电路所对应的加运算的加数/被加数为另一加运算的结果，将门电路的相应输入端连接到为该另一加运算设立的门电路的输出端。
7.如权利要求5所述的装置，其特征在于，还包括：
硬件电路生成模块，用于将所述逻辑电路转换为硬件电路。
8.如权利要求5所述的装置，其特征在于：所述门电路可以但不限于为异或门。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210525538.5A CN103870239A (zh) | 2012-12-07 | 2012-12-07 | 一种生成伽罗华域乘法器电路的方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210525538.5A CN103870239A (zh) | 2012-12-07 | 2012-12-07 | 一种生成伽罗华域乘法器电路的方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103870239A true CN103870239A (zh) | 2014-06-18 |
Family
ID=50908819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210525538.5A Pending CN103870239A (zh) | 2012-12-07 | 2012-12-07 | 一种生成伽罗华域乘法器电路的方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103870239A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104407837A (zh) * | 2014-12-16 | 2015-03-11 | 中国电子科技集团公司第三十八研究所 | 一种实现伽罗瓦域乘法的装置及其应用方法 |
-
2012
- 2012-12-07 CN CN201210525538.5A patent/CN103870239A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104407837A (zh) * | 2014-12-16 | 2015-03-11 | 中国电子科技集团公司第三十八研究所 | 一种实现伽罗瓦域乘法的装置及其应用方法 |
| CN104407837B (zh) * | 2014-12-16 | 2017-09-19 | 中国电子科技集团公司第三十八研究所 | 一种实现伽罗瓦域乘法的装置及其应用方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Jain et al. | Efficient semisystolic architectures for finite-field arithmetic | |
| CN102437857B (zh) | 一种ira-ldpc码的构造方法及其编码器 | |
| Dinh | Complete Distances of All Negacyclic Codes of Length $2^{s} $ Over $\BBZ _ {2^{a}} $ | |
| CN101277119B (zh) | 里德所罗门码解码器硬件复用方法及其低硬件复杂度解码装置 | |
| CN105322973B (zh) | 一种rs码编码器及编码方法 | |
| Kudithi | An efficient hardware implementation of the elliptic curve cryptographic processor over prime field | |
| CN102820892B (zh) | 一种用于并行bch编码的电路、编码器及方法 | |
| Zha et al. | New classes of optimal ternary cyclic codes with minimum distance four | |
| Hong et al. | Simple algorithms for BCH decoding | |
| Premkumar | A formal framework for conversion from binary to residue numbers | |
| Cho et al. | New bit parallel multiplier with low space complexity for all irreducible trinomials over $ GF (2^{n}) $ | |
| Surendran et al. | Implementation of fast multiplier using modified Radix-4 booth algorithm with redundant binary adder for low energy applications | |
| CN103870239A (zh) | 一种生成伽罗华域乘法器电路的方法及装置 | |
| CN111786775A (zh) | 基于基转换的sm4算法s盒的实现方法及系统 | |
| CN101431339B (zh) | 基于fpga的rs编码装置及编码方法 | |
| CN106201433A (zh) | 一种基于rs码的有限域乘法器 | |
| CN103023512B (zh) | Atsc系统rs编码中常系数矩阵的生成装置和方法 | |
| CN103152059A (zh) | Ccsds系统rs编码中常系数矩阵的生成装置和方法 | |
| Pan et al. | Subquadratic space complexity Gaussian normal basis multipliers over GF (2m) based on Dickson–Karatsuba decomposition | |
| CN103095418B (zh) | Cmmb系统rs编码中常系数矩阵的生成装置和方法 | |
| Dake et al. | Low complexity digit serial multiplier for finite field using redundant basis | |
| Tong et al. | Quasi-cyclic NMDS codes | |
| Dash et al. | VLSI implementation of Reed-Solomon encoder algorithm for communication systems | |
| Ueno et al. | Formal design of Galois-field arithmetic circuits based on polynomial ring representation | |
| Lee et al. | Comment on “Subquadratic Space-Complexity Digit-Serial Multipliers Over $ GF (2^{m}) $ Using Generalized $(a, b) $-Way Karatsuba Algorithm” |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140618 |
|
| RJ01 | Rejection of invention patent application after publication |