CN103828494A - 基板及其制造方法 - Google Patents

基板及其制造方法 Download PDF

Info

Publication number
CN103828494A
CN103828494A CN201180073816.1A CN201180073816A CN103828494A CN 103828494 A CN103828494 A CN 103828494A CN 201180073816 A CN201180073816 A CN 201180073816A CN 103828494 A CN103828494 A CN 103828494A
Authority
CN
China
Prior art keywords
hole
forms
conductive layer
insulating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201180073816.1A
Other languages
English (en)
Inventor
泷井秀吉
种子典明
道胁茂
黑须满帆
名屋佑一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Electronics Co Ltd
Original Assignee
Meiko Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Electronics Co Ltd filed Critical Meiko Electronics Co Ltd
Publication of CN103828494A publication Critical patent/CN103828494A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013Inkjet printing, e.g. for printing insulating material or resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种基板,包括:绝缘基材(2);导电层(16),该导电层(16)在该绝缘基材(2)的两面形成图案,且背面与所述绝缘基材(2)密接;通孔(11),该通孔(11)贯穿所述绝缘基材(2)和所述导电层(16);以及镀覆膜(12),该镀覆膜(12)在该通孔(11)的内表面和两面的所述导电层(16)的各个表面上连续形成。

Description

基板及其制造方法
技术领域
本发明涉及具有通孔的基板及其制造方法。
背景技术
以往,为了实现多层基板层间的电连接,形成将两面形成有图案的绝缘层和绝缘基材加以贯穿的通孔,并对该通孔内实施镀覆处理。通过将作为通孔形成的导电层的内表面与镀层相连接从而来实现导通。由此,能经由通孔内的镀层进行层间电连接。
该通孔大多使用钻头来形成,因而在刚加工之后会在通孔内产生切屑(污迹),而且该切屑会因加工时的热量而附着在通孔内。若不去除该污迹,则在对通孔进行镀覆处理时会发生镀层的连接不良,因此需要进行称为去污处理的污迹去除工序。即,如果让污迹继续附着于导电层内表面,则会在导电层与镀层之间发生连接不良。
作为去污处理,使用过锰酸、铬酸等。作为前处理,也可利用含有表面活性剂的碱性清洗剂进行清洗,并使其干燥(例如参照专利文献1)。
然而,如果不需要去污处理工序,则可简化制造工序,提高生产性。特别是,去污处理需要上述那样用于分解污迹的药液,其对于环境破坏较大。
现有技术文献
专利文献
特許文献1:日本专利特开平5-37137号公报
发明内容
发明所要解决的技术问题
本发明的基板及其制造方法即使在对通孔进行镀覆处理时不进行去污处理,也能够可靠地实现层间连接。
解决技术问题所采用的技术方案
本发明提供一种基板,其特征在于,包括:绝缘基材;导电层,该导电层在该绝缘基材的两面形成图案,且背面与所述绝缘基材密接;通孔,该通孔贯穿所述绝缘基材和所述导电层;以及镀覆膜,该镀覆膜在该通孔的内表面、和两面的所述导电层的各个表面上连续形成。
另外,提供一种基板制造方法,其特征在于,包括:对于两面粘贴有金属膜的所述绝缘基材局部地去除所述金属膜以形成所述导电层的导电层形成工序;形成分别贯穿所述绝缘基材和所述导电层的通孔的通孔形成工序;在所述绝缘基材的两面分别涂布第一绝缘树脂以形成绝缘层的绝缘层形成工序;在该绝缘层形成工序的同时或之后,形成使形成有所述通孔的所述导电层的所述表面露出的过孔的过孔形成工序;以及镀覆工序,该镀覆工序中,至少在所述通孔的内表面、和所述绝缘基材的两面在所述过孔内露出的所述导电层的所述表面的各个表面上连续形成镀覆膜。
优选为,所述绝缘层形成工序中,利用喷墨方式涂布所述第一绝缘树脂,在涂布所述第一绝缘树脂的同时形成所述过孔。
发明效果
根据本发明,在绝缘基材的两面形成有图案的各个导电层的表面上形成镀覆膜。因此,即使在通孔内附着有污迹的状态下,也能够可靠地将绝缘基材的两面之间进行电连接。即,由于不经过去污工序就能够实现层间连接,因此制造工序得以简化,生产性提高。另外,不需要用于去污处理的药液,能够减少环境破坏。
另外,若利用喷墨方式来形成绝缘层,则能够在形成绝缘层的同时形成过孔。由此,不需要利用激光等另行形成过孔的工序,价格比较低廉,并能简化制造工序。
附图说明
图1是本发明所涉及的基板的放大简要图。
图2是按顺序示出本发明所涉及的基板制造方法的简要图。
图3是按顺序示出本发明所涉及的基板制造方法的简要图。
图4是按顺序示出本发明所涉及的基板制造方法的简要图。
图5是按顺序示出本发明所涉及的基板制造方法的简要图。
图6是按顺序示出本发明所涉及的基板制造方法的简要图。
图7是按顺序示出本发明所涉及的基板制造方法的简要图。
图8是按顺序示出本发明所涉及的基板制造方法的简要图。
图9是按顺序示出本发明所涉及的基板制造方法的简要图。
图10是按顺序示出本发明所涉及的基板制造方法的简要图。
具体实施方式
如图1所示,本发明所涉及的基板具有绝缘基材2、以及在该绝缘基材的两面形成有图案的导电层16。即,导电层16(后述的内层电路3)的背面与绝缘基材2密接。此外,在导电层16上(对于未形成有图案的部位是在绝缘基材2上)形成有绝缘层5。在绝缘基材2和导电层16中,设置有贯穿它们的通孔11。另外,在绝缘层5中形成有与通孔11相连通的过孔6。而且,通过镀覆处理,在通孔11的内表面、过孔6的内表面、以及绝缘层5的表面上连续形成有镀覆膜。
这里,在形成过孔6时,由于导电层16的表面(与绝缘基材2密接的背面相反的表面)露出,因此在导电层16露出的表面16a上也形成有一部分镀覆膜12。
由此,在绝缘基材2的两面形成有图案的各个导电层16的表面上形成有镀覆膜12。即,在形成通孔11时,即使在导电层16的通孔11一侧的内表面产生污迹,也能通过比较平滑的导电层16的表面和镀覆膜12进行电连接。因此,即使在通孔11内附着有污迹的状态下,也能够可靠地将绝缘基材2的两面之间进行电连接。由此,由于不经过去污工序就能够实现层间连接,因此制造工序得以简化,生产性提高。另外,不需要用于去污处理的药液,能够减少环境破坏。
下面,对于本发明所涉及的基板制造方法进行说明。
本发明所涉及的基板制造方法首先进行导电层形成工序。导电层形成工序首先如图2所示,准备在两面粘贴有金属膜1的绝缘基材2。金属膜1例如是铜箔等。然后,如图3所示,局部地去除金属膜1以形成具有图案的内层电路3(上述的导电层16)。
接着,进行通孔形成工序。该通孔形成工序中,如图4所示,形成分别贯穿绝缘基材2和内层电路3的通孔11。利用例如钻头等来形成通孔11。
接着,进行绝缘层形成工序。绝缘层形成工序中,例如如图5所示,在绝缘基材2的两面分别利用喷墨方式涂布第一绝缘树脂4以形成绝缘层5。第一绝缘树脂4使用公知的喷墨装置从喷出装置8的喷嘴7喷出,命中到绝缘基材2(或内层电路3)上。喷嘴7相对于绝缘基材2朝一个方向移动(图5的箭头A方向)。此时,利用喷墨方式的特性,第一绝缘树脂4有选择地命中到绝缘基材2上,同时形成过孔6。该过孔6形成在内层电路3局部露出的位置。因而,在涂布第一绝缘树脂以形成绝缘层5的同时形成过孔6。这样,若利用喷墨方式来形成绝缘层5,则不需要利用激光等另行形成过孔6的工序,价格比较低廉,且能简化制造工序。该绝缘层5形成在绝缘基材2的每个单面,最终形成在两个表面。经过该工序,如图6所示,形成绝缘层5,该绝缘层5中形成有过孔6。由此,若采用喷墨方式,则过孔形成工序也能同时进行。
此外,也可利用丝网印刷来形成绝缘层5。在这种情况下,一旦形成了绝缘层5之后,另行形成过孔6,以作为过孔形成工序。
这里,过孔形成工序中所形成的过孔6不管是利用上述喷墨来形成还是利用丝网印刷后的加工来形成,都形成为使得内层电路3的表面3a露出。
在绝缘形成工序中使用喷墨的情况下,为了高精度地形成过孔6,或者形成小直径的过孔6,需要减小喷墨方式中的第一绝缘树脂4的液滴以提高分辨率。作为该方法,存在单纯地减小喷墨头的喷嘴间距的方法。或者,存在如下方法等:将多个喷嘴头进行组合使喷嘴位置错位配置;或使喷头相对于喷头行进方向倾斜安装以减小实质上的喷嘴间距。在使用这种方法时,需要使液滴的射出时刻错开地进行命中,因此需要能够利用控制装置的计算机及其程序来进行应对。
另外,为了应对喷墨方式,射出涂布的第一绝缘树脂4使用喷墨装置能够使用的粘度。特别是,形成绝缘层5的第一绝缘树脂4命中到绝缘基材2及内层电路3这两者时的浸润扩散性较为重要。若浸润扩散性较大,则第一绝缘树脂4会流出到所要形成的过孔6内或绝缘基材2的外侧,从而将导致分辨率变差。或者,会难以控制涂布厚度。若浸润扩散性较小,则在极端的情况下液滴会以呈球状残留的状态固化,或者会排斥液体。
为了使该浸润扩散性最优,只要使涂布有第一绝缘树脂4的绝缘基材2的浸润性优化即可。特别是,对于作为本发明前提的混合有树脂(绝缘基材2)和铜(内层电路3)的绝缘基材2进行这种浸润性的优化是有用的。该优化可在内层电路形成工序之后绝缘层形成工序之前,对形成有内层电路3的绝缘基材2的表面实施电晕处理或低压紫外线照射处理或等离子处理。由此,能够对绝缘基材2的表面进行改性,能够使第一绝缘树脂4的浸润性优化。若考虑装置的价格、运行成本等,则优选电晕处理。
另外,喷墨装置中还包括用于照射紫外线的照射装置9,该照射装置9能够在移动方向A上跟随喷出装置8进行移动。具体而言,采用如下结构:在喷墨装置的喷墨头的延长线上安装照射装置9,在喷墨头移动的情况下,照射装置9也同时移动。若将第一绝缘树脂4设为紫外线固化树脂,则在第一绝缘树脂4命中到绝缘基材2的表面之后立即将紫外线P照射到该命中位置。由此,第一绝缘树脂4固化或半固化,能够防止第一绝缘树脂4过度地浸润扩散。该固化只要固化成至少树脂4不流动的程度即可。这样,通过使树脂4在命中之后立即固化,从而不需要在对绝缘基材2各个单面分别进行涂布时所需的预固化(precure)工序。此外,优选将第一绝缘树脂4设为紫外线及热固化树脂,在形成绝缘层5之后进行热处理以使第一绝缘树脂4固化。
另外,如上所述,由于在绝缘基材2上形成有内层电路,因此经过绝缘层形成工序成为凹凸形状。若对该部位进行丝网印刷等,则在印刷后的表面也会残留凹凸形状。若使用喷墨方式,则能够瞄准凹凸形状的凹部分涂布更多的树脂,因此能使表面均匀化。
另外,作为第一绝缘树脂4的涂布方法,还存在如下方法:在第一次的涂布中使其分散命中并干燥,在第二次的涂布中使其瞄准它们的间隙命中。
在如积层绝缘层那样,形成具有一定厚度(40μm~80μm左右)的树脂层的情况下,特别是在为提高分辨率而减小液滴的情况下,仅通过一次涂布无法得到所需的绝缘层厚度。在这种情况下,存在进行多次涂布、或搭载多个喷头以得到所需厚度的方法,但优选采用如下方法:为了保持未涂布的开口部的形状,在一次涂布后利用紫外线等进行一定程度的固化以保持形状,之后进行第二次以后的涂布。
在上述的绝缘层形成工序之后,进行镀覆工序。该镀覆工序中,进行镀覆处理,如图7所示,在绝缘层5的表面、通孔11的内表面、过孔6的内表面及内层电路3露出的表面3a(图1所示的导电层露出的表面16a)上形成镀覆膜12。该镀覆膜12由导电性金属构成,例如是铜。然后,利用蚀刻等局部地去除镀覆膜12,如图8所示,在绝缘层5的表面形成外层电路13。
由此,由于在内层电路3露出的表面3a上形成镀覆膜12,因此在形成通孔11时,即使在导电层16的通孔11一侧的内表面产生污迹,也能通过比较平滑的内层电路3的表面3a和镀覆膜12进行电连接。因此,即使在通孔11内附着有污迹的状态下,也能够可靠地将绝缘基材2的两面之间进行电连接。由此,由于不经过去污工序就能够实现层间连接,因此制造工序得以简化,生产性提高。另外,不需要用于去污处理的药液,能够减少环境破坏。
然后,进行抗蚀剂层形成工序。该抗蚀剂层形成工序如图9所示,利用喷墨方式对外层电路13有选择地涂布第二绝缘树脂14。一般而言,至少对过孔6、通孔11不进行涂布。该第二绝缘树脂14涂布在外层电路13上,形成抗蚀剂层15。这样通过在形成抗蚀剂层15时也使用喷墨方式,从而能够形成使过孔部分开口的抗蚀剂层(阻焊剂)15,不需要另行对抗蚀剂进行使过孔部分开口的工序。关于利用喷墨方式涂布第二绝缘树脂14,能够使用与上述第一绝缘树脂4相同的方法,能够得到相同的效果。若抗蚀剂层15都形成完毕,则形成如图10所示的基板。
标号说明
1金属膜
2绝缘基材
3内层电路
4第一绝缘树脂
5绝缘层
6过孔
7喷嘴
8喷出装置
9照射装置
11通孔
12镀覆膜
13外层电路
14第二绝缘树脂
15抗蚀剂层
16导电层
P紫外线

Claims (3)

1.一种基板,包括:
绝缘基材;
导电层,该导电层在该绝缘基材的两面形成图案,且背面与所述绝缘基材密接;
通孔,该通孔贯穿所述绝缘基材和所述导电层;以及
镀覆膜,该镀覆膜在该通孔的内表面、和两面的所述导电层的各个表面上连续形成。
2.一种基板的制造方法,该基板是权利要求1所述的基板,所述制造方法包括:
对于两面粘贴有金属膜的所述绝缘基材局部地去除所述金属膜以形成所述导电层的导电层形成工序;
形成分别贯穿所述绝缘基材和所述导电层的通孔的通孔形成工序;
在所述绝缘基材的两面分别涂布第一绝缘树脂以形成绝缘层的绝缘层形成工序;
在该绝缘层形成工序的同时或之后进行的过孔形成工序,该过孔形成工序中,形成使形成有所述通孔的所述导电层的所述表面露出的过孔;以及
镀覆工序,该镀覆工序中,至少在所述通孔的内表面、和所述绝缘基材两面的在所述过孔内露出的所述导电层的所述表面的各个表面上连续形成镀覆膜。
3.如权利要求2所述的基板的制造方法,其特征在于,
所述绝缘层形成工序中,利用喷墨方式涂布所述第一绝缘树脂,在涂布所述第一绝缘树脂的同时形成所述过孔。
CN201180073816.1A 2011-09-30 2011-09-30 基板及其制造方法 Pending CN103828494A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/072589 WO2013046442A1 (ja) 2011-09-30 2011-09-30 基板及びその製造方法

Publications (1)

Publication Number Publication Date
CN103828494A true CN103828494A (zh) 2014-05-28

Family

ID=47994546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180073816.1A Pending CN103828494A (zh) 2011-09-30 2011-09-30 基板及其制造方法

Country Status (3)

Country Link
CN (1) CN103828494A (zh)
TW (1) TW201330715A (zh)
WO (1) WO2013046442A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017077603A1 (ja) * 2015-11-04 2017-05-11 株式会社メイコー 印刷硬化方法、印刷硬化装置、及びプリント配線基板の製造方法
JP7075481B2 (ja) * 2018-04-12 2022-05-25 株式会社Fuji プリント基板形成方法、およびプリント基板形成装置
TWI666979B (zh) * 2018-06-11 2019-07-21 欣興電子股份有限公司 電路板及其製作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537137A (ja) 1991-02-28 1993-02-12 Fujitsu Ltd プリント配線板の製造方法
JPH0766530A (ja) * 1993-08-26 1995-03-10 Olympus Optical Co Ltd パターン形成方法
JPH10215051A (ja) * 1997-01-31 1998-08-11 Mitsubishi Paper Mills Ltd 画像形成方法、電子回路の製造方法、および該製造方法で製造された電子回路
JP4179165B2 (ja) * 2002-02-28 2008-11-12 日本ゼオン株式会社 部分めっき方法、部分めっき樹脂基材、及び多層回路基板の製造方法

Also Published As

Publication number Publication date
WO2013046442A1 (ja) 2013-04-04
TW201330715A (zh) 2013-07-16

Similar Documents

Publication Publication Date Title
US20080052904A1 (en) Method Of Manufacturing An Electronic Circuit Assembly
US20100021657A1 (en) Process for producing electrically conductive surfaces
CN101584258A (zh) 制备结构化导电表面的方法
US20110023297A1 (en) Multi-layered printed circuit board and method for fabricating the same
US20060121199A1 (en) Method of forming a metal thin film in a micro hole by ink-jet printing
TWI441879B (zh) 樹脂組成物及電路基板之製造方法
CN103828495A (zh) 基板制造方法
TWI610814B (zh) 附孔積層體的製造方法、附孔積層體、多層基板的製造方法及底層形成用組成物
CN103828494A (zh) 基板及其制造方法
JP2008078310A (ja) 導電性パターンの形成方法、配線板の製造方法及び配線板
CN1968822A (zh) 印刷有机金属化合物以形成导电迹线
CN113710011A (zh) 一种只电镀加厚并可焊性处理孔后激光制蚀刻图案的制造电路板方法
JP2007242689A (ja) ポリイミド表面への金属パターン形成方法およびスルーホールを有するポリイミド配線基板の製造方法
CN100475001C (zh) 多层构造形成方法、配线基板和电子仪器的制造方法
CN115379653A (zh) 一种激光钻孔并以图形轨迹粗化绝缘基材的电路板制造方法
CN113727541A (zh) 一种选择性电镀孔,激光制导电图案的电路板生产方法
CN113727540A (zh) 选择性电镀孔、焊盘,激光制导电图案的制造电路板方法
Sridhar An inktjet printing-based process chain for conductive structures on printed circuit board materials
JP2005123215A (ja) プリント配線板の製作法
JP5350184B2 (ja) 多層回路基板の製造方法及び該製造方法により製造された多層回路基板
JP2004273707A (ja) 薄膜回路の形成方法
JP4452878B2 (ja) 薄膜回路の形成方法
JP5411829B2 (ja) 多層回路基板の製造方法及び該製造方法により製造された多層回路基板
JPWO2013046442A1 (ja) 基板及びその製造方法
TWI544847B (zh) 化學鍍產品及其成型方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140528