CN103825597B - 一种电平移位电路 - Google Patents
一种电平移位电路 Download PDFInfo
- Publication number
- CN103825597B CN103825597B CN201410103029.2A CN201410103029A CN103825597B CN 103825597 B CN103825597 B CN 103825597B CN 201410103029 A CN201410103029 A CN 201410103029A CN 103825597 B CN103825597 B CN 103825597B
- Authority
- CN
- China
- Prior art keywords
- drain
- source
- gate
- positive electrode
- negative electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 101150070189 CIN3 gene Proteins 0.000 claims description 15
- 101150110971 CIN7 gene Proteins 0.000 claims description 15
- 101100286980 Daucus carota INV2 gene Proteins 0.000 claims description 15
- 101100508840 Daucus carota INV3 gene Proteins 0.000 claims description 15
- 101150110298 INV1 gene Proteins 0.000 claims description 15
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 15
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
本发明涉及集成电路技术领域，具体涉及一种适用于浮动电源轨中的电平移位电路。本发明的电平移位电路，包括快速响应电路和低功耗电平维持电路，通过快速响应电路的快速响应输入的低压控制信号，产生一窄脉冲来驱动输出信号电平的建立；然后通过低功耗电平维持电路在窄脉冲结束后维持输出信号的电平。本发明的有益效果为，适用于新一代功率器件的驱动电路中，具有响应速度快和低功耗的特点，可以充分发挥新一代功率器件高工作频率和低功耗的优势。本发明尤其适用于电平移位电路。
Description
技术领域
本发明涉及集成电路技术领域，具体涉及一种适用于浮动电源轨中的电平移位电路。
背景技术
电平移位电路用于将低压控制信号转换为高压控制信号，实现低压逻辑对高压功率输出级的控制，属于高压器件的控制技术领域，在开关电源、电机驱动、PDP显示等方面得到了广泛的应用。
随着新一代的功率器件(如：GaNFET，SiCFET，IGBT等)应用的不断发展，功率器件的开关频率有了很大的提高，功率器件能量损耗也不断减小。电平移位电路作为连接控制电路与输出驱动级的关键电路，发展的趋势也必将是：快速响应和低功耗。常规的电平移位电路中，输出级上拉PMOS管与下拉NMOS管之间同时导通会导致电平移位电路存在功耗、切换时间与传输延迟的问题。快速响应意味着功耗增大，现有的电平移位技术不能同时满足快速响应与低功耗，无法体现和发挥出新型功率器件高频和低能耗特性。
发明内容
本发明所要解决的，就是针对上述传统电平移位电路存在的问题，提出了一种具有快速响应能力和低功耗特点的电平移位电路。
本发明解决上述技术问题所采用的技术方案是：一种电平移位电路，包括快速响应电路和低功耗电平维持电路，其特征在于，所述快速响应电路包括PMOS管M12、M13、M14、M15、M17、M18，NMOS管M00、M01、M03、M04、M05、M07、M10、M11、M16、M19，CMOS反相器INV1、INV2、INV3、INV4、INV5、INV6，二极管D1、D2、D3、D4和电容C1、C2；
所述低功耗电平维持电路包括PMOS管M26、M27、M33、M34、M35、M36、M37、M39、M42、M43、M44，NMOS管M20、M21、M22、M23、M30、M31、M38、M40、M41、M45、M46，二极管D5、D6、D7、D8和电阻R0、R1、R2；其中，
如图1所示，一个外部信号输入端连接INV1的输入端和M01的栅极，另一个外部输入信号端连接INV4的输入端和MO5的栅极，INV1的输出端连接INV2的输入端和M21的栅极，INV4的输出端连接INV5的输入端和M20的栅极；
INV2的输出端连接C1的负极和INV3的输入端，INV3的输出端连接M00的栅极，M00的漏极和M01的源极连接，M01的漏极与D1的正极和M03的源极连接，M03的栅极、D1的负极、INV1的正极、INV2的正极、INV3的正极、C1的正极均接电源电压，INV1的负极、INV2的负极、INV3的负极和M00的源极均接地；
INV5的输出端连接C2的负极和INV6的输入端，INV6的输出端连接M04的栅极，M04的漏极和M05的源极连接，M05的漏极与D3的正极和M07的源极连接，M07的栅极、D3的负极、INV4的正极、INV5的正极、INV6的正极、C2的正极均接电源电压，INV4的负极、INV5的负极、INV6的负极和M04的源极均接地；
M03的漏极与D2的负极、M13的漏极和栅极、M12的栅极、M15的栅极连接，M07的漏极与D4的负极、M17的漏极和栅极、M18的栅极、M14的栅极连接；
M12的漏极与M10的漏极连接作为一个输出端LC，M18的漏极和M19的漏极连接作为另一个输出端LD；
M10的栅极与M11的栅极和漏极、M14的漏极连接，M19的栅极与M16的栅极和漏极、M15的漏极连接；
M12的源极、M13的源极、M14的源极、M15的源极、M17的源极、M18的源极均接浮动电源电压HBA，M10的源极、M11的源极、M16的源极、M19的源极、D2的正极和D4的正极均接浮动电源地电位HS；
如图3所示，M20的漏极与D6的正极和M22的源极连接，M21的漏极与D5的正极和M23的源极连接，D5的负极、D6的负极、M22的栅极和M23的栅极均接电源电压，M20的源极和M21的源极均接地；
M22的漏极连接M26的漏极，M23的漏极连接M27的漏极，M26的源极与D7的负极、R2的一端和M35的栅极连接，M27的源极与D8的负极、R1的一端和M34的栅极连接；
M34的漏极与R2的另一端和M32的栅极连接，M35的漏极与R1的另一端、M36的漏极和M33的栅极连接；
M32的漏极与M30的漏极、M41的栅极、M42的栅极连接，M36的栅极与M37的栅极和漏极、R0的一端、M39的栅极、M43的栅极连接，M39的漏极与M42的源极连接，M42的漏极与M41的漏极连接后与另一个输出端LD连接；
M43的漏极与M44的源极连接，M44的栅极与M45的栅极、M33的漏极和M31的漏极连接，M44的漏极与M45的漏极连接后与一个输出端LC连接；
M45的源极与M46的漏极连接，M46的栅极、M40的栅极、M38的栅极和漏极、R0的另一端、M31的栅极、M30的栅极连接；
M32的源极、M33的源极、M34的源极、M35的源极、M36的源极、M37的源极、M39的源极、M43的源极均接浮动电源电压HBA，D7的正极、D8的正极、M26的栅极、M27的栅极、M30的源极、M31的源极、M38的源极、M40的源极、M46的源极均接浮动电源地电位HS。
本发明的有益效果为，适用于新一代功率器件的驱动电路中，具有响应速度快和低功耗的特点，可以充分发挥新一代功率器件高工作频率和低功耗的优势；对新一代功率器件(如：GaNFET,SiCFET,IGBT等)的应用起到了推动作用。
附图说明
图1为本发明的快速响应电路的电路示意图；
图2为快速响应电路的时序图；
图3为本发明的低功耗电平维持电路的电路示意图；
图4为低功耗电平维持电路的时序图；
其中，V(LC0)-V(HS)表示浮动电源轨上的快速响应脉冲信号，V(LC)-V(HS)表示浮动电源轨上的输出信号，V(LD-V(HS)表示浮动电源轨上的输出信号。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
如图1和图3所示，所述快速响应电路包括PMOS管M12、M13、M14、M15、M17、M18，NMOS管M00、M01、M03、M04、M05、M07、M10、M11、M16、M19，CMOS反相器INV1、INV2、INV3、INV4、INV5、INV6，二极管D1、D2、D3、D4和电容C1、C2；
所述低功耗电平维持电路包括PMOS管M26、M27、M33、M34、M35、M36、M37、M38、M39、M42、M43、M44，NMOS管M20、M21、M22、M23、M30、M31、M38、M40、M41、M45、M46，二极管D5、D6、D7、D8和电阻R1、R2、R3；其中，
一个外部信号输入端连接INV1的输入端和M01的栅极，另一个外部输入信号端连接INV4的输入端和MO5的栅极，INV1的输出端连接INV2的输入端和M21的栅极，INV4的输出端连接INV5的输入端和M20的栅极；
INV2的输出端连接C1的负极和INV3的输入端，INV3的输出端连接M00的栅极，M00的漏极和M01的源极连接，M01的漏极与D1的正极和M03的源极连接，M03的栅极、D1的负极、INV1的正极、INV2的正极、INV3的正极、C1的正极均接电源电压，INV1的负极、INV2的负极、INV3的负极和M00的源极均接地；
INV5的输出端连接C2的负极和INV6的输入端，INV6的输出端连接M04的栅极，M04的漏极和M05的源极连接，M05的漏极与D3的正极和M07的源极连接，M07的栅极、D3的负极、INV4的正极、INV5的正极、INV6的正极、C2的正极均接电源电压，INV4的负极、INV5的负极、INV6的负极和M04的源极均接地；
M03的漏极与D2的负极、M13的漏极和栅极、M12的栅极、M15的栅极连接，M07的漏极与D4的负极、M17的漏极和栅极、M18的栅极、M14的栅极连接；
M12的漏极与M10的漏极连接作为一个输出端LC，M18的漏极和M19的漏极连接作为另一个输出端LD；
M10的栅极与M11的栅极和漏极、M14的漏极连接，M19的栅极与M16的栅极和漏极、M15的漏极连接；
M12的源极、M13的源极、M14的源极、M15的源极、M17的源极、M18的源极均接浮动电源电压HBA，M10的源极、M11的源极、M16的源极、M19的源极、D2的正极和D4的正极均接浮动电源地电位HS；
M20的漏极与D6的正极和M22的源极连接，M21的漏极与D5的正极和M23的源极连接，D5的负极、D6的负极、M22的栅极和M23的栅极均接电源电压，M20的源极和M21的源极均接地；
M22的漏极连接M26的漏极，M23的漏极连接M27的漏极，M26的源极与D7的负极、R2的一端和M35的栅极连接，M27的源极与D8的负极、R1的一端和M34的栅极连接；
M34的漏极与R2的另一端和M32的栅极连接，M35的漏极与R1的另一端、M36的漏极和M33的栅极连接；
M32的漏极与M30的漏极、M41的栅极、M42的栅极连接，M36的栅极与M37的栅极和漏极、R0的一端、M39的栅极和漏极、M43的栅极连接，M39的漏极与M42的源极连接，M42的漏极与M41的漏极连接后与另一个输出端LD连接；
M43的漏极与M44的源极连接，M44的栅极与M45的栅极、M33的漏极和M31的漏极连接，M44的漏极与M45的漏极连接后于一个输出端LC连接；
M45的源极与M46的漏极连接，M46的栅极、M40的栅极、M38的栅极和漏极、R0的另一端、M31的漏极、M30的栅极连接；
M32的源极、M33的源极、M34的源极、M35的源极、M36的源极、M37的源极、M39的源极、M43的源极均接浮动电源电压HBA，D7的正极、D8的正极、M26的栅极、M27的栅极、M30的源极、M31的源极、M38的源极、M40的源极、M46的源极均接浮动电源地电位HS。
如图1所示，LA与LB为一对逻辑相反的低电源轨控制信号，其中LA作一个外部输入信号，LB作另一个外部输入信号，下面分析图1中虚线框内的电路，以说明电路工作原理：LA为逻辑低时，M01为关断状态，M00为开启状态。当LA从逻辑低跳变为逻辑高时，M01瞬间打开，LA的逻辑高状态经过三个反相器的传输延时Δt后到达M00的栅端为逻辑低，控制M00关断，而在Δt时间内M00保持为开启状态。由于在Δt时间内，M01已开启，M03的栅极接VDD，M03为常开管，M13为二极管连接，所以在Δt时间内信号LC0被拉低至接近于HS电位。由于LC0接M12的栅极，所以在Δt时间内，会有较大的电流流过M12，将M12的漏极即LC快速拉高。当Δt时间过后，M00关断，信号LC0被拉高，M13关断，LC处于浮空状态，此时整个电路的功耗为零。电路中二极管的作用：防止连接上下电源轨的支路在电源轨切换时超出一定的电压范围，使得器件击穿。图2所示为该电路的时序图。
如图3所示，为低功耗电平维持电路，下面分析图3中虚线框内的电路，以说明电路工作原理：信号LA1与LB1来自快速响应电路，为一对逻辑相反的信号，当信号LA从逻辑低变为逻辑高时，LA1从逻辑高变为逻辑低，关断M21，即M21所在支路被切断，又M34、M35、R1和R2正反馈连接，使M36的漏端电位迅速拉高，关断M33，M31的漏端被拉低，打开输出级反相器中的M44，维持输出信号LC高电平状态。电路的功耗来自M37、M38和R0构成的偏置电路。由于该电路最终仅仅是通过反相器维持快速响应电路的输出，要求速度较慢，因此只需要很小的驱动电流，所以该电路具有低功耗特点。电路中二极管的作用：防止连接上下电源轨的支路在电源轨切换时超出一定的电压范围，使得器件击穿。图4所示为该电路的时序图。
综上所述，当输入信号LA从逻辑低变高时，快速响应电路产生的窄脉冲信号LC0将输出LC快速拉高，将LD快速拉低；在脉冲宽度时间内，低功耗电路建立起输出信号LC的高电位和LD的低电位；在脉冲宽度结束后，快速响应电路关断，进入零功耗状态，仅有低功耗电平维持电路维持输出信号的电位。通过这种方法可以容易地实现高速、低功耗电平移位功能。
Claims (1)
1.一种电平移位电路，包括快速响应电路和低功耗电平维持电路，其特征在于，所述快速响应电路包括PMOS管M12、M13、M14、M15、M17、M18，NMOS管M00、M01、M03、M04、M05、M07、M10、M11、M16、M19，CMOS反相器INV1、INV2、INV3、INV4、INV5、INV6，二极管D1、D2、D3、D4和电容C1、C2；
所述低功耗电平维持电路包括PMOS管M26、M27、M33、M34、M35、M36、M37、M39、M42、M43、M44，NMOS管M20、M21、M22、M23、M30、M31、M38、M40、M41、M45、M46，二极管D5、D6、D7、D8和电阻R0、R1、R2；其中，
一个外部信号输入端连接INV1的输入端和M01的栅极，另一个外部输入信号端连接INV4的输入端和MO5的栅极，INV1的输出端连接INV2的输入端和M21的栅极，INV4的输出端连接INV5的输入端和M20的栅极；
INV2的输出端连接C1的负极和INV3的输入端，INV3的输出端连接M00的栅极，M00的漏极和M01的源极连接，M01的漏极与D1的正极和M03的源极连接，M03的栅极、D1的负极、INV1的正极、INV2的正极、INV3的正极、C1的正极均接电源电压，INV1的负极、INV2的负极、INV3的负极和M00的源极均接地；
INV5的输出端连接C2的负极和INV6的输入端，INV6的输出端连接M04的栅极，M04的漏极和M05的源极连接，M05的漏极与D3的正极和M07的源极连接，M07的栅极、D3的负极、INV4的正极、INV5的正极、INV6的正极、C2的正极均接电源电压，INV4的负极、INV5的负极、INV6的负极和M04的源极均接地；
M03的漏极与D2的负极、M13的漏极和栅极、M12的栅极、M15的栅极连接，M07的漏极与D4的负极、M17的漏极和栅极、M18的栅极、M14的栅极连接；
M12的漏极与M10的漏极连接作为一个输出端LC，M18的漏极和M19的漏极连接作为另一个输出端LD；
M10的栅极与M11的栅极和漏极、M14的漏极连接，M19的栅极与M16的栅极和漏极、M15的漏极连接；
M12的源极、M13的源极、M14的源极、M15的源极、M17的源极、M18的源极均接浮动电源电压HBA，M10的源极、M11的源极、M16的源极、M19的源极、D2的正极和D4的正极均接浮动电源地电位HS；
M20的漏极与D6的正极和M22的源极连接，M21的漏极与D5的正极和M23的源极连接，D5的负极、D6的负极、M22的栅极和M23的栅极均接电源电压，M20的源极和M21的源极均接地；
M22的漏极连接M26的漏极，M23的漏极连接M27的漏极，M26的源极与D7的负极、R2的一端和M35的栅极连接，M27的源极与D8的负极、R1的一端和M34的栅极连接；
M34的漏极与R2的另一端和M32的栅极连接，M35的漏极与R1的另一端、M36的漏极和M33的栅极连接；
M32的漏极与M30的漏极、M41的栅极、M42的栅极连接，M36的栅极与M37的栅极和漏极、R0的一端、M39的栅极、M43的栅极连接，M39的漏极与M42的源极连接，M42的漏极与M41的漏极连接后与另一个输出端LD连接；
M43的漏极与M44的源极连接，M44的栅极与M45的栅极、M33的漏极和M31的漏极连接，M44的漏极与M45的漏极连接后与一个输出端LC连接；
M45的源极与M46的漏极连接，M46的栅极、M40的栅极、M38的栅极和漏极、R0的另一端、M31的栅极、M30的栅极连接；
M32的源极、M33的源极、M34的源极、M35的源极、M36的源极、M37的源极、M39的源极、M43的源极均接浮动电源电压HBA，D7的正极、D8的正极、M26的栅极、M27的栅极、M30的源极、M31的源极、M38的源极、M40的源极、M46的源极均接浮动电源地电位HS。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410103029.2A CN103825597B (zh) | 2014-03-19 | 2014-03-19 | 一种电平移位电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410103029.2A CN103825597B (zh) | 2014-03-19 | 2014-03-19 | 一种电平移位电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103825597A CN103825597A (zh) | 2014-05-28 |
| CN103825597B true CN103825597B (zh) | 2016-07-27 |
Family
ID=50760477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410103029.2A Expired - Fee Related CN103825597B (zh) | 2014-03-19 | 2014-03-19 | 一种电平移位电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103825597B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104038209B (zh) * | 2014-06-19 | 2017-02-01 | 电子科技大学 | 一种电平位移电路 |
| CN104753511B (zh) * | 2015-04-20 | 2017-11-07 | 中国电子科技集团公司第二十四研究所 | 一种低压低功耗线型模拟开关 |
| CN106992778B (zh) * | 2017-03-17 | 2019-01-29 | 电子科技大学 | 一种电平移位电路 |
| CN110868201B (zh) * | 2019-12-05 | 2023-04-28 | 深圳能芯半导体有限公司 | 低功耗快响应电平变换电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101159430A (zh) * | 2007-11-15 | 2008-04-09 | 电子科技大学 | 窄脉冲下拉电流式电平位移电路 |
| CN103138741A (zh) * | 2013-01-25 | 2013-06-05 | 电子科技大学 | 一种超低功耗电平位移电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6445210B2 (en) * | 2000-02-10 | 2002-09-03 | Matsushita Electric Industrial Co., Ltd. | Level shifter |
-
2014
- 2014-03-19 CN CN201410103029.2A patent/CN103825597B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101159430A (zh) * | 2007-11-15 | 2008-04-09 | 电子科技大学 | 窄脉冲下拉电流式电平位移电路 |
| CN103138741A (zh) * | 2013-01-25 | 2013-06-05 | 电子科技大学 | 一种超低功耗电平位移电路 |
Non-Patent Citations (2)
| Title |
|---|
| Nanosecond Delay Floating High Voltage Level Shifters in a 0.35um HV-CMOS Technology;Yashodhan Moghe 等;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;20110228;第46卷(第2期);485-497 * |
| 一种基于BCD工艺的高速低功耗电平位移电路;庞振洋 等;《微电子学》;20120220;第42卷(第1期);63-66 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103825597A (zh) | 2014-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103825597B (zh) | 一种电平移位电路 | |
| CN106683631B (zh) | 一种igzo薄膜晶体管的goa电路及显示装置 | |
| CN103929172B (zh) | 电平移位电路 | |
| CN104505036B (zh) | 一种栅极驱动电路 | |
| CN103141028B (zh) | 电平移动电路 | |
| CN109951060B (zh) | 高压半桥驱动电路 | |
| CN105187047B (zh) | 一种用于igbt驱动芯片的特高压电平位移电路 | |
| CN101888178B (zh) | 用于锁相环中极低电压工作下降低电流失配的电荷泵电路 | |
| TW200717437A (en) | Shift register circuit and method for reducing its operational instability, and gateline driving circuit | |
| CN105429441A (zh) | Igbt闭环主动驱动电路及其驱动方法 | |
| CN104505050A (zh) | 用于氧化物半导体薄膜晶体管的扫描驱动电路 | |
| CN107181482A (zh) | 输入输出接收电路 | |
| CN116232309A (zh) | 一种低功耗的高速电平移位电路 | |
| US10158350B1 (en) | Level shifter circuit for gate driving of gate control device | |
| CN205453478U (zh) | Igbt闭环主动驱动电路 | |
| CN111294042A (zh) | 电平移位电路 | |
| CN102983847A (zh) | 一种宽电源电压低功耗定时器电路 | |
| CN103944556A (zh) | 电平转移电路 | |
| CN109921769B (zh) | 一种高速低功耗电平位移电路 | |
| CN103825434A (zh) | 一种igbt驱动电路 | |
| CN106452424A (zh) | 一种具有预加重的差分驱动器 | |
| CN112511142B (zh) | 一种全集成nmos管驱动电路 | |
| CN106685391A (zh) | 电平转换电路 | |
| CN203982253U (zh) | 一种用于数字电路的电压源电路 | |
| CN206595982U (zh) | 电平移位器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160727 Termination date: 20170319 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |