CN103823720A - 用于同步代码的发散区域中的线程的系统和方法 - Google Patents
用于同步代码的发散区域中的线程的系统和方法 Download PDFInfo
- Publication number
- CN103823720A CN103823720A CN201310407499.3A CN201310407499A CN103823720A CN 103823720 A CN103823720 A CN 103823720A CN 201310407499 A CN201310407499 A CN 201310407499A CN 103823720 A CN103823720 A CN 103823720A
- Authority
- CN
- China
- Prior art keywords
- counting
- thread
- radiating area
- synchronous
- threads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims description 32
- 230000001360 synchronised effect Effects 0.000 claims description 27
- 238000012545 processing Methods 0.000 abstract description 7
- 241001269238 Data Species 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
- G06F9/522—Barrier synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Debugging And Monitoring (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
提供用于在多线程并行处理系统内同步代码的发散区域中的线程的系统和方法。方法包括,在任何线程进入发散区域之前,生成表示将进入发散区域的线程的数目的计数。方法还包括在发散区域内使用计数以同步发散区域中的线程。
Description
相关申请的交叉引用
本申请要求于2012年9月10日由Jones所提交的序列号为13/608,912的、标题为“SYSTEM AND METHOD FOR SYNCHRONIZING THREADSIN A DIVERGENT REGION OF CODE”的美国申请的优先权,其与本申请共同受让,并在本文通过援引的方式加以合并。
技术领域
本发明总地涉及多线程并行处理系统,并且,更具体地,涉及同步代码的发散区域中的线程。
背景技术
在图形处理和其他处理领域中,通常要求程序对包括如图像或音频文件这种集合的数据点的大集合进行操作。这种程序可被频繁地、有利地构建为动作的序列,其中每个可并发地实施在集合中的所有数据点上。
被设计为支持这种程序的一种处理系统称为单指令多数据(SIMD)系统。SIMD系统提供多个处理器,其中每个对单数据点应用程序的指令。在硬件中,多个处理器的子集可实现为多处理单元(MPU)。
发明内容
一个方面提供用于同步多个线程的方法。方法包括生成表示将进入发散区域的线程的数目的计数。计数在任何线程进入发散区域之前生成。方法还包括在发散区域内使用计数以同步发散区域中的线程。
另一方面提供存储指令的非暂时性计算机可读介质。当由MPU执行时,指令致使MPU同步MPU上执行的多个线程。由MPU所实施的步骤包括生成表示将进入发散区域的线程的数目的计数。计数在任何线程进入发散区域之前生成。步骤还包括在发散区域内使用计数以同步发散区域中的线程。
又一方面提供计算设备。计算设备包括MPU,适用于同步MPU上执行的多个线程。MPU配置为生成表示将进入发散区域的线程的数目的计数。计数在任何线程进入发散区域之前生成。MPU进一步配置为在发散区域内使用计数以同步发散区域中的线程。
附图说明
现在结合附图对接下来的描述进行参考,其中:
图1是根据本公开的系统的示意图;以及
图2是根据本公开的方法。
具体实施方式
图1是根据本公开的系统100的示意图。系统包括耦连到主机存储器104并耦连到图形处理单元(GPU)106的主机处理器102。GPU106也耦连到主机存储器104,并可使用直接存储器存取(DMA)对主机存储器104写入数据以及从主机存储器104读取数据。
GPU106还耦连到显示器108或其他输出设备,并且适用于使用显示器108显示由GPU106所生成的信息。在其他实施例中,显示器108还可以、或可替代地耦连到主机处理器102用于由主机处理器102所生成的信息的显示。
GPU106包括处于线程执行控制单元(TECU)110控制之下的多个多处理单元(MPU)112。TECU110耦连到主机处理器102,并且适用于从主机处理器102接收控制信号。MPU112耦连到设备存储器114,并且适用于对设备存储器114写入数据以及从设备存储器114读取数据。设备存储器114耦连到主机存储器104,并且适用于对主机存储器104写入数据以及从主机存储器104读取数据。
主机处理器102可执行构建为叫做内核的SIMD程序的序列的程序。作为执行程序的一部分,主机处理器102可在GPU106中启动内核的序列。
GPU106提供将并行工作布置为线程、线程块(或简称块)以及网格的层次的并行计算架构。网格是线程的集合,其中所有线程执行通用内核。单独线程将其内核执行为独立实体,具有独立数据、栈和程序计数器。线程被分组为用户定义大小(块中线程的数目)的线程块。块内的线程被确保并发地执行。
为了指派到MPU112以及由MPU112执行,块的线程可分为子集。这些子集可以可替代地称为“线程束(warp)”或“波前(wavefront)”。子集的大小典型地选择为MPU112中的处理器数目乘以2的幂(即1、2、4等)。线程束的线程被指派到单个MPU112,并且MPU112在相应的1、2、4等数目的时钟周期中执行线程束的线程的一个指令。
可使用执行屏障操作(或简称屏障)或其他同步操作来同步块的线程。通常,屏障用来强迫实行在屏障之前和之后所发出的操作上的排序约束。一旦线程到达屏障,其不能前进直到所有线程已到达屏障为止。
屏障可实现为计数信号量(semaphore)。当线程调用屏障时,线程传递进来块中活动线程的数目的计数。响应于初次这种调用,信号量将其计数初始化为传递进来的计数,减去一,表示剩余要调用信号量的线程的数目。随着每个后续线程调用计数信号量,信号量递减其计数。一旦计数达到零,则允许所有线程前进。
在其他实施例中,屏障可实现为诸如位字段的每线程标记。例如,如果屏障具有64个可能的参与者,那么根据本公开的系统可使用64位值中的二进制(1/0)位来指示到达。掩码可允许线程的子集参与(实现“仅等待N个线程”的行为)。也就是说,可通过创建具有若干经设置(或经清除)的位的、等于块中活动线程的数目的经接收的计数的掩码来初始化位字段屏障。
在又一个实施例中,根据本公开的系统可实现为逻辑门的网络以对等待的线程实施多输入AND(与)操作。在这种系统中,可通过可编程地将等于块中活动线程的数目的经接收的计数的若干输入关联到TRUE(真)(或FALSE(假))来实施子集操作。
屏障和其他同步操作可以以GPU的硬件实现或经由GPU上执行的软件来实现。一些GPU提供某个数目的硬件屏障,并且当需要时可使用软件供应附加的屏障。
内核可包括取决于依靠数据的条件测试可能或可能不执行的代码的片段或区域。这种代码的片段可称为发散区域。如果屏障置于这种发散区域中,那么一些线程可能不到达屏障,这基于线程正在其上运行的数据。因为直到所有线程已到达屏障以前没有线程可以越过屏障前进,所以这可能导致死锁或不正确的执行。针对这些原因,在代码的发散区域内使用屏障典型地是非法的。
虽然处理单元106在本文称为图形处理单元,但应理解的是处理单元106可用于可以与图形无关的数据处理—也就是说,在任何要求多线程处理的应用中。在其他实施例中,处理单元106可包含经优化用于通用处理、同时保留本文所讨论的底层计算架构的电路。
主机处理器102包括适用于接收存储在一个或多个类型的计算机可读介质上的程序的一个或多个子系统。短语“计算机可读介质”包括能够由计算机所存取的任何类型的介质,诸如只读存储器(ROM)、随机存取存储器(RAM)、硬盘驱动器、压缩光盘(CD)、数字视频光盘或数字通用光盘(DVD)或任何其他类型的介质。
图2是根据本公开的方法200。方法200适合于在使用结构化的控制流写程序之处使用。在虚线208以上所示的步骤在进入代码的发散区域之前实施,而虚线208以下的步骤在当处于发散区域内时实施。
在进入代码的发散区域之前,在步骤202中,使用屏障操作将到达发散区域的所有线程同步。一旦所有线程经同步,在步骤204中,生成将进入发散区域的线程的数目的计数。
随后,在步骤206中,可通过为屏障操作供应计数来同步发散区域内的线程,屏障操作在发散区域内的所有线程的继续执行以前将等待仅该数目的线程到达屏障。
在一些实施例中,每个线程可计算指示线程是否将进入发散区域的布尔变量(或标记)pass。随后,通过使用从每个线程接收pass的屏障操作以及current_count—到达发散区域的线程的数目的计数,步骤202和204可一起实施。屏障使用current_count同步到达发散区域的所有线程,随后返回new_count—到达屏障的、pass设为真的线程的数目的计数。
在其他实施例中,其中线程布置在子集(也称为线程束或波前)中,步骤204可包括针对每个子集确定子集中的任何线程是否将进入发散区域、对包括这种线程的子集的数目进行记数(tally)、以及使用子集的记数生成计数。在一些这样的实施例中,进入发散区域的线程的数目的计数可通过子集的记数乘以每个子集中的线程的数目来生成。
在一些实施例中,没有进入第一发散区域的所有线程进入第二发散区域。这种情况出现在例如对于具有then和else子句二者的if语句中。在这种实施例中,其中期望进入第二发散区域的线程的同步并且针对每个线程计算布尔值pass,可使用!pass(或NOT pass,即pass的逻辑否定)生成进入第二发散区域的线程的计数。
在遭遇第一发散区域内的第二发散区域并且期望同步进入第二发散区域的线程之处,可实施与已针对第一发散区域所描述的动作类似的动作。在步骤202中,当同步到达第二发散区域的线程时,到达第二发散区域的线程的计数将与进入第一发散区域的线程的计数(new_count,在上文所描述的一些实施例中)相同。
在一些实施例中,当编译器遭遇“if”语句、“while”语句、或其他产生代码的发散区域并且其中发散区域包括同步操作的语句时,用于实施方法200(或本公开的其他实施例)的步骤的指令由编译器自动地生成。这种编译器可以比要求程序员手工编写根据本公开的方法产生更有效的实现方案。此外,程序员将发现这种编译器更便于使用,因为将不要求程序员在代码的每个发散区域以前和在代码的每个发散区域内添加实现这种方法的代码。
应理解的是,这种编译器可利用方法200或根据本公开的任何其他方法。这种编译器可采用多于一个在单个程序中具体化本公开的方法。这种方法可采用多于一个类型的屏障来实现该方法,并可在以硬件实现的同步操作和以软件实现的屏障之间进行选择。可基于同步操作的计数来进行这种选择,该同步操作在包括要求同步的多个发散区域的程序中已经使用。
与本申请相关领域的技术人员应理解的是,可对所描述的实施例进行其他和进一步的附加、删除、替换和修改。
Claims (10)
1.一种用于同步多个线程的方法,所述方法包括:
生成表示将进入发散区域的线程的数目的计数,所述计数在任何线程进入所述发散区域之前生成;以及
在所述发散区域内使用所述计数以同步所述发散区域中的所述线程。
2.根据权利要求1所述的方法,其中所述生成所述计数进一步包括:
同步所述多个线程;以及
一旦所述多个线程经同步,则生成所述计数。
3.根据权利要求1所述的方法,其中所述多个线程布置在多个线程组中,并且其中所述生成所述计数进一步包括:
针对每个线程组,确定所述组中的任何线程是否将进入所述发散区域;以及
基于所述确定的结果生成所述计数。
4.根据权利要求3所述的方法,其中:
所述确定所述组中的任何线程是否将进入所述发散区域进一步包括标识将进入所述发散区域的所述组中的一个线程;以及
所述基于所述确定的结果生成所述计数进一步包括基于经标识的线程生成所述计数。
5.根据权利要求1所述的方法,其中所述使用所述计数以同步所述线程进一步包括使用实现为计数信号量、位字段和逻辑门的网络中的一个的屏障,其中所述屏障以硬件和软件中的一个实现。
6.根据权利要求5所述的方法,其中所述使用所述屏障进一步包括使用所述计数的值初始化所述屏障。
7.根据权利要求1所述的方法,其中所述计数是第一计数,所述发散区域是第一发散区域,并且所述第一发散区域包括第二发散区域,所述方法进一步包括:
生成表示将进入所述第二发散区域的线程的数目的第二计数,所述第二计数在任何线程进入所述第二发散区域之前生成,其中所述第二计数使用所述第一计数生成;以及
在所述第二发散区域内使用所述第二计数以同步所述第二发散区域中的所述线程。
8.一种计算设备,包括:
多处理单元,适用于同步所述多处理单元上执行的多个线程,所述多处理单元配置为:
生成表示将进入发散区域的线程的数目的计数,所述计数在任何线程进入所述发散区域之前生成;以及
在所述发散区域内使用所述计数以同步所述发散区域中的所述线程。
9.根据权利要求8所述的计算设备,其中所述生成所述计数进一步包括:
同步所述多个线程;以及
一旦所述多个线程经同步,则生成所述计数。
10.根据权利要求8所述的计算设备,其中所述多个线程布置在多个线程组中,并且其中生成计数进一步包括:
针对每个线程组,确定所述组中的任何线程是否将进入所述发散区域;
基于所述确定的结果生成所述计数。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/608,912 | 2012-09-10 | ||
US13/608,912 US10013290B2 (en) | 2012-09-10 | 2012-09-10 | System and method for synchronizing threads in a divergent region of code |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103823720A true CN103823720A (zh) | 2014-05-28 |
Family
ID=50153414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310407499.3A Pending CN103823720A (zh) | 2012-09-10 | 2013-09-09 | 用于同步代码的发散区域中的线程的系统和方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10013290B2 (zh) |
CN (1) | CN103823720A (zh) |
DE (1) | DE102013014778A1 (zh) |
TW (1) | TW201432572A (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10133572B2 (en) * | 2014-05-02 | 2018-11-20 | Qualcomm Incorporated | Techniques for serialized execution in a SIMD processing system |
US9898287B2 (en) * | 2015-02-13 | 2018-02-20 | Advanced Micro Devices, Inc. | Dynamic wavefront creation for processing units using a hybrid compactor |
US11353868B2 (en) | 2017-04-24 | 2022-06-07 | Intel Corporation | Barriers and synchronization for machine learning at autonomous machines |
DE102020127704A1 (de) | 2019-10-29 | 2021-04-29 | Nvidia Corporation | Techniken zum effizienten transferieren von daten an einem prozessor |
US11803380B2 (en) | 2019-10-29 | 2023-10-31 | Nvidia Corporation | High performance synchronization mechanisms for coordinating operations on a computer system |
US11409579B2 (en) * | 2020-02-24 | 2022-08-09 | Intel Corporation | Multiple independent synchonization named barrier within a thread group |
US11734051B1 (en) * | 2020-07-05 | 2023-08-22 | Mazen Arakji | RTOS/OS architecture for context switching that solves the diminishing bandwidth problem and the RTOS response time problem using unsorted ready lists |
US20230315655A1 (en) | 2022-03-10 | 2023-10-05 | Nvidia Corporation | Fast data synchronization in processors and memory |
US20230289242A1 (en) | 2022-03-10 | 2023-09-14 | Nvidia Corporation | Hardware accelerated synchronization with asynchronous transaction support |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7512950B1 (en) * | 2003-08-14 | 2009-03-31 | Sun Microsystems, Inc. | Barrier synchronization object for multi-threaded applications |
US7770170B2 (en) | 2005-07-12 | 2010-08-03 | Microsoft Corporation | Blocking local sense synchronization barrier |
US7788468B1 (en) * | 2005-12-15 | 2010-08-31 | Nvidia Corporation | Synchronization of threads in a cooperative thread array |
CN101046755B (zh) | 2006-03-28 | 2011-06-15 | 郭明南 | 一种计算机自动内存管理的系统及方法 |
-
2012
- 2012-09-10 US US13/608,912 patent/US10013290B2/en active Active
-
2013
- 2013-09-09 CN CN201310407499.3A patent/CN103823720A/zh active Pending
- 2013-09-09 DE DE102013014778.6A patent/DE102013014778A1/de not_active Ceased
- 2013-09-09 TW TW102132384A patent/TW201432572A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US20140075160A1 (en) | 2014-03-13 |
TW201432572A (zh) | 2014-08-16 |
US10013290B2 (en) | 2018-07-03 |
DE102013014778A1 (de) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103823720A (zh) | 用于同步代码的发散区域中的线程的系统和方法 | |
CN208766643U (zh) | 硬件跟踪系统 | |
CN105389158B (zh) | 数据处理系统、编译器、处理器的方法和机器可读介质 | |
CN102193778B (zh) | 用于生成时间戳的方法、设备和跟踪模块 | |
CN103917959B (zh) | 用于工作项同步的方法和系统 | |
US20160132338A1 (en) | Device and method for managing simd architecture based thread divergence | |
JPS6224366A (ja) | ベクトル処理装置 | |
CN103339606B (zh) | 用于并发软件环境的活动记录系统 | |
CN104375804A (zh) | 多线程执行处理器及其操作方法 | |
CN103810035A (zh) | 智能上下文管理 | |
CN103838626A (zh) | 一种处理串行任务的数据处理装置及方法 | |
GB2442354A (en) | Managing system management interrupts in a multiprocessor computer system | |
CN103677756A (zh) | 用于使处理器指令执行同步的系统和方法 | |
CN107479981A (zh) | 一种基于异步调用实现同步调用的处理方法及装置 | |
EP3516515B1 (en) | Scheduling of tasks in a multiprocessor device | |
CN113190427B (zh) | 卡顿监控方法、装置、电子设备及存储介质 | |
CN107358125B (zh) | 一种处理器 | |
JP5738999B2 (ja) | マルチプロセッサシステムにおける例外制御 | |
Osborne et al. | Simultaneous multithreading applied to real time | |
Yeh et al. | A circular pipeline processing based deterministic parallel test pattern generator | |
KR20130021637A (ko) | 멀티 코어 시스템의 인터럽트 할당 방법 및 장치 | |
US12072730B2 (en) | Synchronization signal generating circuit, chip and synchronization method and device, based on multi-core architecture | |
EP3387524B1 (en) | Hardware access counters and event generation for coordinating multithreaded processing | |
Curry et al. | New timing system development at SNS | |
CN116361084A (zh) | 多核处理器调试方法、装置、调试设备和可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140528 |
|
WD01 | Invention patent application deemed withdrawn after publication |