CN103353543A - 一种具有串行协议触发和解码功能的数字示波器 - Google Patents

Abstract

本发明提供了一种具有串行协议触发和解码功能的数字示波器，通过不同协议的串行协议触发和解码子模块和设置串行控制字，来完成各种串行协议触发和解码功能，并数据包和触发包存储到具有随机存储功能的环形结构的串行协议解码RAM中，根据数据包包含的开始和结束时间、触发包上记录的触发点时间以及数字示波器时基设置，得到解码数据显示区域，再将数据包中的解码数据读出并在解码数据显示区域显示，这样就可使解码数据与信号波形数据位置对应地显示在显示屏上，由于采用硬件完成串行协议触发和解码，保证了解码的实时性，提高触发点定位的准确性。

Description

一种具有串行协议触发和解码功能的数字示波器

技术领域

本发明属于数字示波器技术领域，更为具体地讲，涉及一种具有串行协议触发和解码功能的数字示波器。

背景技术

随着嵌入式系统设计中越来越多地使用串行总线代替宽并行总线，设计人员对数字示波器分析串行协议信号的能力提出了更高的要求。

在串行协议信号中，所有信息都必须以串行方式在相同的少数导线（有时是一条）上发送。这意味着一个信号可能包括地址信息、控制信息、数据信息和时钟信息。因此，串行协议信号的分析需要完成两个方面的工作，一方面是分析协议信号的电气特性和波形特征，如幅度、波特率等；另一方面则是分析其所包含的串行协议信息，如数据信息、地址信息等。普通数字示波器仅能对电气特性和波形特征进行分析，也只能根据边沿、脉宽等特性来触发信号，所以数字示波器需要能够从协议的角度对串行协议信号进行触发和解码的功能。串行协议解码功能的主要作用就是当不同的串行协议总线信号从数字示波器输入时，经过用户对数字示波器的操作，把原本一条串行协议线上的信号分离出其中的各种信息，并将该信息显示在对应信号波形下方。而串行协议触发的主要功能就是将数字示波器显示区域定位到上面解码得到的数据信息中用户感兴趣的地方。

目前，对具有串行协议触发和解码功能的数字示波器的研究还处于初步阶段，相关产品技术指标都较低，不能适应设计人员日益提高的应用需要。有少数产品具有几种简单的串行协议触发和解码功能，且普遍采用软件解码的方式。虽然可以一定程度降低硬件成本，但这种方式对CPU的运算速度要求很高。更重要的是，在实际应用中，采用软件解码的示波器解码一次需要几秒甚至十几秒的时间，实时性较差，对触发点定位的准确性也不高，这种解码的，对触发点定位的准确性也不高。

发明内容

本发明的目的在于克服现有技术的不足，提供一种具有串行协议触发和解码功能的数字示波器，以保证解码的实时性，提高触发点定位的准确性。

为实现以上目的，本发明具有串行协议触发和解码功能的数字示波器，其特征在于，还包括串行协议触发和解码模块、串行协议解码RAM；

串行协议触发和解码模块与数字示波器信号调理通道中的比较器连接，用于接收和检测比较器比较转换后的串行协议信号，并接收微处理器提供的串行协议触发和解码控制字（以下简称串行控制字）；

串行控制字包括协议类型控制字，用于设定待触发和解码的串行协议信号所属串行协议类型；协议参数控制字，用于设定串行协议信号的基本协议参数，触发控制字，用于设定串行协议触发的触发判断参数，解码控制字，用于设定串行协议解码的解码参数；

串行协议触发和解码模块又包括由协议接收与分析子模块、触发子模块以及解码子模块组成的串行协议触发和解码模块子模块以及触发多路选择器、解码多路选择器，每个串行协议触发和解码模块子模块对应一个串行协议；

触发多路选择器根据协议类型控制字选通对应协议的触发和解码模块子模块，以便将输出的触发信号输入到控制模块中，用于对串行协议信号波形数据的采集；

解码多路选择器根据协议类型控制字选通对应协议的触发和解码模块子模块，以便将输出的数据包和触发包存储到串行协议解码RAM中；

对于选通的串行协议触发和解码模块子模块中，协议接收与分析子模块根据串行协议格式以及协议参数控制字对应的协议参数，提取出串行协议信号中包含的信息即串行协议信息；触发子模块从串行协议信息中找出符合触发控制字的某段信息，产生触发信号，一方面输出给触发多路选择器，另一方面发送给解码子模块；解码子模块解码分析串行协议信息，根据解码控制字提取出协议解码数据，并将其分段打包成串行协议数据包简称数据包，发送给解码多路选择器，然后存储到串行协议解码RAM中，每个数据包包含有该段协议解码数据的开始和结束的时间，同时，当接收到触发信号后，组成包含触发信号产生的时间点的触发包，发送给解码多路选择器，然后，存储到串行协议解码RAM中，并记录下触发包存储的地址；

串行协议解码RAM是一个具有随机存储功能的环形结构存储器，复位后，输入的数据包从串行协议解码RAM的起始地址开始存储，触发包到来之前，数据包不停地写入串行协议解码RAM，如果串行协议解码RAM中被写入的数据包占满，则又从起始地址开始覆盖掉原有数据，写入新的数据包；

当触发信号到来，存储触发包后，串行协议触发和解码模块根据触发包存储的地址和解码控制字中的预触发深度确定解码预触发区域第一个有效数据包的首地址，将有效数据包的首地址到触发包存储的地址间存储区域记为解码预触发存储区域，同时继续存储新到来的数据包；若到信号波形数据采集、存储结束前，串行协议解码RAM存满，即串行协议解码RAM存储到下一个数据包可能会覆盖掉解码预触发区域第一个有效数据包时，或者当信号波形数据存储结束时，串行协议解码RAM停止存入新数据包，并记录下最后存入数据包的地址，触发包存储地址到最后存入数据包的地址之间的区域记为解码后触发存储区域；第一个有效数据包的首地址到最后存入数据包的地址之间区域就是此次解码的有效数据包存储区域；

在显示波形时，微处理器首先读取存储器中的波形数据进行处理，并送显示屏显示；在波形数据显示完成后，微处理器开始读取解码RAM中的数据：首先，微处理器读取触发包存储地址，根据该地址从解码RAM中读取出触发包，触发包中包含的时间就是波形数据中触发点的对应时间值；随后，由触发包存储地址开始向前后读取有效数据包存储区域的数据包，这些数据包记录的开始和结束时间与触发点的时间值的差就是该数据包所对应的波形数据起始和结束点与触发点的时间差，根据数字示波器时基设置将该时间差转换成距离触发点的像素点距离，得到解码数据显示区域，再将数据包中的解码数据读出并在解码数据显示区域显示，即可使解码数据与信号波形数据位置对应地显示在屏幕上。

本发明的目的是这样实现的：

本发明具有串行协议触发和解码功能的数字示波器，通过不同协议的串行协议触发和解码子模块和设置串行控制字，来完成各种串行协议触发和解码功能，并数据包和触发包存储到具有随机存储功能的环形结构的串行协议解码RAM中，根据数据包包含的开始和结束时间、触发包上记录的触发点时间以及数字示波器时基设置，得到解码数据显示区域，再将数据包中的解码数据读出并在解码数据显示区域显示，这样就可使解码数据与信号波形数据位置对应地显示在显示屏上，由于采用硬件完成串行协议触发和解码，保证了解码的实时性，提高触发点定位的准确性。

附图说明

图1是本发明具有串行协议触发和解码功能的数字示波器一种具体实施方式的原理图；

图2是图1所示数字示波器显示部分中采集与存储部分的工作流程图；

图3是图1所示串行协议解码RAM的存储示意图；

图4是图1所示数字示波器显示部分的工作流程图；

图5是图1所示串行协议触发和解码模块的原理图；

图6是RS232协议的传输格式；

图7是本具体实施方式中RS232串行协议触发和解码功能模块的原理图；

图8是本具体实施方式中RS232串行协议触发和解码工作实例的流程图；

图9是RS232协议触发与解码的效果图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

图1是本发明具有串行协议触发和解码功能的数字示波器一种具体实施方式的原理图。

在本实施例中，如图1所示，本发明具有串行协议触发和解码功能的数字示波器包括现有技术的信号调理通道1、模数转换器2、控制模块3、波形数据存储器4、微处理器5、显示屏6，用于串行协议信号波形的采集、存储、显示，这部分与普通数字示波器相同，在此不再赘述。

为了硬件实现串行协议触发和解码功能，在本发明中，设计了串行协议触发和解码模块7、串行协议解码RAM8。

在本实施例中，如图1所示，控制模块3、串行协议触发和解码模块7和串行协议解码RAM8用一片FPGA（现场可编程逻辑门阵列）来设计实现，系统时钟为250MHz。

如图1所示，串行协议触发和解码模块7与数字示波器信号调理通道1中的比较器连接，用于接收和检测比较器比较转换后的串行协议信号，并接收微处理器5提供的串行协议触发和解码控制字，以下简称串行控制字；

串行控制字中，协议类型控制字用于设定待触发和解码的串行协议信号所属串行协议类型；协议参数控制字用于设定串行协议信号的基本协议参数；触发控制字用于设定串行协议触发的触发判断参数；解码控制字用于设定串行协议解码的解码参数。

串行协议触发和解码模块7又包括多个由协议接收与分析子模块701、触发子模块702以及解码子模块703组成的串行协议触发和解码模块子模块，以及触发多路选择器、解码多路选择器，每个串行协议触发和解码模块子模块对应一个串行协议。为便于说明，图1只画出了一个选通的串行协议触发和解码模块子模块，并省略了触发多路选择器、解码多路选择器。

对于选通的串行协议触发和解码模块子模块中，协议接收与分析子模块701根据串行协议格式以及协议参数控制字对应的协议参数，提取出串行协议信号中包含的信息即串行协议信息；触发子模块702从串行协议信息中找出符合触发控制字的某段信息产生触发信号，一方面经过选通的触发多路选择器，输入到控制模块3中，用于对串行协议信号波形数据的采集。另一方面发送给解码子模块703；解码子模块703解码分析串行协议信息，根据解码控制字提取出协议解码数据，并将其分段打包成串行协议数据包简称数据包，发送给解码多路选择器，然后存储到串行协议解码RAM8中，每个数据包包含有该段协议解码数据的开始和结束的时间，同时，当接收到触发信号后，组成包含触发信号产生的时间点的触发包，发送给解码多路选择器，然后，存储到串行协议解码RAM中，并记录下触发包存储的地址。

图2是图1所示串行协议解码RAM的存储示意图。

在本实施例中，如图2所示，串行协议解码RAM是一个具有随机存储功能的环形结构存储器。复位后，输入的数据包从串行协议解码RAM的起始地址即A点开始存储，触发包到来之前，数据包不停地写入串行协议解码RAM，如果串行协议解码RAM中被写入的数据包占满，则又从起始地址即A点开始覆盖掉原有数据，写入新的数据包；

当触发信号到来，存储触发包后，串行协议触发和解码模块根据触发包存储的地址即B点和解码控制字中的预触发深度确定解码预触发区域第一个有效数据包的首地址即C点，将第一个有效数据包的首地址即C点到触发包存储的地址即B点间存储区域记为解码预触发存储区域，同时继续存储新到来的数据包；若到信号波形数据采集、存储结束前，串行协议解码RAM存满即存储到了E点，即串行协议解码RAM存储到下一个数据包可能会覆盖掉解码预触发区域第一个有效数据包时，或者当信号波形数据存储结束时即D点，串行协议解码RAM停止存入新数据包，并记录下最后存入数据包的地址，触发包存储地址即B点到最后存入数据包的地址即D点或E点之间的区域记为解码后触发存储区域；第一个有效数据包的首地址即C点到最后存入数据包的地址即D点或E点之间的区域就是此次解码的有效数据包存储区域。

串行协议解码RAM的存储过程中，串行协议触发和解码模块记录下触发包存储的地址即B点、第一个有效数据包的首地址即C点、最后存入数据包的地址D（或E）点的地址作为标志地址，发送给微处理5。

图3是图1所示串行协议解码RAM的存储示意图。

在本实施例中，如图3所示，本发明具有串行协议触发和解码功能的数字示波器完成串行协议信号波形数据采集、存储的工作原理与普通数字示波器相同，用信号调理通道1、模数转换器2、控制模块3、波形数据存储器4完成信号波形数据的采集与存储，不同的是，触发信号由触发子模块702从串行协议信息中找出符合触发控制字的某段信息时产生。

如图1所示，在上述工作的同时，微处理器5根据用户的设置产生串行控制字。串行协议触发和解码模块7根据协议类型控制字和协议参数控制字确定待解码的串行协议信号的协议类型，通过触发多路选择器、解码多路选择器选通对应类型串行协议触发和解码子模块，并根据信号速率等协议参数，对串行信号进行分析，将串行协议信号所包含的信息，如数据信息、地址信息提取出来；并找出符合触发控制字设定的触发条件的某段串行协议信息，如串行协议帧中的错误、特定的数据信息等产生触发信号，触发信号一方面输入到控制模块3，其作用与工作原理与普通数字示波器相同；另一方面输入到串行协议触发和解码模块7将触发信号产生的时间点作为参考时间点，用于确定解码产生的串行协议数据包内包含的信息的时间。

在寻找特定的信号产生触发信号的同时，串行协议触发和解码模块7将提取出的串行协议信息与该段信号开始和结束的时间组成串行协议数据包简称数据包，存入串行协议解码RAM8。当接收到触发信号后，组成包含触发信号信息的数据包简称触发包，记录触发信号产生的时间点，并由串行协议触发和解码模7块记录触发包存储的地址。

图4是图1所示数字示波器显示部分的工作流程图。

在本实施例中，如图3所示，在显示波形时，微处理器5首先读取波形数据存储器4中的波形数据进行处理，并送显示屏显示。在波形数据显示完成后，微处理器5开始读取串行协议解码RAM8中的数据：首先，微处理器5读取触发包存储地址，根据该地址从串行协议解码RAM8中读取出触发包，触发包中包含的时间就是波形数据中触发点的对应时间值；随后，由触发包存储地址开始向前后读取有效数据包存储区域的数据包，这些数据包记录的开始和结束时间与触发点的时间值的差就是该数据包所对应的波形数据起始和结束点与触发点的时间差，根据数字示波器时基设置将该时间差转换成距离触发点的像素点距离，得到解码数据显示区域，再将数据包中的解码数据读出并在解码数据显示区域显示，即可使解码数据与信号波形数据位置对应地显示在显示屏上。

图5是图1所示串行协议触发和解码模块的原理图。

在本实施例中，如图5所示，本发明中的串行协议触发和解码模块7包括多个由协议接收与分析子模块701、触发子模块702以及解码子模块703组成的串行协议触发和解码模块子模块以及触发多路选择器704、解码多路选择器705。

串行信号输入串行协议触发和解码模块7后，各协议接收与分析子模块701根据协议参数控制字和串行协议格式，提取出串行协议信号中包含的串行协议信息；将串行控制字中的触发/解码控制字与串行协议信息输出给对应协议的触发/解码子模块；将协议类型控制字发给触发多路选择器704和解码多路选择器704，用于选通对应类型协议的触发子模块702以及解码子模块703。选通的协议触发子模块702根据触发控制字和串行协议信息，产生触发信号，通过触发多路选择器704输出。协议解码子模块703根据解码控制字、串行协议信息，产生数据包、写使能信号、写地址与标志地址，通过解码多路选择器704输出到串行协议解码RAM8以及微处理器5。

下面以RS232串行协议触发与解码功能实现的全过程为例，说明本发明的工作原理与过程。

如图6，RS232协议是一种通用异步串行总线协议，总线空闲时保持在逻辑“1”状态，在发送数据之前发送器将总线值变为逻辑“0”,并持续一个信号位作为起始位，随后连续发送5～8个数据位，有需要时在数据位的后面发送一个奇偶校验位，最后发送1～2位逻辑“1”作为停止位，表明本次传输完成，总线回到空闲状态。从起始位到停止位作为一个字符，其中每个信号位连续发送，中间没有间隙时间，因此，只要确定某一位是开始位，其后每一位的意义即可确定。

在本实施例中，输入的RS232串行协议信号，每个字符包含8个数据位，1个奇偶校验位（采用奇校验），1个停止位，波特率为9600bps。

如图7、8所示，系统复位完成后，数字示波器开始进行RS232串行协议触发和解码。

RS232接收与分析子模块701、触发子模块702、解码子模块703初始化，将各内部锁存器与计数器清0，时间计数器开始计数。

微处理器5接收用户通过数字示波器前面板输入的各种参数设置，将与RS232串行协议触发和解码有关的部分转换成RS232串行协议触发和解码控制字即串行控制字。

RS232接收与分析子模块701接收并分配微处理器5输入的RS232串行协议触发与解码控制字。

RS232接收与分析子模块701将接收到的串行协议信号变成正逻辑串行信号（负逻辑时取反）。检测正逻辑串行信号，发现下降沿时，判断为起始位。总线状态计数器置为1（非空闲），波特率计数器开始计数，波特率计数器满值为串行控制字中的波特率控制字，分别在计数器满值的1/16、2/16、…、15/16时采样串行信号，若15次采样值均为逻辑“0”，则在计数器满时产生波特率脉冲信号，锁存此时的时间计数器，该脉冲信号标志一个信号位结束与下一个信号位的开始，若15次采样值不都为逻辑“0”，总线状态计数器清0（空闲），波特率计数器清0。

随后以同样方式完成对数据位、校验位和停止位的采样，锁存数据位和校验位的值。根据数据位的值计算检验值，与实际值比较确定RS232串行协议信号中校验值是否正确。

RS232触发子模块702在开始位处产生开始位触发信号；在数据位末尾将锁存的数据位值与串行控制字中数据触发条件的触发控制字进行比较，相同时产生触发信号；在校验位末尾发现校验值错误时产生校验错误触发信号。最终输出对应用户设定触发条件的触发信号。

RS232解码子模块703检测到触发信号时，将此刻时间计数值与包头标志、触发标志、类型标志和数据值组成触发包。地址计数器计算触发包地址，标志地址锁存器锁存触发包地址和解码预触发区域第一个有效数据包的首地址，将触发包和触发包地址一起输出。

在接收到停止位结束的末尾处，RS232解码模块703根据校验值的正确与否确定类型标志。再将类型标志与锁存的数据值、开始位时间计数值、包头标志和触发标志组成数据包输出。地址计数器计算数据包地址，将数据包和数据包地址一起输出

当串行协议信号波形数据采集存储结束或串行协议解码RAM8存满后，将最后一个有效数据包首地址锁存入标志地址锁存器，串行协议触发与分析模块7停止工作。

微处理器5读取显示信号波形数据和串行协议解码数据。

如图9所示，本例中采用串行协议触发和解码技术，对输入的RS232信号的3个字符数据进行解码，显示在对应的信号波形下方，并且让触发点定位在数据值为55H的字符处，满足了同时对串行协议信号的电气特性、波形信息和协议内容进行分析的要求。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (1)

1.一种具有串行协议触发和解码功能的数字示波器，其特征在于，还包括串行协议触发和解码模块、串行协议解码RAM；

串行协议触发和解码模块与数字示波器信号调理通道中的比较器连接，用于接收和检测比较器比较转换后的串行协议信号，并接收微处理器提供的串行协议触发和解码控制字（以下简称串行控制字）；

串行控制字包括协议类型控制字，用于设定待触发和解码的串行协议信号所属串行协议类型；协议参数控制字，用于设定串行协议信号的基本协议参数；触发控制字，用于设定串行协议触发的触发判断参数，解码控制字，用于设定串行协议解码的解码参数；

串行协议触发和解码模块又包括由协议接收与分析子模块、触发子模块以及解码子模块组成的串行协议触发和解码模块子模块以及触发多路选择器、解码多路选择器，每个串行协议触发和解码模块子模块对应一个串行协议；

触发多路选择器根据协议类型控制字选通对应协议的触发和解码模块子模块，以便将输出的触发信号输入到控制模块中，用于对串行协议信号波形数据的采集；

解码多路选择器根据协议类型控制字选通对应协议的触发和解码模块子模块，以便将输出的数据包和触发包存储到串行协议解码RAM中；

对于选通的串行协议触发和解码模块子模块中，协议接收与分析子模块根据串行协议格式以及协议参数控制字对应的协议参数，提取出串行协议信号中包含的信息即串行协议信息；触发子模块从串行协议信息中找出符合触发控制字的某段信息，产生触发信号，一方面输出给触发多路选择器，另一方面发送给解码子模块；解码子模块解码分析串行协议信息，根据解码控制字提取出协议解码数据，并将其分段打包成串行协议数据包简称数据包，发送给解码多路选择器，然后存储到串行协议解码RAM中，每个数据包包含有该段协议解码数据的开始和结束的时间，同时，当接收到触发信号后，组成包含触发信号产生的时间点的触发包，发送给解码多路选择器，然后，存储到串行协议解码RAM中，并记录下触发包存储的地址；

串行协议解码RAM是一个具有随机存储功能的环形结构存储器，复位后，输入的数据包从串行协议解码RAM的起始地址开始存储，触发包到来之前，数据包不停地写入串行协议解码RAM，如果串行协议解码RAM中被写入的数据包占满，则又从起始地址开始覆盖掉原有数据，写入新的数据包；

当触发信号到来，存储触发包后，串行协议触发和解码模块根据触发包存储的地址和解码控制字中的预触发深度确定解码预触发区域第一个有效数据包的首地址，将有效数据包的首地址到触发包存储的地址间存储区域记为解码预触发存储区域，同时继续存储新到来的数据包；若到信号波形数据采集、存储结束前，串行协议解码RAM存满，即串行协议解码RAM存储到下一个数据包可能会覆盖掉解码预触发区域第一个有效数据包时，或者当信号波形数据存储结束时，串行协议解码RAM停止存入新数据包，并记录下最后存入数据包的地址，触发包存储地址到最后存入数据包的地址之间的区域记为解码后触发存储区域；第一个有效数据包的首地址到最后存入数据包的地址之间区域就是此次解码的有效数据包存储区域；

在显示波形时，微处理器首先读取存储器中的波形数据进行处理，并送显示屏显示；在波形数据显示完成后，微处理器开始读取解码RAM中的数据：首先，微处理器读取触发包存储地址，根据该地址从解码RAM中读取出触发包，触发包中包含的时间就是波形数据中触发点的对应时间值；随后，由触发包存储地址开始向前后读取有效数据包存储区域的数据包，这些数据包记录的开始和结束时间与触发点的时间值的差就是该数据包所对应的波形数据起始和结束点与触发点的时间差，根据数字示波器时基设置将该时间差转换成距离触发点的像素点距离，得到解码数据显示区域，再将数据包中的解码数据读出并在解码数据显示区域显示，即可使解码数据与信号波形数据位置对应地显示在屏幕上。

Images