全数字直接上变频电路
技术领域
本发明涉及基带信号到射频信号的上变频技术领域,特别是一种全数字直接上变频电路。
背景技术
上变频电路是射频发射机电路的重要组成部分,它完成信号从基带到射频的变频过程。
无线通信系统射频前端发射机通常有两种上变频结构:超外差式结构和直接上变频结构。超外差式发射机分两步将基带变频到射频信号。第一步变频操作在数字域内进行,通过四相正交上变频结构变换到中频。该中频信号再经过数模转换到模拟域内,然后通过滤波器滤除由于数模转换带来的混叠信号,并将经过滤波后的信号混合成为一路信号,再与本振信号相乘进行第二次混频,混频后的射频信号再通过带通滤波器滤除镜像信号和高频谐波分量。超外差式发射机的结构复杂,涉及到数字域和模拟域的信号变频和转换,需要多个本地振荡器,镜像信号干扰的抑制比较困难,集成度受到镜像抑制滤波器的影响。
直接上变频发射机将基带信号直接正交上变频到载波频段,没有中频混频这一级,因此简化了系统的结构。在 I/Q 两路匹配良好的条件下,直接上变频发射机电路的镜像抑制效果很好。目前的直接上变频方案基本上都是采用了数模转换器,而数模转换器的引入增加了对基带信号源的信号要求,需要对基带信号源和数模转换器的信号接口参数做特殊的处理,比如数字信号的比特率、均峰比,数模转换器的转换速率等等,同时本振泄露较严重。
发明内容
本发明的目的在于克服现有技术的问题,提供一种全数字直接上变频电路,该电路噪声干扰小,结构简单,易于实现,制造成本低。
为实现上述目的,本发明的技术方案是:一种全数字直接上变频电路,包括:
基带处理模块,所述基带处理模块对输入系统的基带信号进行内插处理,提高数据速率,而后进行幅值缩减,然后将信号的多位并行数据调制成一位串行数据,并搬移噪声频谱;
RF处理模块,所述RF处理模块对经过基带处理模块处理后的输出数据进行N倍复用,转换成并行数据,然后将并行数据转换成串行数据输出。
进一步的,所述基带处理模块用于进行输入信号的数据转换和噪声成型,包括:
内插滤波器,所述内插滤波器用于对输入系统的I、Q两路基带信号进行内插处理,以提高输入信号的采样速率;
增益控制器,所述增益控制器用于对内插滤波器输出的信号进行幅值缩减处理,以使输出信号处在delta-sigma调制器的输入阈值范围内;
delta-sigma调制器,所述delta-sigma调制器用于将增益控制器输出的多位并行数据调制成一位串行数据,并将量化噪声搬移到高频处,以为后续的直接数字上变频做准备。
进一步的,所述RF处理模块用于进行数字上变频变换和串行数据输出,包括:
位操作,所述位操作用于对delta-sigma调制器输出的一位I、Q信号进行相应的操作,以满足字生成器的输入格式要求;
字生成器,所述字生成器用于对输入的I路、Q路、I路取反、Q路取反这四路信号进行排序,并进行N倍的复用,其中N的值根据所需上变频的射频频率确定,得到一个4*N位位宽的并行数据;
高速收发器,所述高速收发器用于将字生成器输出的4*N位位宽的并行数据转换成串行数据,并按照设定的数据速率进行高速串行输出。
进一步的,该直接上变频电路采用基于FPGA的数字逻辑硬件电路实现。
本发明的有益效果是提供了一种全数字直接上变频电路,该电路基于delta-sigma调制器(DSM),实现在数字域上把基带信号直接上变频到射频频段,整个处理过程都是在数字域完成,避免了传统上变频方法中模拟器件的噪声干扰。此外,本发明采用可编程逻辑器件实现,结构简单易行,可以与基带信号处理部分一起集成在同一片可编程逻辑器件上,节约成本,简化发射系统前端的电路复杂度。本发明可通过修改参数实现不同频率的变频,能够很好的满足软件无线电的应用要求,可应用于各种无线发射设备中。
附图说明
图1是本发明实施例的结构框图。
图2是本发明实施例中delta-sigma调制器的结构框图。
具体实施方式
本发明全数字直接上变频电路,包括基带处理模块和RF处理模块。所述基带处理模块对输入系统的基带信号进行内插处理,提高数据速率,而后进行幅值缩减,然后将信号的多位并行数据调制成一位串行数据,并搬移噪声频谱;所述RF处理模块对经过基带处理模块处理后的输出数据进行N倍复用,转换成并行数据,然后将并行数据转换成串行数据输出。
图1是本发明实施例的结构框图。整个系统都在一片FPGA硬件上实现,包括基带处理模块11和RF处理模块12。
基带处理模块11用于进行输入信号的数据转换和噪声成型,包含3个子模块,各子模块分别为:
(1)内插滤波器111:内插滤波器用于对输入系统的I、Q两路基带信号进行内插处理,提高输入信号的采样速率。它是一个简单的多阶低通滤波器,其中内插率可以通过软件灵活设置,以满足不同过采样率的要求。
(2)增益控制器112:增益控制器用于对内插滤波器输出的信号进行适当的幅值缩减处理,使得输出信号处在delta-sigma调制器的输入阈值范围内,符合delta-sigma调制器的输入信号要求。增益控制器中最主要的参数就是缩放因子k,该因子是通过特定算法预先计算得到的,它可以根据实际需要通过软件灵活的进行修改。
(3)delta-sigma调制器113:delta-sigma调制器用于将增益控制器输出的多位并行数据调制成一位串行数据,并将量化噪声搬移到高频处,从而避免了量化噪声对有用信号的影响。本实施例中,该调制器是一个二阶的delta-sigma调制器。以CIFB结构为例,其结构框图如图2所示,其性能主要由a1,a2,b1,c1,c2,g1这几个参数决定,同时这些参数都可以根据不同的性能要求通过软件进行灵活的设置,它是基带信号处理部分和直接数字上变频部分之间的重要桥梁,为后续的直接数字上变频做准备。
RF处理模块12用于进行数字上变频变换和串行二进制数据输出,包含3个子模块,各子模块分别为:
(1)位操作121:位操作根据算法要求对delta-sigma调制器输出的一位I、Q信号进行取反操作,以满足后面字生成器的输入格式要求。
(2)字生成器122:字生成器根据算法要求对输入的I路、Q路、I路取反、Q路取反这四路信号进行排序后,进行N倍的复用,其中N的值是根据所需上变的射频频率进行确定,最后得到一个4*N位位宽的并行数据。
(3)高速收发器123:高速收发器能够实现高达几Gbps速率的数据输出,它将字生成器生成的4*N位位宽的并行数据转换成串行数据,并按照设定的数据速率进行高速的串行输出,其中输出的数据速率能够根据应用要求通过软件灵活的进行改变,能够适应不同的应用要求。
当基带信号输入系统时,信号先经过内插滤波器进行内插处理,提高数据速率,以满足后续delta-sigma调制器的处理要求,然后送入增益控制器中,经增益控制器缩减后送入delta-sigma调制器中进行处理,实现多位数据到一位数据的变换和噪声频谱的搬移,得到的多路一位输出数据经位操作后输入字生成器,得到所需的固定位宽的并行数据,最后将这些并行数据送入高速收发器,实现并串转换并以4倍射频频率的速率高速输出,从而实现基带信号到射频信号的全数字直接变换。
以上是本发明的较佳实施例,凡依本发明技术方案所作的改变,所产生的功能作用未超出本发明技术方案的范围时,均属于本发明的保护范围。