CN103308816A

CN103308816A - 一种三相交流电错、断相检测电路及其检测方法

Info

Publication number: CN103308816A
Application number: CN2013101960263A
Authority: CN
Inventors: 陈飞
Original assignee: Canny Elevator Co Ltd
Current assignee: Canny Elevator Co Ltd
Priority date: 2013-05-24
Filing date: 2013-05-24
Publication date: 2013-09-18

Abstract

本发明公开了一种三相交流电错、断相检测电路及其检测方法，将需要检测的三相交流电接入所述检测电路的三个接口R、S、T，经过检测光耦前级电路使三相交流电连接电路形成三角形接法，经过光耦的隔离，将高压信号转换为低压3.3V高低电平信号输入CPU。使用本发明在三相交流电接线相序发生错误的情况下，可在上电时及时检测出来并采取安全保护措施，从而避免危险、降低损失。同时本发明相对于其他现有的检测方法，节约了元器件材料，降低了成本。

Description

一种三相交流电错、断相检测电路及其检测方法

技术领域

本发明涉及一种电扶、梯三相交流电相序、缺相检测电路及其对应的检测方法，属于电气检测技术领域。

背景技术

在一般的电、扶梯控制系统中，三相交流电接线时，难免会发生相序连接不准确而造成电扶梯运行方向与设定方向不一致或连接不良造成缺相等危险情况，现有技术大多采用相序继电器对三相交流电相序进行检测判断电路，将相序继电器上一幅触点串在安全回路里，如果相序不对，安全回路就不通，来保证电扶梯的安全，使用这种方法处理三相交流电相序或缺相故障时需要添加额外的继电器设备，增加了成本。

发明内容

本发明采用以主板CPU为核心的检测电路设计，线路连接好，在接通电源后，CPU即会判断相序和是否缺相并通过显示判断结果。

本发明为解决上述技术问题采用以下技术方案：一种三相交流电错、断相检测电路，由三路单相检测电路按三角形接法连接形成整体检测电路，每一路单相检测电路具有相同的电器件连接结构，包括光耦导通回路、光耦合器、光耦后级电路；第一路光耦导通回路的输入端和第三路光耦导通回路的输出端相连接，第一路光耦导通回路的输出端和第二路光耦导通回路的输入端相连接，第二路光耦导通回路的输出端和第三光耦导通回路的输入端相连接，三路支路的光耦后级电路分别通过各自的上拉电阻按星形接法连接，其中：

光耦导通回路包括二极管、第一电阻、第二电阻、第一电容；光耦导通回路的输入端和二极管的正极相连接，二极管的负极和第一电阻的一端相连接，第一电阻的另一端分别和第二电阻的一端、第一电容的一端相连接，第二电阻的另一端和光耦合器中的二极管阳极相连接，光耦合器中的二极管阴极和第一电容的另一端相连接；

光耦后级电路包括第二电容、上拉电阻、第三电阻；光耦合器的输出端分别和第二电容的一端、第三电阻的一端、上拉电阻的一端相连接，光耦合器的接地端和第二电容的另一端相连并接地，上拉电阻的另一端接电源，第三电阻的另一端接CPU。

所述三相交流电错、断相检测电路的检测方法为：CPU接收经过检测电路后输入的三路信号Urs、Ust、Utr，通过判断三路信号过零点时的逻辑关系，进而判断被检测电路是否处于错断相状态， CPU检测到Urs下降沿之后记录时间T1，检测到Ust下降沿之后记录时间T2，检测到Utr下降沿之后记录时间T3，计算T2-T1、T3-T1的差值，以上计算时间的允许计算误差为±1ms，具体判断规则如下：

（1）若T2-T1=6.67ms且T3-T1=13.34ms，则判断为正序输入，接线正确；

（2）若T2-T1=13.34ms且T3-T2=6.67ms，则判断为逆序输入，进行错相保护；

（3）若T2-T1=0或T3-T1=0或T2-T1=T3-T1，则认为任意两相信号同时跳变，判断被检测三相电路出现断相故障；

（4）其它与上述（1）和（2）中的计算结果不一致的情况，判断被检测三相电路出现断相故障。

进一步的，当CPU检测并计算得到不符合设定值的数据时，CPU将控制进行重新检测，重新检测的次数设定为10次。

本发明采用以上技术方案与现有技术相比，具有以下技术效果：

在三相交流电接线相序发生错误时，可在上电时及时检测出来并采取安全保护措施，避免危险，降低损失。检测电路可检测到三相交流电断相的状态，并输出动作信号，保证电、扶梯安全。本发明可以更加简便且安全可靠的检测三相交流电相序或缺相故障，节约了元器件材料，降低了成本。

附图说明

图1是本发明的硬件连接示意图。

图2是检测过程的程序流程图。

图3是三相交流电信号经光耦隔离后的波形图及与波形图对应的电压相序图。

具体实施方式

下面结合附图对本发明的技术方案做进一步的详细说明：

首先，需检测的三相交流电与电梯动力三相交流电来源必须为同一接线端，以保证检测的信号与电梯实际连接使用的三相交流电信号完全相同。

如图1所示，需要检测的三相交流电接入检测电路的三个接口R，S和T；三相电接好后，经过检测光耦前级电路，使三相电连接电路形成了三角形接法。这样经过光耦的隔离，将高压信号转换为低压3.3V高低电平信号，安全可靠。光耦U1检测的是R相与S相电压差V_R-V_S信号，光耦U2检测的是S相与T相电压差V_S-V_T信号，光耦U3检测的是T相与R相电压差V_T-V_R信号，当电压差为正值时光耦导通有信号变化传输至CPU，即由图知CPU引脚接收到的信号由高电平转变为低电平。由于三相电每相之间120^o的差异，三路光耦信号的变化也存在120^o时序的差异。CPU接收三路信号Urs，Ust，Utr即是三相电的相序关系信号。CPU通过读取判断三路信号过零点时的逻辑关系，进而判断是否处于错断相状态。

相序、错断相的检测采用数字滤波技术，通过对输入口的数据波形的检测来判断相序是否正确。如图3，CPU程序中会预先设置三相电信号的正确参考值，即Urs与Ust的下降沿的时间差为6.67ms，Urs与Utr的下降沿的时间差为13.34ms，另外检测到不符合设定值的数据时，程序不会立即停止，而是重新检测数次以免干扰产生误判，重新检测的次数也做了设定。

具体检测方法如图2所示：

CPU检测输入数据下降沿时刻之间差值，与预期值比较，如相符则执行后续程序；如果不相符，则重复检测数次至次数设定值，如果仍不相符，不执行后续程序，判断为故障保护。其中：A1、A2、A3为计数器，A1代表从开始检测到检测到Urs下降沿时，经过的检测次数；A2代表从开始检测到检测到Ust下降沿时，经过的检测次数；A3代表从开始检测到检测到Utr下降沿时，经过的检测次数；当A1、A2、A3大于设置的最大值后则输出故障。其中A1、A2、A3设定值为10，代表检测次数为10次。

t2代表从检测到Urs下降沿到检测到Ust下降沿经历的时间，t2的值若与理论的值不相等，则输出故障；

t3代表从检测到Urs下降沿到检测到Utr下降沿经历的时间，t2的值若与理论的值不相等，则输出故障。

检测相序、错断相的原理如图3所示：

三相交流电输入采用三角形接法，Urs，Ust，Utr分别代表经光耦隔离后得到的信号。当有三相交流电信号输入时，经过光耦得到低电平信号，输入主控板。CPU通过分析接收到的信号信息，判断三相交流电的相序。若设定如图3所示电压相序为正序，则在输入口检测到Urs下降沿T1之后，检测Ust的下降沿T2，计算T2-T1的时间差值；同时，检测Utr的下降沿T3，计算T3-T1的时间差值：

（1）若T2-T1的时间为6.67ms且T3-T1的时间为13.34ms，则判断为正序输入，接线正确；

（2）若T2-T1的时间为13.34ms且T3-T2的时间为6.67ms，则判断为逆序输入，进行错相保护；

（3）若检测到任意两相信号同时跳变（即T2-T1的时间为0或T3-T1的时间为0或T2-T1=T3-T1）或其他的情况与上述1、2两条规则计算结果不一致的情况，则认为出现断相故障。

以上计算时间的允许计算误差±1ms。这里只分析断一相的情况，因为断两或三相系统就不会带电，CPU也不工作。

Claims

1.一种三相交流电错、断相检测电路，其特征在于，由三路单相检测电路按三角形接法连接形成整体检测电路，每一路单相检测电路具有相同的电器件连接结构，包括光耦导通回路、光耦合器、光耦后级电路；第一路光耦导通回路的输入端和第三路光耦导通回路的输出端相连接，第一路光耦导通回路的输出端和第二路光耦导通回路的输入端相连接，第二路光耦导通回路的输出端和第三光耦导通回路的输入端相连接，三路支路的光耦后级电路分别通过各自的上拉电阻按星形接法连接，其中：

2.一种如权利要求1所述的三相交流电错、断相检测电路的检测方法，其特征在于，CPU接收经过检测电路后输入的三路信号Urs、Ust、Utr，通过判断三路信号过零点时的逻辑关系，进而判断被检测电路是否处于错断相状态， CPU检测到Urs下降沿之后记录时间T1，检测到Ust下降沿之后记录时间T2，检测到Utr下降沿之后记录时间T3，计算T2-T1、T3-T1的差值，以上计算时间的允许计算误差为±1ms，具体判断规则如下：

3.如权利要求2所述的三相交流电错、断相检测电路的检测方法，其特征在于：当CPU检测并计算得到不符合设定值的数据时，CPU将控制进行重新检测，重新检测的次数设定为10次。