CN103268914A - Led封装基板及制作工艺 - Google Patents

Led封装基板及制作工艺 Download PDF

Info

Publication number
CN103268914A
CN103268914A CN2013102013251A CN201310201325A CN103268914A CN 103268914 A CN103268914 A CN 103268914A CN 2013102013251 A CN2013102013251 A CN 2013102013251A CN 201310201325 A CN201310201325 A CN 201310201325A CN 103268914 A CN103268914 A CN 103268914A
Authority
CN
China
Prior art keywords
projection
led chip
solder joint
led
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013102013251A
Other languages
English (en)
Inventor
崔成强
袁长安
张国旗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing union peoples Semiconductor Technology Co., Ltd.
Original Assignee
BEIJING SEMICONDUCTOR LIGHTING TECHNOLOGY PROMOTION CENTER
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING SEMICONDUCTOR LIGHTING TECHNOLOGY PROMOTION CENTER filed Critical BEIJING SEMICONDUCTOR LIGHTING TECHNOLOGY PROMOTION CENTER
Priority to CN2013102013251A priority Critical patent/CN103268914A/zh
Publication of CN103268914A publication Critical patent/CN103268914A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

本发明公开了一种LED封装基板，包括上表面设有若干个凸起(2)的散热金属板(1)，所述散热金属板(1)上设有绝缘层(3)，所述绝缘层(3)的顶面高出凸起(2)的顶面0～5μm。该LED封装基板，散热性能更好。

Description

LED封装基板及制作工艺
技术领域
本发明属于LED封装技术领域，具体涉及一种高散热型的LED封装基板及其制作工艺。 
背景技术
现有路灯的LED封装大都是采用封装好的贴片类LED芯片焊接在基板上进行电路连接和散热。所述金属基板结构包括：线路层，绝缘层和金属层。由于这种贴片类LED金属基板有一层较厚的绝缘层，绝缘层的厚度为50～100μm。而且绝缘层的主要成分是树脂，树脂的导热系数较低，绝缘层形成金属基板中最大的热阻。金属基板散热慢，造成封装后的LED工作时产生的热量不能及时散发出去，导致LED芯片的温度上升。但是LED芯片温度的上升必然会加速芯片的老化，加剧光效衰减，光强减小，故障率升高，寿命缩短等一等系列问题。 
因此，如何降低绝缘层的热阻是改善金属基板的散热性能的关键。也是大功率的LED灯推广应用的关键。现有技术用于降低绝缘层的热阻的方式有两种：一种是通过减少绝缘层的厚度来降低绝缘层的热阻。但该方式可能会导致基板的绝缘性能下降，LED灯在使用过程中容易发生短路失效。另一种是采用高导热性填料来代替部分绝缘层。这种方式虽然可以降低部分热阻，但由于需要高导热性填料的比例较高，会导致金属基板的弯折性等性能下降。 
发明内容
本发明所要解决的一个技术问题是，针对以上不足，在不影响基板其它性能的前提下，提供一种散热性能更好的LED封装基板。 
针对该技术问题，本发明提供的技术解决方案是，提供一种具有以下结构的LED封装基板，包括上表面设有若干个凸起的散热金属板，所述散热金属板上设有绝缘层，所述绝缘层的顶面高出凸起的顶面0～5μm。 
与现有技术相比，本发明的LED封装基板具有以下优点。由于所述LED芯片封装是LED芯片直接与凸起接触或与凸起之间只隔了0～5μm的超薄绝缘层，大大减少了热阻，极大地加快了LED芯片工作时的散热速度，散热性能更好。 
作为本发明的一种优选，所述绝缘层上设有焊点，所述焊点与LED芯片经导线连接，所述LED芯片的同一极与凸起之间形成热传导或LED芯片的同一极经过小于5μm的绝缘层与凸起进行热传导。该热传导方式为本发明的一种重要实施方式，热传导速度快，散热效果好。 
作为本发明的还有一种优选，所述凸起上方设有焊点，所述LED芯片的同一极通过焊点与凸起进行热传导或LED芯片的同一极依次经过焊点、小于5μm的绝缘层与凸起进行热传导。该热传导方式为本发明的另一种重要实施方式，热传导速度快，导热效果好。 
作为本发明的还有一种优选，所述散热金属板为铜板、铝板、表面镀锡的铜板中的一种，散热金属板的厚度为12～300μm。厚度适中，能使重量和散热效果达到一个较理想的状态。 
作为本发明的还有一种优选，所述凸起是经电化学沉积、化学沉积、机械冲压中的一种方式加工出的凸点。散热金属板的上面有凸起，背面为平的或者有凹槽，不会影响到散热金属板的安装。 
作为本发明的还有一种优选，所述焊点的形状为圆球状或块状。圆球状或块状的焊点容易加工出来。 
本发明要解决的另一技术问题是，提供一种制作以上LED封装基板的工艺。 
针对该技术问题，本发明提供的技术方案是，提供一种LED封装基板的制作工艺，它包括以下步骤： 
1）在散热金属层上上加工出若干个凸起； 
2)将绝缘层、铜箔依次压合在散热金属板带有凸起的表面上，使得压合后的绝缘层的顶面与凸起的顶面大致平齐； 
3）采用光刻技术在铜箔上形成导电线路和焊点； 
4）封装LED芯片。 
所述同一电极是指全是P极或全是N极。 
作为本发明的制作方法的一种优选，步骤1）中的凸起为通过机械冲压形成 的金属凸点。通过机械冲压的方式能一次性冲压出多个金属凸点，而且可以根据需要来设置金属凸点的形状和分布。 
作为本发明的制作方法的另一种优选，步骤4）采用打线封装；凸起与LED芯片的同一电极相接触或凸起与设在LED芯片的背面的铜箔相接触，所述焊点与LED芯片通过导线连接。没有绝缘层，直接通过金属与金属接触散热，效果更好。 
作为本发明的制作方法的还有一种优选，步骤4）采用倒置封装；使与LED芯片同一极的焊点与凸起相接触，LED芯片与焊点接触。没有绝缘层，LED芯片、焊点、凸起三者之间依次热传导，散热效果更好。 
打线封装和倒置封装可根据实际需要来进行选择。 
作为本发明的制作方法的还有一种优选，步骤2）中的胶和铜箔可采用带胶铜箔来代替。带胶铜箔是一种带有薄层绝缘胶的铜箔，在与金属凸点压合时更容易控制，压合质量更好。 
附图说明
图1所示为本发明的LED封装基板的第一种实施例。 
图2所示为本发明的LED封装基板的第二种实施例。 
图3所示为本发明的LED封装基板的第三种种实施例。 
图4所示为本发明的LED封装基板的第四种实施例。 
图5所示为本发明的LED封装基板的第五种实施例。 
图6所示为本发明的LED封装基板的第六种实施例。 
图7所示为本发明的LED封装基板的第七种实施例。 
图8所示为本发明的LED封装基板的第八种实施例。 
图9所示为本发明的LED封装基板的第九种实施例。 
图10所示为本发明的LED封装基板的第十种实施例。 
图11所示为本发明的LED封装基板的第十一种实施例。 
图12所示为本发明的LED封装基板的第十二种实施例。 
图中所示：1、散热金属板，2、凸起，3、绝缘层，4、焊点，5、LED芯片。 
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明。 
如图1、图3、图5、图7、图9和图11所示为本发明的其中一部分实施例。在这些实施例中，本发明的LED封装基板，包括上表面设有若干个凸起2的散热金属板1，所述散热金属板1上设有绝缘层3，所述绝缘层3的顶面与凸起2的顶面平齐，也就是说，LED芯片5直接与凸起2接触，所述绝缘层3上设有与LED芯片5电连接的焊点4。如图2、图4、图6、图8、图10和图12所示为本发明的另一部分实施例，在这些实施例中，绝缘层3的顶面高出凸起2的顶面，高出凸起2的厚度为在5μm以内，也就是说LED芯片5与凸起2之间有一层薄的绝缘层3。其中，图1、图2、图7和图8中绝缘层3上面焊点4，LED芯片5设于焊点4上与焊点4直接接触。图9～图12中LED芯片5背面均连接有铜箔，图9和图11中LED芯片5与凸起2之间隔了铜箔，图10和图12中的LED芯片5与凸起2之间隔了铜箔和一层薄的绝缘层3。 
在以上实施例中，所述散热金属板1为铜板、铝板、表面镀锡的铜板中的一种，散热金属板1的厚度为12～300μm。 
如图1～图6所示，所述凸起2是经电化学沉积或化学沉积方式形成的的凸点。如图7～图12所示，所述凸起2是经机械冲压方式加工出的凸点。 
如图1、图2、图7和图8所示，所述焊点4的形状为圆球状。如图3～图6所示，所示焊点4的形状为块状。 
一种用于制作上述LED封装基板的工艺，包括以下步骤： 
1）在散热金属层上1上加工出若干个凸起2； 
2)将绝缘层3、铜箔依次压合在散热金属板1带有凸起2的表面上，压合后的绝缘层3的顶面与凸起2的顶面大致平齐，换句话说，绝缘层3的顶面与凸起2的顶面平齐或绝缘层3的顶面高出凸起2的顶面在5μm以内； 
3）采用光刻技术在铜箔上形成导电线路和焊点4。 
4）封装LED芯片5，使LED芯片的同一电极均与凸起2相接触；所述同一电极是指全是P极或全是N极。 
如图1、图2、图7和图8所示，采用倒置封装；倒置封装，即Flip chip，是一种无引脚结构，一般含有电路单元。 
采用光刻技术在铜箔上形成导电线路和焊点4，在压合过程中会形成定位标记，从而保证在光刻时形成的与LED芯片5同一电极的焊点4均与凸起2连接。 
作为优选，步骤2）中的胶和铜箔可采用带胶铜箔来代替。 
作为另一种封装方式，如图9～图12所示，步骤4）采用打线封装；打线封装，即wire-bonding。是芯片生产工艺中一种打线的方式，一般用于封装前将芯片内部电路用金线与封装管脚连接。 
采用光刻技术在铜箔形成导电线路与LED芯片5的焊接点，在压合过程中会形成准确的定位标记，从而保证凸起2与铜箔的铜面相连接或凸起2与LED芯片5同一电极点相连接或两者的组合，其中铜箔的铜面与LED芯片5背面相接触；步骤4）如图9和图11所示，LED芯片的背面散热铜面与凸起2相接触。如图3～图6所示，LED芯片5的同一极焊点与凸起2相接触。或两者的组合。 
图1对应的LED芯片封装形式为倒置封装，LED芯片5工作时其散热通道是焊点4→凸起2→散热金属板1。由于其散热通道中均为金属层，无绝缘层3，其散热效率得到明显的提升。 
图2中的散热通道为焊点4→,绝缘层3→凸起2→散热金属板1，由于焊点4与凸起2之间的绝缘层3超薄，热阻明显下降，散热效率得到明显提升。 
与此同时，图1和图2所示的LED封装基板还有一个特征：在同一LED封装结构或同一LED模组封装结构中，通过凸起2与散热金属板1相连，且凸起2保持与LED芯片是同一极：均为P极或均为N极，起到电极“接地效应”。此特征可以明显提高本发明的封装基板的耐绝缘性能。 
图5和图6中对应的LED芯片封装形式为打线封装，图5中LED芯片5在工作时其散热通道是LED芯片5→凸起2→散热金属板1，由于散热通道中均为金属层而无绝缘层3，其散热效率得到明显的提升。图6中LED芯片5在工作时其散热通道是LED芯片5→绝缘层3→凸起2→散热金属板1，由于LED芯片5与散热金属板1之间间隔的绝缘层3很薄，热阻明显下降，基板的散热效率得到明显提升。 
图11和图12中是采用倒置封装和打线封装两者组合而成封装形式。 
图11中的LED芯片5在工作时其散热通道是LED芯片5→铜箔→凸起2→散热金属板1，由于散热通道中均为金属层而无绝缘层3，其散热效率得到明显 的提升。 
图12中的LED芯片5在工作时其散热通道是LED芯片5→铜箔→绝缘层3→凸起2→散热金属板1。由于LED芯片5与散热金属板1之间间隔的绝缘层3很薄，热阻明显下降，基板的散热效率得到明显提升。 
根据本发明的制作方法，1）采用铜厚为76um的铜箔作为散热金属板1，采用图形电镀的方式形成直径为100±1um、高度为31±1um的凸起2； 
2）得到的散热金属板1再与带胶铜箔，带胶铜箔中的铜厚度18um，胶厚为30um，压合； 
3）在带胶铜箔的铜面上爆光、显影、蚀刻形成线路与焊盘； 
4）贴装LED芯片5； 
运用单片机与温度传感器作为温度测试系统，给现有技术的LED封装中采用的铝基板与本发明的LED散热基板通电，热功率P为4.5w。并对两种基板的上、下表面的温度进行测量并记录，计算平均热阻R=（T2-T1）/P。 
再采用耐电压测试仪测试现有技术的铝基板与本发明的LED封装基板两者进行耐电压测试。其中，耐电压测试仪采用的是IPC-650TM。 
测试结果如下表： 
从以上测试结果可见，本发明的LED封装基板与现有技术的铝基板相比，平均热阻下降，LED芯片的上、下表面的温度降低，耐电压也有提高。 
虽然已经结合具体实施例对本发明进行了描述，然而可以理解，在不脱离本发明的范围的情况下，可以对其进行各种改进或替换。尤其是，只要不存在结构上的冲突，各实施例中的特征均可相互结合起来，所形成的组合式特征仍属于本发明的范围内。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。 

Claims (10)

1.一种LED封装基板，其特征在于，包括上表面设有若干个凸起(2)的散热金属板(1)，所述散热金属板(1)上设有绝缘层(3)，所述绝缘层(3)的顶面高出凸起(2)的顶面0～5μm。
2.根据权利要求1所述的LED封装基板，其特征在于，所述绝缘层(3)上设有焊点(4)，所述焊点(4)与LED芯片(5)经导线连接，所述LED芯片(5)的同一极与凸起(2)之间形成热传导或LED芯片(5)的同一极经过小于5μm的绝缘层(3)与凸起(2)进行热传导。
3.根据权利要求1所述的LED封装基板，其特征在于，所述凸起(2)上方设有焊点(4)，所述LED芯片(5)的同一极通过焊点(4)与凸起(2)进行热传导或LED芯片(5)的同一极依次经过焊点(4)、小于5μm的绝缘层(3)与凸起(2)进行热传导。
4.根据权利要求1所述的LED封装基板，其特征在于，所述散热金属板(1)为铜板、铝板、表面镀锡的铜板中的一种，散热金属板(1)的厚度为12～300μm。
5.根据权利要求2所述的LED封装基板，其特征在于，所述凸起(2)是经电化学沉积、化学沉积、机械冲压中的一种方式加工出的凸点。
6.根据权利要求1所述的LED封装基板，其特征在于：所述焊点(4)的形状为圆球状或块状。
7.一种用于制作权利要求1～6中任一项所述的LED封装基板的工艺，其特征在于，包括以下步骤：
1）在散热金属层上(1)上加工出若干个凸起(2)；
2)将绝缘层(3)、铜箔依次压合在散热金属板(1)带有凸起(2)的表面上，使得压合后的绝缘层(3)的顶面与凸起(2)的顶面大致平齐；
3）采用光刻技术在铜箔上形成导电线路和焊点(4)；
4）封装LED芯片(5)。
8.根据权利要求7所述的工艺，其特征在于，步骤4）采用打线封装；凸起(2)与LED芯片(5)的同一电极相接触或凸起(2)与设在LED芯片(5)的背面的铜箔相接触，所述焊点(4)与LED芯片(5)通过导线连接。
9.根据权利要求7所述的工艺，其特征在于，步骤4）采用倒置封装；使与LED芯片(5)同一极的焊点(4)与凸起(2)相接触，LED芯片(5)与焊点(4)接触。
10.根据权利要求7或8所述的工艺，其特征在于，步骤2）中的胶和铜箔可采用带胶铜箔来代替。
CN2013102013251A 2013-05-27 2013-05-27 Led封装基板及制作工艺 Pending CN103268914A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013102013251A CN103268914A (zh) 2013-05-27 2013-05-27 Led封装基板及制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013102013251A CN103268914A (zh) 2013-05-27 2013-05-27 Led封装基板及制作工艺

Publications (1)

Publication Number Publication Date
CN103268914A true CN103268914A (zh) 2013-08-28

Family

ID=49012534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013102013251A Pending CN103268914A (zh) 2013-05-27 2013-05-27 Led封装基板及制作工艺

Country Status (1)

Country Link
CN (1) CN103268914A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100753A (ja) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd 半導体モジュールおよびその製造方法
US20070228386A1 (en) * 2006-03-30 2007-10-04 Jin-Shown Shie Wire-bonding free packaging structure of light emitted diode
CN102224604A (zh) * 2008-11-25 2011-10-19 电气化学工业株式会社 发光元件封装用基板的制造方法及发光元件封装体
CN102637812A (zh) * 2011-02-15 2012-08-15 三星Led株式会社 发光装置封装件及其制造方法
US20130009190A1 (en) * 2010-04-07 2013-01-10 Yuhichi Memida Light emitting device and method for manufacturing same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100753A (ja) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd 半導体モジュールおよびその製造方法
US20070228386A1 (en) * 2006-03-30 2007-10-04 Jin-Shown Shie Wire-bonding free packaging structure of light emitted diode
CN102224604A (zh) * 2008-11-25 2011-10-19 电气化学工业株式会社 发光元件封装用基板的制造方法及发光元件封装体
US20130009190A1 (en) * 2010-04-07 2013-01-10 Yuhichi Memida Light emitting device and method for manufacturing same
CN102637812A (zh) * 2011-02-15 2012-08-15 三星Led株式会社 发光装置封装件及其制造方法

Similar Documents

Publication Publication Date Title
US7948076B2 (en) Semiconductor chip assembly with post/base heat spreader and vertical signal routing
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
TWI226110B (en) Package with stacked substrates
CN102832191A (zh) 功率模块封装和具有该功率模块封装的系统模块
CN102610583B (zh) 封装载板及其制作方法
US20130062656A1 (en) Thermally enhanced optical package
WO2011060714A1 (zh) Led发光模组及其制造方法
TW200504952A (en) Method of manufacturing semiconductor package and method of manufacturing semiconductor device
CN203339226U (zh) 一种微型投影仪的散热结构
CN101740528B (zh) 增进散热的无外引脚式半导体封装构造及其组合
TW200926441A (en) LED chip package structure generating a high-efficiency light-emitting effect via rough surfaces and method for manufacturing the same
WO2018018961A1 (zh) Pcb板、pcb板的制造方法及移动终端
CN209418557U (zh) 电路板及紫外led固化光源
TW201318235A (zh) 加強散熱的光學元件封裝
CN103606545B (zh) 一种led软板光源模组及其制造方法
CN102117801B (zh) 高功率型发光二极管模块结构制作方法
CN103268914A (zh) Led封装基板及制作工艺
CN105390477B (zh) 一种多芯片3d二次封装半导体器件及其封装方法
JP2000106410A (ja) 半導体装置
CN102354720A (zh) 一种led的封装方法及led封装结构
KR20100002870A (ko) 반도체 패키지의 제조 방법
CN105552044A (zh) 表面安装型电阻桥的封装结构和封装工艺
KR101220940B1 (ko) 방열 회로 기판 및 그의 제조 방법
CN220041866U (zh) 一种四色投影灯光源

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160718

Address after: 100083, Beijing, Haidian District Qinghua East Road, No. 35 Semiconductor Institute, building 5, 5 floor

Applicant after: Beijing union peoples Semiconductor Technology Co., Ltd.

Address before: 100080 Beijing Qinghua East Road, No. 35, No. 5, No., office building, level 5

Applicant before: Beijing Semiconductor Lighting Technology Promotion Center

RJ01 Rejection of invention patent application after publication

Application publication date: 20130828

RJ01 Rejection of invention patent application after publication