CN102868517B - 时钟恢复装置及方法 - Google Patents

Abstract

本发明实施例提供了一种时钟恢复装置和方法，涉及通信技术领域，所述装置包括：鉴相器，用于检测接收到的输入信号和本地时钟信号的相位误差；环路滤波器，用于对所述鉴相器产生的相位误差进行滤波并输出压控信号；数字控制振荡器，用于根据所述环路滤波器输出的压控信号，调整所述本地时钟信号；第一控制单元，用于当物理层处于静默状态时，控制所述鉴相器产生的相位误差不输入所述环路滤波器。本发明实施例通过在物理层处于静默状态时，控制鉴相器产生的相位误差不输入环路滤波器，避免了静默状态下链路上的干扰信号对环路滤波器的影响，从而可以使接收端的时钟快速锁定发送端的时钟，有效缩短同步时间。

Description

时钟恢复装置及方法

技术领域

本发明涉及通信技术领域，特别涉及一种时钟恢复装置及方法。

背景技术

EEE(EnergyEfficientEthernet，能效以太网)是一种根据网络流量动态节能的方法，其基本思想是，在MAC(MediaAccessControl，媒体访问控制)层有数据发送的情况下，PHY(Physical，物理)层尽可能快地把MAC层的数据传输完，然后进入LPI(LowPowerIdle，低功耗空闲)模式。该LPI模式主要由交替出现的两个状态构成：Quiet(静默)状态和Refresh(刷新)状态。在Quiet状态下，PHY层不发送数据且尽可能关闭芯片不用的电路，以降低功耗。在Refresh状态下，PHY层会发送训练信号，以保持链路的可用性。要确保PHY层一旦退出Quiet状态，就可以尽快进入正常工作模式，链路状态必须在Refresh状态规定的时间内恢复到可用状态，也就是说，接收端的时钟必须在Refresh状态规定的时间内锁定发送端的时钟。

要使接收端和发送端的时钟信号同步，通常会采用CDR(ClockandDataRecovery，时钟数据恢复)电路从接收到的数据信号中提取时钟信息，使得接收端的时钟信号能够跟踪数据发送端的时钟信号。现有的CDR电路通常是基于锁相环的，主要包括：鉴相器、环路滤波器和数字控制振荡器。其中，鉴相器对接收到的数据信号和本地时钟信号进行鉴相，得到瞬时相位误差；环路滤波器对该相位误差进行滤波，滤除其高频部分；数字控制振荡器用于根据环路滤波器输出的压控信号调整本地时钟，完成锁相功能。

发明人在实现本发明的过程中，发现现有技术至少存在以下问题：

当接收端和发送端进入Quiet状态时，由于链路上没有数据发送，接收端无法从数据信号中提取时钟，长时间后，收发两端的时钟就会逐渐失去同步状态。链路上存在的干扰信号会对环路滤波器中保存的频率误差值产生影响，使它偏离真实值(即接收端和发送端之间的固定频差)，当系统进入Refresh状态时，需要在发生偏离的频率误差值的基础上重新锁定发送端的时钟，这可能会是一个漫长的过程。而EEE标准中规定，Quiet状态的时间为20-24毫秒，Refresh状态的时间为16.5微秒，也就是说，要在20-24毫秒的静默后，在16.5微秒内锁定发送端的时钟，现有的CDR电路无法满足这一时间要求。

发明内容

为了解决现有技术中存在的CDR电路不能在规定时间内使接收端的时钟锁定发送端的时钟的问题，本发明实施例提供了一种时钟恢复装置及方法。所述技术方案如下：

一方面，本发明实施例提供了一种时钟恢复装置，所述装置包括：

鉴相器，用于检测接收到的输入信号和本地时钟信号的相位误差；

环路滤波器，用于对所述鉴相器产生的相位误差进行滤波并输出压控信号；

数字控制振荡器，用于根据所述环路滤波器输出的压控信号，调整所述本地时钟信号；

第一控制单元，用于当物理层处于静默状态时，控制所述鉴相器产生的相位误差不输入所述环路滤波器、且输入所述环路滤波器的数据为0；其中，所述第一控制单元为选择器；

其中，所述装置还包括：

第一状态机，用于监测物理层的状态；

所述环路滤波器包括直流支路和交流支路，所述直流支路和所述交流支路的输出端通过第一加法器相连，所述直流支路中设有第二加法器和寄存器；

所述装置还包括：低通滤波器，用于对所述直流支路输出的频率误差值进行低通滤波；

第二控制单元，用于当物理层进入静默状态时，将低通滤波后的所述频率误差值加载到所述直流支路中的寄存器中。

优选地，所述装置还包括：

第三控制单元，用于根据系统性能控制所述低通滤波器是否对所述直流支路输出的频率误差值进行低通滤波。

可选地，所述装置还包括：

第二状态机，用于判断所述系统性能是否达到预设的门限。

另一方面，本发明实施例还提供了一种时钟恢复方法，所述方法包括：

检测接收到的输入信号和本地时钟信号的相位误差；

根据物理层状态，判断是否将所述相位误差输送至环路滤波器，所述物理层状态包括静默状态和刷新状态；

当所述物理层处于静默状态时，不输入所述相位误差至所述环路滤波器、且输入所述环路滤波器的数据为0；当所述物理层处于刷新状态时，允许输入所述相位误差至所述环路滤波器；

当所述相位误差被输送至所述环路滤波器时，所述环路滤波器对所述相位误差进行滤波并输出压控信号；

根据所述压控信号，调整所述本地时钟信号；

其中，所述方法还包括：

获取所述物理层状态；

在所述环路滤波器对所述相位误差进行滤波并输出压控信号时，所述方法还包括：

对所述环路滤波器的直流支路输出的频率误差值进行低通滤波；

当物理层进入所述静默状态时，将低通滤波后的所述频率误差值加载到所述直流支路中的寄存器中。

优选地，所述方法还包括：

判断所述本地系统性能是否达到预设的门限；

若是，则对所述环路滤波器的直流支路输出的频率误差值进行低通滤波；

若否，则不对所述环路滤波器的直流支路输出的频率误差值进行低通滤波。

本发明实施例提供的技术方案的有益效果是：本发明实施例通过当物理层处于Quiet状态时，控制鉴相器产生的相位误差不输入环路滤波器，从而可以避免Quiet状态下，链路上的干扰信号对环路滤波器造成影响，进而在进入Refresh状态时，环路滤波器保留了PHY层进入Quiet状态之前的收发两端的频率误差值，通过该频率误差值预测Quiet阶段收发两端可能产生的相位误差，可以显著加快时钟锁定的速度。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例1提供的时钟恢复装置的结构框图；

图2是本发明实施例2提供的时钟恢复装置的结构框图；

图3是本发明实施例3提供的时钟恢复方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

为了便于介绍本发明实施例，下面先简单介绍一下采用EEE的以太网通信的过程。

以太网是目前应用最为广泛的基于包交换的局域网技术。以太网协议主要由MAC层协议和PHY层协议构成。发送端将上层数据通过MAC层向PHY层发送，PHY层通过实际的物理介质将数据发送给接收端。

系统上电后，采用以太网通信的双方通过自协商机制确定一方为master(主)端，另一方为Slave(从)端，Slave端需要同步到Master端，以进行数据传输。首先，Master端向Slave端发送训练序列，Slave端通过接收到的训练序列锁定Master端的时钟并完成各功能模块的收敛和锁定后，即可进入正常工作模式，正常收发数据。当MAC层没有数据需要发送时，Master端和Slave端经过信令交互，确定系统可以进入LPI模式，则MAC层向PHY层发送指示，使PHY层进入LPI模式的Quiet状态。此时，Master端和Slave端都不发送信号，链路上存在的是干扰信号。在EEE标准规定的Quiet状态的时间到达之后，PHY层进入Refresh状态。PHY层必须在Refresh状态下，使Slave端的时钟尽快锁定Master端的时钟，以保证链路的可用性。在LPI模式下，这两个状态会交替出现。在该过程中，如果MAC层有数据需要发送，MAC层会向PHY层发送退出LPI模式的指示，则PHY层在Refresh状态之后，进入正常工作模式，开始传输MAC层的数据。其中，Master端和Slave端包括但不限于终端、路由器、服务器、交换机等设备。

实施例1

本发明实施例提供了一种时钟恢复装置，用于使Slave端的时钟快速锁定Master端的时钟，如图1所示，该装置包括：鉴相器11、环路滤波器12、数字控制振荡器13和第一控制单元14。其中，鉴相器11用于检测接收到的输入信号和本地时钟信号的相位误差；环路滤波器12用于对鉴相器11产生的相位误差进行滤波并输出压控信号；数字控制振荡器13用于根据环路滤波器12输出的压控信号，调整本地时钟信号；第一控制单元14用于当PHY层处于Quiet状态时，控制鉴相器11产生的相位误差不输入环路滤波器12。

容易知道，当PHY层处于Refresh状态时，第一控制单元14允许鉴相器11产生的相位误差输入环路滤波器12。

其中，PHY层状态可以通过状态机获得。该状态机可以为计时器，当PHY层进入LPI模式时开始计时，根据EEE标准中规定的Quiet状态和Refresh状态的时间来记录当前PHY层状态。

更具体地，第一控制单元14可以为选择器，如2选1选择器。选择器的选择信号输入端与状态机连接。当状态机的输出为0时，输入的环路滤波器12的数据为0；当状态机的输出为1时，输入的环路滤波器12的信号为鉴相器11产生的相位误差。

本发明实施例通过当物理层处理Quiet状态时，控制鉴相器产生的相位误差不输入环路滤波器，从而可以避免Quiet状态下，链路上的干扰信号对环路滤波器造成影响，进而在进入Refresh状态时，环路滤波器保留了PHY层进入Quiet状态之前的收发两端的频率误差值，通过该频率误差值预测Quiet阶段收发两端可能产生的相位误差，可以显著加快时钟锁定的速度。

实施例2

本发明实施例提供了一种时钟恢复装置，如图2所示，该装置包括：鉴相器21、环路滤波器22、数字控制振荡器23和第一控制单元24。其中，鉴相器21用于检测接收到的输入信号和本地时钟信号的相位误差；环路滤波器22用于对鉴相器21产生的相位误差进行滤波并输出压控信号；数字控制振荡器23用于根据环路滤波器22输出的压控信号，调整本地时钟信号；第一控制单元24，用于当PHY层处于Quiet状态时，控制鉴相器21产生的相位误差不输入环路滤波器22。

容易知道，当PHY层处于Refresh状态时，第一控制单元24允许鉴相器21产生的相位误差输入环路滤波器22。

可选地，本实施例的装置还可以包括：第一状态机(图未示)，用于监测物理层的状态。该第一状态机可以为计时器，当PHY层进入LPI模式时开始计时，根据EEE标准中规定的Quiet状态和Refresh状态的时间来记录当前PHY层状态。

具体地，第一控制单元14可以为选择器，如2选1选择器。选择器的选择信号输入端与状态机连接。当状态机的输出为0时，输入的环路滤波器12的数据为0；当状态机的输出为1时，输入的环路滤波器12的信号为鉴相器11产生的相位误差。

在本实施例中，环路滤波器22为二阶环路滤波器，容易知道，在具体实现中，也可以采用高阶环路滤波器。如图2所示，该环路滤波器22包括直流支路221和交流支路222，直流支路221和交流支路222的输出端通过第一加法器223相连，直流支路221中设有一个第二加法器221a和一个寄存器221b。

优选地，本实施例的装置还包括：低通滤波器25和第二控制单元26。其中，低通滤波器25用于对直流支路221输出的频率误差值进行低通滤波；第二控制单元26，用于当PHY层进入Quiet状态时，将低通滤波后的频率误差值加载到直流支路221中的寄存器221b中。

进一步地，该低通滤波器25包括但不限于alpha(阿尔法)滤波器。该第二控制单元27可以为开关，开关的控制端与第一状态机连接。当第一状态机的输出表示进入Quiet状态时，第二控制单元26将经低通滤波器25滤波的频率误差值加载到寄存器221b中；然后，关闭该开关。

优选地，本实施例的装置还可以包括：第三控制单元27，用于根据系统性能，控制低通滤波器25是否对直流支路221中的寄存器221b输出的频率误差值进行低通滤波。

可选地，本实施例的装置还可以包括：第二状态机(图未示)，用于判断系统性能是否达到预设的门限。具体地，第二状态机可以根据信噪比来判断本地系统性能是否达到门限。其中，信噪比的计算为现有技术，为本领域技术人员熟知，在此省略详细描述。在另一种实现方式中，第二状态机也可以采用计数器，当PHY层进入Refresh状态一定时间后，判断系统状态达到预设的门限。

具体地，第三控制单元27可以为选择器，如2选1选择器，选择器的选择信号输入端与第二状态机连接。当第二状态机输出的信号表示系统性能达到预设的门限时，则直流支路221输出的频率误差值输入低通滤波器25进行低通滤波；当第二状态机输出的信号表示未达到预设的门限时，输入低通滤波器25的数据信号为0。

优选地，直流支路221和交流支路222的输入端分别设有乘法器221c和222c，通过乘法器221c和222c，将直流支路221和交流支路222的输入信号分别与预定的乘法因子alpha_fr和alpha_ph相乘，可以控制环路带宽。

本发明实施例通过当物理层处于Quiet状态时，控制鉴相器产生的相位误差不输入环路滤波器，从而可以避免Quiet状态下，链路上的干扰信号对环路滤波器造成影响，进而在进入Refresh状态时，环路滤波器保留了PHY层进入Quiet状态之前的频率误差值，通过该频率误差值预测Quiet阶段收发两端可能产生的相位误差，可以显著加快时钟锁定的速度。并且，由于本发明实施例对环路滤波器的直流支路输出的频率误差值进行了低通滤波，滤除了其中的高频分量，并且在进入Quiet状态时，将低通滤波后的频率误差值加载到直流支路中，从而可以保证在Quiet状态下，可以稳定和高精度地跟踪发送的时钟信号，使得在每次Quiet状态之后，相位偏离在一定范围内，进一步加快时钟锁定的速度。

实施例3

本发明实施例提供了一种时钟恢复方法，可以采用实施例1提供的装置实现，如图3所示，该方法包括：

步骤301：检测接收到的输入信号和本地时钟信号的相位误差。

步骤302：根据PHY层状态，判断是否将该相位误差输送至环路滤波器，PHY层状态主要包括Quiet状态和Refresh状态。

具体地，当PHY层处于Quiet状态时，控制鉴相器11产生的相位误差不输入环路滤波器12；当PHY层处于Refresh状态时，允许鉴相器11产生的相位误差输入环路滤波器12。

步骤303：当该相位误差被输送至环路滤波器时，环路滤波器对该相位误差进行滤波并输出压控信号。

步骤304：根据步骤303产生的压控信号，调整本地时钟信号。

从而使本地时钟锁定发送端的时钟。

本发明实施例通过当物理层处于Quiet状态时，控制鉴相器产生的相位误差不输入环路滤波器，从而可以避免Quiet状态下，链路上的干扰信号对环路滤波器造成影响，进而在进入Refresh状态时，环路滤波器保留了PHY层进入Quiet状态之前的收发两端的频率误差值，通过该频率误差值预测Quiet阶段收发两端可能产生的相位误差，可以显著加快时钟锁定的速度。

实施例4

本发明实施例提供了一种时钟恢复方法，可以采用实施例2提供的装置实现。该方法与实施例3提供的方法基本相同，不同之处在于，在本实施例中，在环路滤波器对相位误差进行滤波并输出压控信号时，该方法还包括：

对环路滤波器的直流支路输出的频率误差值进行低通滤波；当PHY层进入Quiet状态时，将低通滤波后的频率误差值加载到直流支路中的寄存器中，从而可以利用该低通滤波后的频率误差值高精度地跟踪发送的时钟信号。

优选地，本实施例的方法还包括：

根据系统性能，控制所述低通滤波器是否对所述直流支路输出的频率误差值进行低通滤波。

具体地，该步骤包括：

判断系统性能是否达到预设的门限；

若是，则对环路滤波器的直流支路输出的频率误差值进行低通滤波；

若否，则不对环路滤波器的直流支路输出的频率误差值进行低通滤波。

这样，可以保证输入低通滤波器的频率误差值的准确度，进一步提高的锁定速度。

本发明实施例通过当物理层处于Quiet状态时，控制鉴相器产生的相位误差不输入环路滤波器，从而可以避免Quiet状态下，链路上的干扰信号对环路滤波器造成影响，进而在进入Refresh状态时，环路滤波器保留了PHY层进入Quiet状态之前的频率误差值，通过该频率误差值预测Quiet阶段收发两端可能产生的相位误差，可以显著加快时钟锁定的速度。并且，由于本发明实施例对环路滤波器的直流支路输出的频率误差值进行了低通滤波，滤除了其中的高频分量，并且在进入Quiet状态时，将低通滤波后的频率误差值加载到直流支路中，从而可以保证在Quiet状态下，可以稳定和高精度地跟踪发送的时钟信号，使得在每次Quiet状态之后，相位偏离在一定范围内，进一步加快时钟锁定的速度。

需要说明的是，本发明实施例的时钟恢复方法和装置，不仅仅适用于EEE，也适用于其它采用相同或类似技术的方案。

需要说明的是：上述实施例提供的时钟恢复方法与装置实施例属于同一构思，其具体实现过程详见装置实施例，这里不再赘述。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种时钟恢复装置，其特征在于，所述装置包括：

鉴相器，用于检测接收到的输入信号和本地时钟信号的相位误差；

环路滤波器，用于对所述鉴相器产生的相位误差进行滤波并输出压控信号；

数字控制振荡器，用于根据所述环路滤波器输出的压控信号，调整所述本地时钟信号，其特征在于，

其中，所述装置还包括：

第一状态机，用于监测物理层的状态；

所述装置还包括：

第一控制单元，用于当所述物理层处于静默状态时，控制所述鉴相器产生的相位误差不输入所述环路滤波器、且输入所述环路滤波器的数据为0；

其中，所述第一控制单元为选择器；

所述环路滤波器包括直流支路和交流支路，所述直流支路和所述交流支路的输出端通过第一加法器相连，所述直流支路中设有第二加法器和寄存器；

所述装置还包括：低通滤波器，用于对所述直流支路输出的频率误差值进行低通滤波；

第二控制单元，用于当物理层进入静默状态时，将低通滤波后的所述频率误差值加载到所述直流支路中的寄存器中。

2.根据权利要求1所述的装置，其特征在于，所述装置还包括：

第三控制单元，用于根据系统性能，控制所述低通滤波器是否对所述直流支路输出的频率误差值进行低通滤波。

3.根据权利要求2所述的装置，其特征在于，所述装置还包括：

第二状态机，用于判断所述系统性能是否达到预设的门限。

4.根据权利要求1所述的装置，其特征在于，所述直流支路和所述交流支路的输入端分别设有乘法器。

5.一种时钟恢复方法，其特征在于，所述方法包括：

检测接收到的输入信号和本地时钟信号的相位误差；

根据物理层状态，判断是否将所述相位误差输送至环路滤波器，所述物理层状态包括静默状态和刷新状态；

当所述物理层处于静默状态时，不输入所述相位误差至所述环路滤波器、且输入所述环路滤波器的数据为0；当所述物理层处于刷新状态时，允许输入所述相位误差至所述环路滤波器；

当所述相位误差被输送至所述环路滤波器时，所述环路滤波器对所述相位误差进行滤波并输出压控信号；

根据所述压控信号，调整所述本地时钟信号；

其中，所述方法还包括：

获取所述物理层状态；

在所述环路滤波器对所述相位误差进行滤波并输出压控信号时，所述方法还包括：

对所述环路滤波器的直流支路输出的频率误差值进行低通滤波；

当物理层进入所述静默状态时，将低通滤波后的所述频率误差值加载到所述直流支路中的寄存器中。

6.根据权利要求5所述的方法，其特征在于，所述方法还包括：

判断系统性能是否达到预设的门限；

若是，则对所述环路滤波器的直流支路输出的频率误差值进行低通滤波；

若否，则不对所述环路滤波器的直流支路输出的频率误差值进行低通滤波。