CN102811050A - 一种缓冲器和数字步进衰减器 - Google Patents
一种缓冲器和数字步进衰减器 Download PDFInfo
- Publication number
- CN102811050A CN102811050A CN2012102703799A CN201210270379A CN102811050A CN 102811050 A CN102811050 A CN 102811050A CN 2012102703799 A CN2012102703799 A CN 2012102703799A CN 201210270379 A CN201210270379 A CN 201210270379A CN 102811050 A CN102811050 A CN 102811050A
- Authority
- CN
- China
- Prior art keywords
- buffer
- signal
- circuit
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种缓冲器和数字步进衰减器，属于电子设备技术领域。所述缓冲器包括：控制电路、第一偏置电路、第二偏置电路、反偏电路、输入电路、输出电路和隔离电路。本发明还公开了一种数字步进衰减器DSA，包括：数字译码电路、电阻网络电路和缓冲器。本发明可提高缓冲器的线性度，改善隔离度。
Description
技术领域
本发明涉及电子设备技术领域，特别涉及一种缓冲器和数字步进衰减器。
背景技术
DSA（Digital Step Attenuator，数字步进衰减器）在射频接收机等系统中有广泛的应用。通过数字控制字可以改变DSA的衰减值，从而提高接收机的动态范围。DSA通常有均匀的固定衰减步长。比较常见的DSA有单端结构和差分结构。
DSA包括电阻网络电路、若干个缓冲器（Buffer）以及数字译码电路等辅助电路。其中，若干个缓冲器的输入分别连接在电阻网络电路中的若干个节点上，所有缓冲器的输出共同连接到DSA的输出端口。通过选择合适的电阻比例，该若干个节点可以通过电阻分压获得精确的衰减的信号。数字译码电路连接在缓冲器的控制端，通过数字译码电路输出的数字控制字产生控制信号，控制缓冲器的导通和关闭，即可在DSA的输出端得到选择的衰减信号。其中，DSA中同一时刻只有一个缓冲器导通，从而可以实现均匀步长的衰减信号。由此可以看出，DSA的性能主要取决于缓冲器的性能。
现有技术中将CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）管作为开关来实现数字步进衰减器中的缓冲器，通过AGC（Automatic Gain Control，自动增益控制）的输出控制CMOS管的导通和断开，从而实现缓冲器的导通和断开。
缓冲器内的开关会降低DSA的线性度；并且，开关断开时仍然存在寄生电容，会导致信号泄漏，恶化DSA的隔离度。
发明内容
有鉴于此，本发明实施例提供了一种缓冲器和数字步进衰减器，以提高DSA的线性度，改善DSA的隔离度。
第一方面，本发明提供了一种缓冲器，包括：控制电路，用于接收输入到所述缓冲器的控制信号，并根据所述控制信号控制所述缓冲器的通断状态；第一偏置电路，用于所述缓冲器处于通路状态时，将第一偏置电流信号输出到输入电路；第二偏置电路，用于所述缓冲器处于通路状态时，将第二偏置电流信号输出到所述输入电路和输出电路；反偏电路，用于所述缓冲器处于断路状态时，将反偏电压信号输出到所述输入电路和所述输出电路；所述输入电路，用于所述缓冲器处于通路状态时，接收所述第一偏置电路的第一偏置电流信号和所述第二偏置电路的第二偏置电流信号，当被所述第一偏置电流信号和所述第二偏置电流信号控制处于通路状态时，将输入到所述缓冲器的衰减信号同比例输出到所述输出电路，或者，所述缓冲器处于断路状态时，接收所述反偏电路的反偏电压信号，当被所述反偏电压信号控制处于断路状态时，对所述衰减信号进行隔离，并产生第一寄生电容耦合信号，将所述第一寄生电容耦合信号输出到隔离电路；所述输出电路，用于当所述缓冲器处于通路状态时，接收所述第二偏置电路的第二偏置电流信号，当被所述第二偏置电流信号控制处于通路状态时，接收所述输入电路输出的衰减信号，并将所述衰减信号输出到所述缓冲器的输出端，或者，当所述缓冲器处于断路状态时，接收所述反偏电路的反偏电压信号，当被所述反偏电压信号控制处于断路状态时，产生第二寄生电容耦合信号，将所述第二寄生电容耦合信号输出到所述隔离电路；所述隔离电路，用于所述缓冲器处于断路状态时，接收所述输入电路输出的第一寄生电容耦合信号和所述输出电路输出的第二寄生电容耦合信号，并将所述第一寄生电容耦合信号和所述第二寄生电容耦合信号输出到交流地或信号地或反相抵消。
在第一方面的第一种可能的实现方式中，所述控制电路包括：第一开关管，控制端为控制信号输入端，一个信号端与所述第一偏置电路中第一偏置电流源的一端连接，另一个信号端与地连接；所述第一偏置电路包括：所述第一偏置电流源，另一端与所述输入电路中NPN型三极管的发射极连接；所述第二偏置电路包括：第二偏置电流源，一端与所述缓冲器的电压源连接，另一端与所述缓冲器的输出端连接；所述反偏电路包括：电阻，一端连接反偏电压输出端，另一端连接所述第一偏置电路和所述输入电路连接形成的节点；所述输入电路包括：所述NPN型三极管，基极为所述衰减信号的输入端，集电极与所述缓冲器的电压源连接；所述输出电路包括：PN结，P端与所述缓冲器的输出端连接，N端连接所述第一偏置电路和所述输入电路连接形成的节点；所述隔离电路包括：第二开关管，控制端为控制信号输入端，一个信号端连接所述第一偏置电路和所述输入电路连接形成的节点，另一个信号端与交流地或信号地或反相信号节点连接，其中，所述第二开关管的开关状态与所述第一开关管的开关状态相反。
在第一方面的第二种可能的实现方式中，所述控制电路包括：第一开关管，控制端为控制信号输入端，一个信号端与所述第一偏置电路中第一偏置电流源的一端连接，另一个信号端与地连接；所述第一偏置电路包括：所述第一偏置电流源，另一端与所述输入电路中N型金属氧化物半导体MOS管的源极连接；所述第二偏置电路包括：第二偏置电流源，一端与所述缓冲器的电压源连接，另一端与所述缓冲器的输出端连接；所述反偏电路包括：电阻，一端连接反偏电压输出端，另一端连接所述第一偏置电路和所述输入电路连接形成的节点；所述输入电路包括：所述N型MOS管，栅极为所述衰减信号的输入端，漏极与所述缓冲器的电压源连接；所述输出电路包括：PN结，P端与所述缓冲器的输出端连接，N端连接所述第一偏置电路和所述输入电路连接形成的节点；所述隔离电路包括：第二开关管，控制端为控制信号输入端，一个信号端连接所述第一偏置电路和所述输入电路连接形成的节点；，另一个信号端与交流地或信号地或反相信号节点连接，其中，所述第二开关管的开关状态与所述第一开关管的开关状态相反。
在第一方面的第三种可能的实现方式中，所述控制电路包括：第三开关管，控制端为控制信号输入端，一个信号端与所述缓冲器的电压源连接，另一个信号端与所述第一偏置电路中第一偏置电流源的一端连接；所述第一偏置电路包括：所述第一偏置电流源，另一端与所述输入电路中PNP型三极管的发射极连接；所述第二偏置电路包括：第二偏置电流源，一端与地连接，另一端与所述缓冲器的输出端连接；所述反偏电路包括：电阻，一端连接反偏电压输出端，另一端连接所述第一偏置电路和所述输入电路连接形成的节点；所述输入电路包括：所述PNP型三极管，基极为所述缓冲器的输入端，集电极与地连接；所述输出电路包括：PN结，N端与所述缓冲器的输出端连接，P端连接所述第一偏置电路和所述输入电路连接形成的节点；所述隔离电路包括：第四开关管，控制端为控制信号输入端，一个信号端连接所述第一偏置电路和所述输入电路连接形成的节点，另一个信号端与交流地或信号地或反相信号节点连接，其中，所述第四开关管的开关状态与所述第三开关管的开关状态相反。
在第一方面的第四种可能的实现方式中，所述控制电路包括：第三开关管，控制端为控制信号输入端，一个信号端与所述缓冲器的电压源连接，另一个信号端与所述第一偏置电路中第一偏置电流源的一端连接；所述第一偏置电路包括：所述第一偏置电流源，另一端与所述输入电路中P型MOS管的源极连接；所述第二偏置电路包括：第二偏置电流源，一端与地连接，另一端与所述缓冲器的输出端连接；所述反偏电路包括：电阻，一端连接反偏电压输出端，另一端连接所述第一偏置电路和所述输入电路连接形成的节点；所述输入电路包括：所述P型MOS管，栅极为所述衰减信号的输入端，漏极与地连接；所述输出电路包括：PN结，N端与所述缓冲器的输出端连接，P端连接所述第一偏置电路和所述输入电路连接形成的节点；所述隔离电路包括：第四开关管，控制端为控制信号输入端，一个信号端连接所述第一偏置电路和所述输入电路连接形成的节点，另一个信号端与交流地或信号地或反相信号节点连接，其中，所述第四开关管的开关状态与所述第三开关管的开关状态相反。
结合第一方面的第一种可能的实现方式或第二种可能的实现方式或第三种可能的实现方式或第四种可能的实现方式，在第五种可能的实现方式中，所述PN结为三极管或二极管。
结合第一方面的第一种可能的实现方式或第二种可能的实现方式或第三种可能的实现方式或第四种可能的实现方式，在第六种可能的实现方式中，所述PN结的数量至少为一个。
第二方面，本发明提供了一种数字步进衰减器DSA，所述DSA包括：数字译码电路、电阻网络电路和如上所述的缓冲器；所述数字译码电路，用于输出第一控制信号到第一缓冲器，输出第二控制信号到第二缓冲器，所述数字译码电路至少包括两路控制信号且每一路控制信号对应于一个缓冲器；所述电阻网络电路，用于接收输入信号，并对所述输入信号进行衰减，通过电阻连接形成的第一节点将第一衰减信号输出到所述第一缓冲器，通过电阻连接形成的第二节点将第二衰减信号输出到所述第二缓冲器，所述电阻网络电路至少包括两个节点且每一个节点对应于一个缓冲器和一路控制信号；所述第一缓冲器，用于接收所述数字译码电路输出的第一控制信号，当被所述第一控制信号控制处于通路状态时，接收所述第一节点输出的第一衰减信号，并将所述第一衰减信号同比例输出到所述DSA的输出端，或者，当处于断路状态时，隔离所述第一节点输出的第一衰减信号；所述第二缓冲器，用于接收所述数字译码电路输出的第二控制信号，当被所述第二控制信号控制处于通路状态时，接收所述第二节点输出的第二衰减信号，并将所述第二衰减信号同比例输出到所述DSA的输出端，或者，当处于断路状态时，隔离所述第二节点输出的第二衰减信号。
在第二方面的第一种可能的实现方式中，所述DSA为单端DSA或差分DSA。
通过上述方案，当输入电路处于通路状态时，将输入到缓冲器的衰减信号同比例输出到输出电路，当输出电路处于通路状态时，接收输入电路输出的衰减信号，并将衰减信号输出到缓冲器的输出端，提高了缓冲器的线性度；当输入电路处于断路状态时，对衰减信号进行隔离，并将产生的第一寄生电容耦合信号输出到隔离电路，当输出电路处于断路状态时，将产生的第二寄生电容耦合信号输出到隔离电路，隔离电路接收第一寄生电容耦合信号和第二寄生电容耦合信号，并将第一寄生电容耦合信号和第二寄生电容耦合信号输出到交流地或信号地或反相抵消，改善了缓冲器的隔离度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种单端DSA的电路示意图；
图2是本发明实施例提供的一种差分DSA的电路示意图；
图3是本发明实施例一提供的缓冲器的结构示意图；
图4是本发明实施例二提供的第一种缓冲器的电路示意图；
图5是本发明实施例二提供的第二种缓冲器的电路示意图；
图6是本发明实施例三提供的第一种缓冲器的电路示意图；
图7是本发明实施例三提供的第二种缓冲器的电路示意图；
图8是本发明实施例四提供的第一种缓冲器的电路示意图；
图9是本发明实施例四提供的第二种缓冲器的电路示意图；
图10是本发明实施例五提供的第一种缓冲器的电路示意图；
图11是本发明实施例五提供的第二种缓冲器的电路示意图；
图12是本发明实施例六提供的一种数字步进衰减器DSA的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本实施例涉及一种缓冲器，该缓冲器应用于数字步进衰减器DSA中。其中，DSA可以包括但不限于电阻网络电路、缓冲器和数字译码电路等。具体地，电阻网络电路可以包括：合适比例的串联电阻和并联电阻，且串联电阻和并联电阻交替连接形成电阻网络，串联电阻和并联电阻连接的地方构成网络的输出节点，通过该节点输出衰减信号；缓冲器的输入端连接在串联电阻和并联电阻之间以接收衰减信号；数字译码电路的输出端与缓冲器的控制端连接。
基于上述结构，DSA的工作原理如下：选择合适比例的电阻连接成电阻网络电路，以使所述电阻网络电路对输入信号进行成比例衰减，并输出衰减信号到缓冲器，通过数字译码电路输出的控制信号控制缓冲器的通断状态，如果所述缓冲器处于通路状态，则将输入到所述缓冲器的衰减信号进行同比例输出，如果所述缓冲器处于断路状态，则对输入的衰减信号进行隔离。
进一步地，所述DSA包括单端DSA和差分DSA。参见图1，单端DSA的一个输入端输入信号，一个输出端输出衰减信号，且数字译码电路的一个输出端控制一个缓冲器的通断状态。参见图2，差分DSA可看成两个单端DSA的组合，一个电阻网络电路中的并联电阻与另一个电阻网络中对应位置的并联电阻连接，或直接共用并联电阻，或两个电阻网络的交流地或共模节点相连接，数字译码电路的一个输出端与对应位置的两个缓冲器连接，则差分DSA的两个输入端输入差分信号，两个输出端输出差分衰减信号。本发明实施例提供的缓冲器可以适用于上述任一种DSA，下文不再特别声明。
实施例一
参见图3，本实施例提供了一种缓冲器，该缓冲器包括：
控制电路301，用于接收输入到缓冲器的控制信号，并根据控制信号控制缓冲器的通断状态；
第一偏置电路302，用于缓冲器处于通路状态时，将第一偏置电流信号输出到输入电路306；
第二偏置电路303，用于缓冲器处于通路状态时，将第二偏置电流信号输出到输入电路305和输出电路306；
反偏电路304，用于缓冲器处于断路状态时，将反偏电压信号输出到输入电路305和输出电路306；
输入电路305，用于缓冲器处于通路状态时，接收第一偏置电路302的第一偏置电流信号和第二偏置电路303的第二偏置电流信号，当被第一偏置电流信号和第二偏置电流信号控制处于通路状态时，将输入到缓冲器的衰减信号同比例输出到输出电路306，或者，缓冲器处于断路状态时，接收反偏电路304的反偏电压信号，当被反偏电压信号控制处于断路状态时，对衰减信号进行隔离，并产生第一寄生电容耦合信号，将第一寄生电容耦合信号输出到隔离电路307；
输出电路306，用于当缓冲器处于通路状态时，接收第二偏置电路303的第二偏置电流信号，当被第二偏置电流信号控制处于通路状态时，接收输入电路305输出的衰减信号，并将衰减信号输出到缓冲器的输出端，或者，当缓冲器处于断路状态时，接收反偏电路304的反偏电压信号，当被反偏电压信号控制处于断路状态时，产生第二寄生电容耦合信号，将第二寄生电容耦合信号输出到隔离电路307；
隔离电路307，用于缓冲器处于断路状态时，接收输入电路305输出的第一寄生电容耦合信号和输出电路306输出的第二寄生电容耦合信号，并将第一寄生电容耦合信号和第二寄生电容耦合信号输出到交流地或信号地或反相抵消。
其中，控制电路301包括：第一开关管，控制端为控制信号输入端，一个信号端与第一偏置电路302中第一偏置电流源的一端连接，另一个信号端与地连接；
第一偏置电路302包括：第一偏置电流源，另一端与输入电路305中NPN型三极管的发射极连接；
第二偏置电路303包括：第二偏置电流源，一端与缓冲器的电压源连接，另一端与缓冲器的输出端连接；
反偏电路304包括：电阻，一端连接反偏电压输出端，另一端连接第一偏置电路302和输入电路305连接形成的节点；
输入电路305包括：NPN型三极管，基极为衰减信号的输入端，集电极与缓冲器的电压源连接；
输出电路306包括：PN结（PN Junction），P端与缓冲器的输出端连接，N端连接第一偏置电路302和输入电路305连接形成的节点；
隔离电路307包括：第二开关管，控制端为控制信号输入端，一个信号端连接第一偏置电路302和输入电路305连接形成的节点，另一个信号端与交流地或信号地或反相信号节点连接，其中，第二开关管的开关状态与第一开关管的开关状态相反。
其中，反相信号节点是指该节点处两个信号的相位相反，可相互抵消，应用于差分电路中。
或者，控制电路301包括：第一开关管，控制端为控制信号输入端，一个信号端与第一偏置电路302中第一偏置电流源的一端连接，另一个信号端与地连接；
第一偏置电路302包括：第一偏置电流源，另一端与输入电路305中N型金属氧化物半导体MOS管的源极连接；
第二偏置电路303包括：第二偏置电流源，一端与缓冲器的电压源连接，另一端与缓冲器的输出端连接；
反偏电路304包括：电阻，一端连接反偏电压输出端，另一端连接第一偏置电路302和输入电路305连接形成的节点；
输入电路305包括：N型MOS管，栅极为衰减信号的输入端，漏极与缓冲器的电压源连接；
输出电路306包括：PN结，P端与缓冲器的输出端连接，N端连接第一偏置电路302和输入电路305连接形成的节点；
隔离电路307包括：第二开关管，控制端为控制信号输入端，一个信号端连接第一偏置电路302和输入电路305连接形成的节点，另一个信号端与交流地或信号地或反相信号节点连接，其中，第二开关管的开关状态与第一开关管的开关状态相反。
或者，控制电路301包括：第三开关管，控制端为控制信号输入端，一个信号端与缓冲器的电压源连接，另一个信号端与第一偏置电路302中第一偏置电流源的一端连接；
第一偏置电路302包括：第一偏置电流源，另一端与输入电路305中PNP型三极管的发射极连接；
第二偏置电路303包括：第二偏置电流源，一端与地连接，另一端与缓冲器的输出端连接；
反偏电路304包括：电阻，一端连接反偏电压输出端，另一端连接第一偏置电路302和输入电路305连接形成的节点；
输入电路305包括：PNP型三极管，基极为缓冲器的输入端，集电极与地连接；
输出电路306包括：PN结，N端与缓冲器的输出端连接，P端连接第一偏置电路302和输入电路305连接形成的节点；
隔离电路307包括：第四开关管，控制端为控制信号输入端，一个信号端连接第一偏置电路302和输入电路305连接形成的节点，另一个信号端与交流地或信号地或反相信号节点连接，其中，第四开关管的开关状态与第三开关管的开关状态相反。
或者，控制电路301包括：第三开关管，控制端为控制信号输入端，一个信号端与缓冲器的电压源连接，另一个信号端与第一偏置电路302中第一偏置电流源的一端连接；
第一偏置电路302包括：第一偏置电流源，另一端与输入电路305中P型MOS管的源极连接；
第二偏置电路303包括：第二偏置电流源，一端与地连接，另一端与缓冲器的输出端连接；
反偏电路304包括：电阻，一端连接反偏电压输出端，另一端连接第一偏置电路302和输入电路305连接形成的节点；
输入电路305包括：P型MOS管，栅极为衰减信号的输入端，漏极与地连接；
输出电路306包括：PN结，N端与缓冲器的输出端连接，P端连接第一偏置电路302和输入电路305连接形成的节点；
隔离电路307包括：第四开关管，控制端为控制信号输入端，一个信号端连接第一偏置电路302和输入电路305连接形成的节点，另一个信号端与交流地或信号地或反相信号节点连接，其中，第四开关管的开关状态与第三开关管的开关状态相反。
进一步地，PN结为三极管或二极管。
优选地，PN结的数量至少为一个。
本实施例提供的缓冲器，当输入电路处于通路状态时，将输入到缓冲器的衰减信号同比例输出到输出电路，当输出电路处于通路状态时，接收输入电路输出的衰减信号，并将衰减信号输出到缓冲器的输出端，提高了缓冲器的线性度；当输入电路处于断路状态时，对衰减信号进行隔离，并将产生的第一寄生电容耦合信号输出到隔离电路，当输出电路处于断路状态时，将产生的第二寄生电容耦合信号输出到隔离电路，隔离电路接收第一寄生电容耦合信号和第二寄生电容耦合信号，并将第一寄生电容耦合信号和第二寄生电容耦合信号输出到交流地或信号地或反相抵消，改善了缓冲器的隔离度。
实施例二
参见图4，本实施例提供了一种缓冲器，该缓冲器具体如下：
本实施例中，缓冲器可以包括：控制电路301、第一偏置电路302、第二偏置电路303、反偏电路304、输入电路305、输出电路306和隔离电路307，下面对各个电路进行详细介绍。
控制电路301，用于接收输入到缓冲器的控制信号，并根据控制信号控制缓冲器的通断状态。
具体地，所述控制电路301可以包括：第一开关管SW1，控制端为控制信号输入端，一个信号端与第一偏置电路302中第一偏置电流源IT1的一端连接，另一个信号端与地连接。
第一偏置电路302，用于缓冲器处于通路状态时，将第一偏置电流信号输出到输入电路306。
具体地，第一偏置电路302可以包括：第一偏置电流源IT1，另一端与输入电路305中NPN型三极管Q1的发射极连接。
第二偏置电路303，用于缓冲器处于通路状态时，将第二偏置电流信号输出到输入电路305和输出电路306。
具体地，第二偏置电路303可以包括：第二偏置电流源IT2，一端与缓冲器的电压源连接，另一端与缓冲器的输出端连接。
其中，本实施例中的电压源可以为直流电压源，例如，可以为VDD，本实施例不作限定。
本实施例中，上述第一偏置电流源和第二偏置电流源为三极管或MOS管提供工作点，即设置三极管的基极、集电极和发射极处于要求的电位，或者设置MOS管的栅极、源极和漏极处于要求的电位，以确保其正常工作。所述第一偏置电流源和第二偏置电流源具体可通过三极管或者MOS管来实现，此处不赘述。
反偏电路304，用于缓冲器处于断路状态时，将反偏电压信号输出到输入电路305和输出电路306。
具体地，反偏电路304可以包括：电阻R，一端连接反偏电压输出端，另一端连接第一偏置电路302和输入电路305连接形成的节点。
其中，反偏电压输出端为缓冲器提供反偏电压，例如，可以为直流电压源Vd，本实施例不作限定。
输入电路305，用于缓冲器处于通路状态时，接收第一偏置电路302的第一偏置电流信号和第二偏置电路303的第二偏置电流信号，当被第一偏置电流信号和第二偏置电流信号控制处于通路状态时，将输入到缓冲器的衰减信号同比例输出到输出电路306，或者，缓冲器处于断路状态时，接收反偏电路304的反偏电压信号，当被反偏电压信号控制处于断路状态时，对衰减信号进行隔离，并产生第一寄生电容耦合信号，将第一寄生电容耦合信号输出到隔离电路307。
本实施例中，所述衰减信号是经电阻网络电路衰减之后的信号。优选地，还可选择合适比例的电阻构成电阻网络电路，使得电阻网络节点输出的衰减信号之间具有一定的比例关系。当用户获知输入信号的大小时，即可计算出需求的衰减信号与输入信号的比值，根据所述比值选择缓冲器，从而在选择的缓冲器的输出端得到需求的衰减信号，为选择正确的缓冲器提供了方便。
具体地，输入电路305可以包括：NPN型三极管Q1，基极为衰减信号的输入端，集电极与缓冲器的电压源连接。
输出电路306，用于当缓冲器处于通路状态时，接收第二偏置电路303的第二偏置电流信号，当被第二偏置电流信号控制处于通路状态时，接收输入电路305输出的衰减信号，并将衰减信号输出到缓冲器的输出端，或者，当缓冲器处于断路状态时，接收反偏电路304的反偏电压信号，当被反偏电压信号控制处于断路状态时，产生第二寄生电容耦合信号，将第二寄生电容耦合信号输出到隔离电路307。
具体地，输出电路306可以包括：PN结Q2，P端与缓冲器的输出端连接，N端连接第一偏置电路302和输入电路305连接形成的节点。
本实施例中，所述PN结Q2为三极管或二极管。当所述PN结为三极管时，将所述三极管的基极与集电极连接，形成PN结。
本实施例中，所述PN结Q2的数量至少为一个。根据PN结的单向导电性可知，当PN结加正向电压时，PN结呈现低阻状态，可实现缓冲器中衰减信号的输出，且PN结数量越多，呈现低阻状态时的阻值越大，缓冲器的线性度越差；当PN结加反向电压时，PN结呈现高阻状态，可实现缓冲器中衰减信号的隔离，且PN结数量越多，呈现高阻状态时的阻值越大，缓冲器的隔离度越高，因此，可根据实际情况合理选择PN结的数量。例如，图5中示出了输出电路306包含有两个PN结的缓冲器。
隔离电路307，用于缓冲器处于断路状态时，接收输入电路305输出的第一寄生电容耦合信号和输出电路306输出的第二寄生电容耦合信号，并将第一寄生电容耦合信号和第二寄生电容耦合信号输出到交流地或信号地或反相抵消。
具体地，隔离电路307可以包括：第二开关管SW2，控制端为控制信号输入端，一个信号端连接第一偏置电路302和输入电路305连接形成的节点，另一个信号端与交流地或信号地或反相信号节点连接，其中，第二开关管SW2的开关状态与第一开关管SW1的开关状态相反。
其中，反相信号节点是指该节点处两个信号的相位相反，可相互抵消，应用于差分电路中。
本实施例以PN结为NPN型三极管，且第一开关管和第二开关管为N型MOS管为例对缓冲器的工作原理进行说明，具体如下：
当数字译码电路输入到第一开关管SW1的数字控制字是高电平时，第一开关管SW1导通，并工作在线性区，此时缓冲器处于通路状态。本实施例将PN结Q2连接在NPN型三极管Q1和第一偏置电流源I T1之间时与NPN型三极管Q1和第一偏置电流源I T1产生的交点称为A点，由于A点为低阻抗，而电阻R为高阻抗，反偏电压源Vd在A点产生的电流很小，只能达到uA级别，与第二偏置电流源IT2的电流相比可以忽略不计，反偏电路304可看作处于断路状态。由于DSA中所有缓冲器的输出端连接在一起，因此共有N个第二偏置电流源IT2给PN结Q2提供偏置电流，其中，N为缓冲器数量，也即电阻网络电路的节点数，则NPN型三极管Q1的偏置电流则为N倍第二偏置电流源IT2和第一偏置电流源IT1的差值，A点电压较低，此时NPN型三极管Q1导通，将NPN型三极管Q1端输入的信号从A点同比例输出输出电路306；
与NPN型三极管Q1的导通原理相同，由于DSA中所有缓冲器的输出端连接在一起，因此共有N个第二偏置电流源IT2给PN结Q2提供偏置电流，A点电压较低，此时PN结Q2导通，输出电路306处于通路状态，接收输入电路305在A点输出的衰减信号，并将该衰减信号同比例输出到缓冲器的输出端；
另外，由于数字译码电路的数字控制字信号控制第二开关管SW2的开关状态与第一开关管SW1的开关状态相反，此时第一开关管SW1为导通状态，则第二开关管SW2为断开状态，即隔离电路307处于断路状态。
当数字译码电路输入到第一开关管SW1的数字控制字是低电平时，第一开关管SW1断开，缓冲器处于断路状态，使得A点不受第一偏置电流源I T1和第二偏置电流源IT2产生的偏置电流的影响，而反偏电路304处于通路状态，使得A点电压升高，导致NPN型三极管Q1断开，输入电路305隔离衰减信号的输入，此时NPN型三极管Q1存在寄生电容，产生第一寄生电容耦合信号，所述寄生电容是指电阻、电感、晶体管等电子器件在高频情况下表现出的电容特性；
与NPN型三极管Q1的断开原理相同，A点电压升高，导致PN结Q2断开，此时PN结Q2存在寄生电容，产生第二寄生电容耦合信号；
另外，由于数字译码电路的数字控制字信号控制第二开关管SW2的开关状态与第一开关管SW1的开关状态相反，此时第一开关管SW1为断开状态，则第二开关管SW2为导通状态，使得通过NPN型三极管Q1产生的第一寄生电容耦合信号和PN结Q2产生的第二寄生耦合电容信号短路到交流地或信号地（单端情况）或反相抵消（差分情况），防止寄生电容泄漏的信号到达缓冲器的输出端。
本实施例提供的缓冲器，当输入电路处于通路状态时，将输入到缓冲器的衰减信号同比例输出到输出电路，当输出电路处于通路状态时，接收输入电路输出的衰减信号，并将衰减信号输出到缓冲器的输出端，提高了缓冲器的线性度；当输入电路处于断路状态时，对衰减信号进行隔离，并将产生的第一寄生电容耦合信号输出到隔离电路，当输出电路处于断路状态时，将产生的第二寄生电容耦合信号输出到隔离电路，隔离电路接收第一寄生电容耦合信号和第二寄生电容耦合信号，并将第一寄生电容耦合信号和第二寄生电容耦合信号输出到交流地或信号地或反相抵消，改善了缓冲器的隔离度。
实施例三
参见图6，本实施例提供了一种缓冲器，该缓冲器具体如下：
本实施例中，缓冲器可以包括：控制电路301、第一偏置电路302、第二偏置电路303、反偏电路304、输入电路305、输出电路306和隔离电路307，下面对各个电路进行详细介绍。
控制电路301，用于接收输入到缓冲器的控制信号，并根据控制信号控制缓冲器的通断状态。
具体地，控制电路301可以包括：第一开关管SW1，控制端为控制信号输入端，一个信号端与第一偏置电路302中第一偏置电流源IT1的一端连接，另一个信号端与地连接。
第一偏置电路302，用于缓冲器处于通路状态时，将第一偏置电流信号输出到输入电路305。
具体地，第一偏置电路302可以包括：第一偏置电流源IT1，另一端与输入电路305中N型MOS管Q1的源极连接。
第二偏置电路303，用于缓冲器处于通路状态时，将第二偏置电流信号输出到输入电路305和输出电路306。
具体地，第二偏置电路303可以包括：第二偏置电流源IT2，一端与缓冲器的电压源连接，另一端与缓冲器的输出端连接。
其中，本实施例中的电压源可以为直流电压源，例如，可以为VDD，本实施例不作限定。
本实施例中，上述第一偏置电流源和第二偏置电流源为三极管或MOS管提供工作点，即设置三极管的基极、集电极和发射极处于要求的电位，或者设置MOS管的栅极、源极和漏极处于要求的电位，以确保其正常工作。所述第一偏置电流源和第二偏置电流源具体可通过三极管或者MOS管来实现，此处不赘述。
反偏电路304，用于缓冲器处于断路状态时，将反偏电压信号输出到输入电路305和输出电路306。
具体地，反偏电路304可以包括：电阻R，一端连接反偏电压输出端，另一端连接第一偏置电路302和输入电路305连接形成的节点。
其中，反偏电压输出端为缓冲器提供反偏电压，例如，可以为直流电压源Vd，本实施例不作限定。
输入电路305，用于缓冲器处于通路状态时，接收第一偏置电路302的第一偏置电流信号和第二偏置电路303的第二偏置电流信号，当被第一偏置电流信号和第二偏置电流信号控制处于通路状态时，将输入到缓冲器的衰减信号同比例输出到输出电路306，或者，缓冲器处于断路状态时，接收反偏电路304的反偏电压信号，当被反偏电压信号控制处于断路状态时，对衰减信号进行隔离，并产生第一寄生电容耦合信号，将第一寄生电容耦合信号输出到隔离电路307。
具体地，输入电路305可以包括：N型MOS管Q1，栅极为衰减信号的输入端，漏极与缓冲器的电压源连接。
输出电路306，用于当缓冲器处于通路状态时，接收第二偏置电路303的第二偏置电流信号，当被第二偏置电流信号控制处于通路状态时，接收输入电路305输出的衰减信号，并将衰减信号输出到缓冲器的输出端，或者，当缓冲器处于断路状态时，接收反偏电路304的反偏电压信号，当被反偏电压信号控制处于断路状态时，产生第二寄生电容耦合信号，将第二寄生电容耦合信号输出到隔离电路307。
具体地，输出电路306可以包括：PN结Q2，P端与缓冲器的输出端连接，N端连接第一偏置电路302和输入电路305连接形成的节点。
本实施例中，所述PN结Q2为三级管或二极管。当所述PN结为三级管时，将所述三级管的基极与集电极连接，形成PN结。
本实施例中，所述PN结Q2的数量至少为一个。根据PN结的单向导电性可知，当PN结加正向电压时，PN结呈现低阻状态，可实现缓冲器中衰减信号的输出，且PN结数量越多，呈现低阻状态时的阻值越大，缓冲器的线性度越差；当PN结加反向电压时，PN结呈现高阻状态，可实现缓冲器中衰减信号的隔离，且PN结数量越多，呈现高阻状态时的阻值越大，缓冲器的隔离度越高，因此，可根据实际情况合理选择PN结的数量。例如，图7中示出了输出电路306包含有两个PN结的缓冲器。
隔离电路307，用于缓冲器处于断路状态时，接收输入电路305输出的第一寄生电容耦合信号和输出电路306输出的第二寄生电容耦合信号，并将第一寄生电容耦合信号和第二寄生电容耦合信号输出到交流地或信号地或反相抵消。
具体地，隔离电路307可以包括：第二开关管SW2，控制端为控制信号输入端，一个信号端连接第一偏置电路302和输入电路305连接形成的节点，另一个信号端与交流地或信号地或反相信号节点连接，其中，第二开关管SW2的开关状态与第一开关管SW1的开关状态相反。
本实施例中的PN结可以为NPN型三极管，第一开关管和第二开关管可以为N型MOS管，所述缓冲器的工作原理与实施例二中的缓冲器的工作原理相同，详见实施例二中的描述。
本实施例提供的缓冲器，当输入电路处于通路状态时，将输入到缓冲器的衰减信号同比例输出到输出电路，当输出电路处于通路状态时，接收输入电路输出的衰减信号，并将衰减信号输出到缓冲器的输出端，提高了缓冲器的线性度；当输入电路处于断路状态时，对衰减信号进行隔离，并将产生的第一寄生电容耦合信号输出到隔离电路，当输出电路处于断路状态时，将产生的第二寄生电容耦合信号输出到隔离电路，隔离电路接收第一寄生电容耦合信号和第二寄生电容耦合信号，并将第一寄生电容耦合信号和第二寄生电容耦合信号输出到交流地或信号地或反相抵消，改善了缓冲器的隔离度。
实施例四
参见图8，本实施例提供了一种缓冲器，该缓冲器具体如下：
本实施例中，缓冲器可以包括：控制电路301、第一偏置电路302、第二偏置电路303、反偏电路304、输入电路305、输出电路306和隔离电路306，下面对各个电路进行详细描述。
控制电路301，用于接收输入到缓冲器的控制信号，并根据控制信号控制缓冲器的通断状态。
具体地，控制电路301可以包括：第三开关管SW3，控制端为控制信号输入端，一个信号端与缓冲器的电压源连接，另一个信号端与第一偏置电路302中第一偏置电流源IT1的一端连接。
其中，本实施例中的电压源可以为直流电压源，例如，可以为VDD，本实施例不作限定。
第一偏置电路302，用于缓冲器处于通路状态时，将第一偏置电流信号输出到输入电路305。
具体地，第一偏置电路302可以包括：第一偏置电流源IT1，另一端与输入电路305中PNP型三极管Q1的发射极连接。
第二偏置电路303，用于缓冲器处于通路状态时，将第二偏置电流信号输出到输入电路305和输出电路306。
具体地，第二偏置电路303可以包括：第二偏置电流源IT2，一端与地连接，另一端与缓冲器的输出端连接。
本实施例中，上述第一偏置电流源和第二偏置电流源为三极管或MOS管提供工作点，即设置三极管的基极、集电极和发射极处于要求的电位，或者设置MOS管的栅极、源极和漏极处于要求的电位，以确保其正常工作。所述第一偏置电流源和第二偏置电流源具体可通过三极管或者MOS管来实现，此处不赘述。
反偏电路304，用于缓冲器处于断路状态时，将反偏电压信号输出到输入电路305和输出电路306。
具体地，反偏电路304可以包括：电阻R，一端连接反偏电压输出端，另一端连接第一偏置电路302和输入电路305连接形成的节点。
其中，反偏电压输出端为缓冲器提供反偏电压，例如，可以为直流电压源Vd，本实施例不作限定。
输入电路305，用于缓冲器处于通路状态时，接收第一偏置电路302的第一偏置电流信号和第二偏置电路303的第二偏置电流信号，当被第一偏置电流信号和第二偏置电流信号控制处于通路状态时，将输入到缓冲器的衰减信号同比例输出到输出电路306，或者，缓冲器处于断路状态时，接收反偏电路304的反偏电压信号，当被反偏电压信号控制处于断路状态时，对衰减信号进行隔离，并产生第一寄生电容耦合信号，将第一寄生电容耦合信号输出到隔离电路307。
具体地，输入电路305可以包括：PNP型三极管Q3，基极为缓冲器的输入端，集电极与地连接。
输出电路306，用于当缓冲器处于通路状态时，接收第二偏置电路303的第二偏置电流信号，当被第二偏置电流信号控制处于通路状态时，接收输入电路305输出的衰减信号，并将衰减信号输出到缓冲器的输出端，或者，当缓冲器处于断路状态时，接收反偏电路304的反偏电压信号，当被反偏电压信号控制处于断路状态时，产生第二寄生电容耦合信号，将第二寄生电容耦合信号输出到隔离电路307。
具体地，输出电路306可以包括：PN结Q4，N端与缓冲器的输出端连接，P端连接第一偏置电路302和输入电路305连接形成的节点。
本实施例中，所述PN结Q4为三级管或二极管。当所述PN结为三级管时，将所述三级管的基极与集电极连接，形成PN结。
本实施例中，所述PN结Q4的数量至少为一个。根据PN结的单向导电性可知，当PN结加正向电压时，PN结呈现低阻状态，可实现缓冲器中衰减信号的输出，且PN结数量越多，呈现低阻状态时的阻值越大，缓冲器的线性度越差；当PN结加反向电压时，PN结呈现高阻状态，可实现缓冲器中衰减信号的隔离，且PN结数量越多，呈现高阻状态时的阻值越大，缓冲器的隔离度越高，因此，可根据实际情况合理选择PN结的数量。例如，图9中示出了输出电路306包含有两个PN结的缓冲器。
隔离电路307，用于缓冲器处于断路状态时，接收输入电路305输出的第一寄生电容耦合信号和输出电路306输出的第二寄生电容耦合信号，并将第一寄生电容耦合信号和第二寄生电容耦合信号输出到交流地或信号地或反相抵消。
具体地，隔离电路307可以包括：第四开关管SW4，控制端为控制信号输入端，一个信号端连接第一偏置电路302和输入电路305连接形成的节点，另一个信号端与交流地或信号地或反相信号节点连接，其中，第四开关管SW4的开关状态与第三开关管SW3的开关状态相反。
本实施例中的PN结可以为PNP型三极管，第三开关管和第四开关管可以为P型MOS管，所述缓冲器的工作原理与实施例二中的缓冲器的工作原理相同，详见实施例二中的描述。
本实施例提供的缓冲器，当输入电路处于通路状态时，将输入到缓冲器的衰减信号同比例输出到输出电路，当输出电路处于通路状态时，接收输入电路输出的衰减信号，并将衰减信号输出到缓冲器的输出端，提高了缓冲器的线性度；当输入电路处于断路状态时，对衰减信号进行隔离，并将产生的第一寄生电容耦合信号输出到隔离电路，当输出电路处于断路状态时，将产生的第二寄生电容耦合信号输出到隔离电路，隔离电路接收第一寄生电容耦合信号和第二寄生电容耦合信号，并将第一寄生电容耦合信号和第二寄生电容耦合信号输出到交流地或信号地或反相抵消，改善了缓冲器的隔离度。
实施例五
参见图10，本实施例提供了一种缓冲器，该缓冲器具体如下：
本实施例中，缓冲器可以包括：控制电路301、第一偏置电路302、第二偏置电路303、反偏电路304、输入电路305、输出电路306和隔离电路306，下面对各个电路进行详细描述。
控制电路301，用于接收输入到缓冲器的控制信号，并根据控制信号控制缓冲器的通断状态。
具体地，控制电路301可以包括：第三开关管SW3，控制端为控制信号输入端，一个信号端与缓冲器的电压源连接，另一个信号端与第一偏置电路302中第一偏置电流源IT1的一端连接。
其中，本实施例中的电压源可以为直流电压源，例如，可以为VDD，本实施例不作限定。
第一偏置电路302，用于缓冲器处于通路状态时，将第一偏置电流信号输出到输入电路305。
具体地，第一偏置电路302可以包括：第一偏置电流源IT1，另一端与输入电路305中P型MOS管Q3的源极连接。
第二偏置电路303，用于缓冲器处于通路状态时，将第二偏置电流信号输出到输入电路305和输出电路306。
具体地，第二偏置电路303可以包括：第二偏置电流源IT2，一端与地连接，另一端与缓冲器的输出端连接。
本实施例中，上述第一偏置电流源和第二偏置电流源为三极管或MOS管提供工作点，即设置三极管的基极、集电极和发射极处于要求的电位，或者设置MOS管的栅极、源极和漏极处于要求的电位，以确保其正常工作。所述第一偏置电流源和第二偏置电流源具体可通过三极管或者MOS管来实现，此处不赘述。
反偏电路304，用于缓冲器处于断路状态时，将反偏电压信号输出到输入电路305和输出电路306。
具体地，反偏电路304可以包括：电阻R，一端连接反偏电压输出端，另一端连接第一偏置电路302和输入电路305连接形成的节点。
其中，反偏电压输出端为缓冲器提供反偏电压，例如，可以为直流电压源Vd，本实施例不作限定。
输入电路305，用于缓冲器处于通路状态时，接收第一偏置电路302的第一偏置电流信号和第二偏置电路303的第二偏置电流信号，当被第一偏置电流信号和第二偏置电流信号控制处于通路状态时，将输入到缓冲器的衰减信号同比例输出到输出电路306，或者，缓冲器处于断路状态时，接收反偏电路304的反偏电压信号，当被反偏电压信号控制处于断路状态时，对衰减信号进行隔离，并产生第一寄生电容耦合信号，将第一寄生电容耦合信号输出到隔离电路307。
具体地，输入电路305可以包括：P型MOS管Q3，栅极为衰减信号的输入端，漏极与地连接；。
输出电路306，用于当缓冲器处于通路状态时，接收第二偏置电路303的第二偏置电流信号，当被第二偏置电流信号控制处于通路状态时，接收输入电路305输出的衰减信号，并将衰减信号输出到缓冲器的输出端，或者，当缓冲器处于断路状态时，接收反偏电路304的反偏电压信号，当被反偏电压信号控制处于断路状态时，产生第二寄生电容耦合信号，将第二寄生电容耦合信号输出到隔离电路307。
具体地，输出电路306可以包括：PN结Q4，N端与缓冲器的输出端连接，P端连接第一偏置电路302和输入电路305连接形成的节点。
本实施例中，所述PN结Q4为三级管或二极管。当所述PN结为三级管时，将所述三级管的基极与集电极连接，形成PN结。
本实施例中，所述PN结Q4的数量至少为一个。根据PN结的单向导电性可知，当PN结加正向电压时，PN结呈现低阻状态，可实现缓冲器中衰减信号的输出，且PN结数量越多，呈现低阻状态时的阻值越大，缓冲器的线性度越差；当PN结加反向电压时，PN结呈现高阻状态，可实现缓冲器中衰减信号的隔离，且PN结数量越多，呈现高阻状态时的阻值越大，缓冲器的隔离度越高，因此，可根据实际情况合理选择PN结的数量。例如，图11中示出了输出电路306包含有两个PN结的缓冲器。
隔离电路307，用于缓冲器处于断路状态时，接收输入电路305输出的第一寄生电容耦合信号和输出电路306输出的第二寄生电容耦合信号，并将第一寄生电容耦合信号和第二寄生电容耦合信号输出到交流地或信号地或反相抵消。
具体地，隔离电路307可以包括：第四开关管SW4，控制端为控制信号输入端，一个信号端连接第一偏置电路302和输入电路305连接形成的节点，另一个信号端与交流地或信号地或反相信号节点连接，其中，第四开关管SW4的开关状态与第三开关管SW3的开关状态相反。
本实施例中的PN结可以为PNP型三极管，第三开关管和第四开关管可以为P型MOS管，所述缓冲器的工作原理与实施例二中的缓冲器的工作原理相同，详见实施例二中的描述。
本实施例提供的缓冲器，当输入电路处于通路状态时，将输入到缓冲器的衰减信号同比例输出到输出电路，当输出电路处于通路状态时，接收输入电路输出的衰减信号，并将衰减信号输出到缓冲器的输出端，提高了缓冲器的线性度；当输入电路处于断路状态时，对衰减信号进行隔离，并将产生的第一寄生电容耦合信号输出到隔离电路，当输出电路处于断路状态时，将产生的第二寄生电容耦合信号输出到隔离电路，隔离电路接收第一寄生电容耦合信号和第二寄生电容耦合信号，并将第一寄生电容耦合信号和第二寄生电容耦合信号输出到交流地或信号地或反相抵消，改善了缓冲器的隔离度。
实施例六
参见图12，本实施例提供了一种数字步进衰减器DSA，所述DSA包括：数字译码电路1201、电阻网络电路1202和缓冲器1203；
数字译码电路1201，用于输出第一控制信号到第一缓冲器1203A，输出第二控制信号到第二缓冲器1203B，数字译码电路1201至少包括两路控制信号且每一路控制信号对应于一个缓冲器；
其中，缓冲器1203至少包括第一缓冲器1203A和第二缓冲器1203B，且每一路控制信号对应于一个缓冲器。优选地，同一时刻只有一路控制信号控制一个缓冲器处于通路状态。例如，第一控制信号控制第一缓冲器1203A处于通路状态，则第二控制信号控制第二缓冲器1203B处于断路状态；或者，第一控制信号控制第一缓冲器1203A处于断路状态，则第二控制信号控制第二缓冲器1203B处于通路状态。
电阻网络电路1202，用于接收输入信号，并对输入信号进行衰减，通过电阻连接形成的第一节点将第一衰减信号输出到第一缓冲器1203A，通过电阻连接形成的第二节点将第二衰减信号输出到第二缓冲器1203B，电阻网络电路1202至少包括两个节点且每一个节点对应于一个缓冲器和一路控制信号；
第一缓冲器1203A，用于接收数字译码电路1201输出的第一控制信号，当被第一控制信号控制处于通路状态时，接收第一节点输出的第一衰减信号，并将第一衰减信号同比例输出到DSA的输出端，或者，当处于断路状态时，隔离第一节点输出的第一衰减信号；
第二缓冲器1203B，用于接收数字译码电路1201输出的第二控制信号，当被第二控制信号控制处于通路状态时，接收第二节点输出的第二衰减信号，并将第二衰减信号同比例输出到DSA的输出端，或者，当处于断路状态时，隔离第二节点输出的第二衰减信号。
其中，第一缓冲器1203A的控制端与数字译码电路1201的第一输出端连接，输入端与电阻网络电路1202的第一输出端连接，输出端与DSA的输出端连接，第二缓冲器1203B的控制端与数字译码电路1201的第二输出端连接，输入端与电阻网络电路1202的第二输出端连接，输出端与DSA的输出端连接，电阻网络电路1202为DSA的输入端。
基于上述结构，DSA的工作原理如下：选择合适比例的电阻连接成电阻网络电路，以使所述电阻网络电路对输入信号进行成比例衰减，并输出衰减信号到缓冲器，通过数字译码电路输出的控制信号控制缓冲器的通断状态，如果所述缓冲器处于通路状态，则将输入到所述缓冲器的衰减信号进行同比例输出，如果所述缓冲器处于断路状态，则对输入的衰减信号进行隔离。
本实施例中，所述DSA为单端DSA或差分DSA。
具体地，参见图1，单端DSA的一个输入端输入信号，一个输出端输出衰减信号，且数字译码电路的一个输出端控制一个缓冲器的通断状态。参见图2，差分DSA可看成两个单端DSA的组合，一个电阻网络电路中的并联电阻与另一个电阻网络电路中对应位置的并联电阻连接，或直接共用并联电阻，或两个电阻网络的交流地或共模节点相连接，数字译码电路的一个输出端与对应位置的两个缓冲器连接，则差分DSA的两个输入端输入差分信号，两个输出端输出差分衰减信号。
本实施例提供的上述数字步进衰减器中的缓冲器为上述任一实施例中提供的缓冲器，具体过程详见方法实施例中的描述，此处不赘述。
本实施例提供的单端DSA中的缓冲器，当输入电路处于通路状态时，将输入到缓冲器的衰减信号同比例输出到输出电路，当输出电路处于通路状态时，接收输入电路输出的衰减信号，并将衰减信号输出到缓冲器的输出端，提高了缓冲器的线性度；当输入电路处于断路状态时，对衰减信号进行隔离，并将产生的第一寄生电容耦合信号输出到隔离电路，当输出电路处于断路状态时，将产生的第二寄生电容耦合信号输出到隔离电路，隔离电路接收第一寄生电容耦合信号和第二寄生电容耦合信号，并将第一寄生电容耦合信号和第二寄生电容耦合信号输出到交流地或信号地或反相抵消，改善了缓冲器的隔离度。
需要说明的是：上述实施例提供的缓冲器仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将缓冲器的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的数字步进衰减器DSA中的缓冲器与缓冲器的实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本发明可以用硬件实现，或固件实现，或它们的组合方式来实现。当使用软件实现时，可以将上述功能存储在计算机可读介质中或作为计算机可读介质上的一个或多个指令或代码进行传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是计算机能够存取的任何可用介质。以此为例但不限于：计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质。此外。任何连接可以适当的成为计算机可读介质。例如，如果软件是使用同轴电缆、光纤光缆、双绞线、数字用户线（DSL）或者诸如红外线、无线电和微波之类的无线技术从网站、服务器或者其他远程源传输的，那么同轴电缆、光纤光缆、双绞线、DSL或者诸如红外线、无线和微波之类的无线技术包括在所属介质的定影中。如本发明所使用的，盘（Disk）和碟（disc）包括压缩光碟（CD）、激光碟、光碟、数字通用光碟（DVD）、软盘和蓝光光碟，其中盘通常磁性的复制数据，而碟则用激光来光学的复制数据。上面的组合也应当包括在计算机可读介质的保护范围之内。
总之，以上所述仅为本发明技术方案的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种缓冲器，其特征在于，包括：
控制电路，用于接收输入到所述缓冲器的控制信号，并根据所述控制信号控制所述缓冲器的通断状态；
第一偏置电路，用于所述缓冲器处于通路状态时，将第一偏置电流信号输出到输入电路；
第二偏置电路，用于所述缓冲器处于通路状态时，将第二偏置电流信号输出到所述输入电路和输出电路；
反偏电路，用于所述缓冲器处于断路状态时，将反偏电压信号输出到所述输入电路和所述输出电路；
所述输入电路，用于所述缓冲器处于通路状态时，接收所述第一偏置电路的第一偏置电流信号和所述第二偏置电路的第二偏置电流信号，当被所述第一偏置电流信号和所述第二偏置电流信号控制处于通路状态时，将输入到所述缓冲器的衰减信号同比例输出到所述输出电路，或者，所述缓冲器处于断路状态时，接收所述反偏电路的反偏电压信号，当被所述反偏电压信号控制处于断路状态时，对所述衰减信号进行隔离，并产生第一寄生电容耦合信号，将所述第一寄生电容耦合信号输出到隔离电路；
所述输出电路，用于当所述缓冲器处于通路状态时，接收所述第二偏置电路的第二偏置电流信号，当被所述第二偏置电流信号控制处于通路状态时，接收所述输入电路输出的衰减信号，并将所述衰减信号输出到所述缓冲器的输出端，或者，当所述缓冲器处于断路状态时，接收所述反偏电路的反偏电压信号，当被所述反偏电压信号控制处于断路状态时，产生第二寄生电容耦合信号，将所述第二寄生电容耦合信号输出到所述隔离电路；
所述隔离电路，用于所述缓冲器处于断路状态时，接收所述输入电路输出的第一寄生电容耦合信号和所述输出电路输出的第二寄生电容耦合信号，并将所述第一寄生电容耦合信号和所述第二寄生电容耦合信号输出到交流地或信号地或反相抵消。
2.根据权利要求1所述的缓冲器，其特征在于，
所述控制电路包括：第一开关管，控制端为控制信号输入端，一个信号端与所述第一偏置电路中第一偏置电流源的一端连接，另一个信号端与地连接；
所述第一偏置电路包括：所述第一偏置电流源，另一端与所述输入电路中NPN型三极管的发射极连接；
所述第二偏置电路包括：第二偏置电流源，一端与所述缓冲器的电压源连接，另一端与所述缓冲器的输出端连接；
所述反偏电路包括：电阻，一端连接反偏电压输出端，另一端连接所述第一偏置电路和所述输入电路连接形成的节点；
所述输入电路包括：所述NPN型三极管，基极为所述衰减信号的输入端，集电极与所述缓冲器的电压源连接；
所述输出电路包括：PN结，P端与所述缓冲器的输出端连接，N端连接所述第一偏置电路和所述输入电路连接形成的节点；
所述隔离电路包括：第二开关管，控制端为控制信号输入端，一个信号端连接所述第一偏置电路和所述输入电路连接形成的节点，另一个信号端与交流地或信号地或反相信号节点连接，其中，所述第二开关管的开关状态与所述第一开关管的开关状态相反。
3.根据权利要求1所述的缓冲器，其特征在于，
所述控制电路包括：第一开关管，控制端为控制信号输入端，一个信号端与所述第一偏置电路中第一偏置电流源的一端连接，另一个信号端与地连接；
所述第一偏置电路包括：所述第一偏置电流源，另一端与所述输入电路中N型金属氧化物半导体MOS管的源极连接；
所述第二偏置电路包括：第二偏置电流源，一端与所述缓冲器的电压源连接，另一端与所述缓冲器的输出端连接；
所述反偏电路包括：电阻，一端连接反偏电压输出端，另一端连接所述第一偏置电路和所述输入电路连接形成的节点；
所述输入电路包括：所述N型MOS管，栅极为所述衰减信号的输入端，漏极与所述缓冲器的电压源连接；
所述输出电路包括：PN结，P端与所述缓冲器的输出端连接，N端连接所述第一偏置电路和所述输入电路连接形成的节点；
所述隔离电路包括：第二开关管，控制端为控制信号输入端，一个信号端连接所述第一偏置电路和所述输入电路连接形成的节点；，另一个信号端与交流地或信号地或反相信号节点连接，其中，所述第二开关管的开关状态与所述第一开关管的开关状态相反。
4.根据权利要求1所述的缓冲器，其特征在于，
所述控制电路包括：第三开关管，控制端为控制信号输入端，一个信号端与所述缓冲器的电压源连接，另一个信号端与所述第一偏置电路中第一偏置电流源的一端连接；
所述第一偏置电路包括：所述第一偏置电流源，另一端与所述输入电路中PNP型三极管的发射极连接；
所述第二偏置电路包括：第二偏置电流源，一端与地连接，另一端与所述缓冲器的输出端连接；
所述反偏电路包括：电阻，一端连接反偏电压输出端，另一端连接所述第一偏置电路和所述输入电路连接形成的节点；
所述输入电路包括：所述PNP型三极管，基极为所述缓冲器的输入端，集电极与地连接；
所述输出电路包括：PN结，N端与所述缓冲器的输出端连接，P端连接所述第一偏置电路和所述输入电路连接形成的节点；
所述隔离电路包括：第四开关管，控制端为控制信号输入端，一个信号端连接所述第一偏置电路和所述输入电路连接形成的节点，另一个信号端与交流地或信号地或反相信号节点连接，其中，所述第四开关管的开关状态与所述第三开关管的开关状态相反。
5.根据权利要求1所述的缓冲器，其特征在于，
所述控制电路包括：第三开关管，控制端为控制信号输入端，一个信号端与所述缓冲器的电压源连接，另一个信号端与所述第一偏置电路中第一偏置电流源的一端连接；
所述第一偏置电路包括：所述第一偏置电流源，另一端与所述输入电路中P型MOS管的源极连接；
所述第二偏置电路包括：第二偏置电流源，一端与地连接，另一端与所述缓冲器的输出端连接；
所述反偏电路包括：电阻，一端连接反偏电压输出端，另一端连接所述第一偏置电路和所述输入电路连接形成的节点；
所述输入电路包括：所述P型MOS管，栅极为所述衰减信号的输入端，漏极与地连接；
所述输出电路包括：PN结，N端与所述缓冲器的输出端连接，P端连接所述第一偏置电路和所述输入电路连接形成的节点；
所述隔离电路包括：第四开关管，控制端为控制信号输入端，一个信号端连接所述第一偏置电路和所述输入电路连接形成的节点，另一个信号端与交流地或信号地或反相信号节点连接，其中，所述第四开关管的开关状态与所述第三开关管的开关状态相反。
6.根据权利要求2、3、4或5所述的缓冲器，其特征在于，所述PN结为三极管或二极管。
7.根据权利要求2、3、4或5所述的缓冲器，其特征在于，所述PN结的数量至少为一个。
8.一种数字步进衰减器DSA，其特征在于，所述DSA包括：数字译码电路、电阻网络电路和如权利要求1至权利要求7中任一项所述的缓冲器；
所述数字译码电路，用于输出第一控制信号到第一缓冲器，输出第二控制信号到第二缓冲器，所述数字译码电路至少包括两路控制信号且每一路控制信号对应于一个缓冲器；
所述电阻网络电路，用于接收输入信号，并对所述输入信号进行衰减，通过电阻连接形成的第一节点将第一衰减信号输出到所述第一缓冲器，通过电阻连接形成的第二节点将第二衰减信号输出到所述第二缓冲器，所述电阻网络电路至少包括两个节点且每一个节点对应于一个缓冲器和一路控制信号；
所述第一缓冲器，用于接收所述数字译码电路输出的第一控制信号，当被所述第一控制信号控制处于通路状态时，接收所述第一节点输出的第一衰减信号，并将所述第一衰减信号同比例输出到所述DSA的输出端，或者，当处于断路状态时，隔离所述第一节点输出的第一衰减信号；
所述第二缓冲器，用于接收所述数字译码电路输出的第二控制信号，当被所述第二控制信号控制处于通路状态时，接收所述第二节点输出的第二衰减信号，并将所述第二衰减信号同比例输出到所述DSA的输出端，或者，当处于断路状态时，隔离所述第二节点输出的第二衰减信号。
9.根据权利要求8所述的DSA，其特征在于，所述DSA为单端DSA或差分DSA。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210270379.9A CN102811050B (zh) | 2012-08-01 | 2012-08-01 | 一种缓冲器和数字步进衰减器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210270379.9A CN102811050B (zh) | 2012-08-01 | 2012-08-01 | 一种缓冲器和数字步进衰减器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102811050A true CN102811050A (zh) | 2012-12-05 |
| CN102811050B CN102811050B (zh) | 2015-01-21 |
Family
ID=47234647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210270379.9A Active CN102811050B (zh) | 2012-08-01 | 2012-08-01 | 一种缓冲器和数字步进衰减器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102811050B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104320122A (zh) * | 2014-07-03 | 2015-01-28 | 杭州硅星科技有限公司 | 一种数字输出缓冲器及其控制方法 |
| CN111543007A (zh) * | 2018-04-13 | 2020-08-14 | 华为技术有限公司 | 一种信号衰减网络和无线信号接收机 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559892A (en) * | 1994-03-28 | 1996-09-24 | Knowles Electronics, Inc. | Impedence buffering MOS circuit with dynamically reduced threshold voltage, as for use in an output buffer of a hearing aid amplifier |
| CN1274990A (zh) * | 1999-05-19 | 2000-11-29 | 三星电子株式会社 | 输入缓冲器电路 |
| US20050077944A1 (en) * | 2000-09-11 | 2005-04-14 | Broadcom Corporation | Linear buffer |
| CN101908879A (zh) * | 2009-06-08 | 2010-12-08 | 联发科技股份有限公司 | 缓冲电路 |
-
2012
- 2012-08-01 CN CN201210270379.9A patent/CN102811050B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559892A (en) * | 1994-03-28 | 1996-09-24 | Knowles Electronics, Inc. | Impedence buffering MOS circuit with dynamically reduced threshold voltage, as for use in an output buffer of a hearing aid amplifier |
| CN1274990A (zh) * | 1999-05-19 | 2000-11-29 | 三星电子株式会社 | 输入缓冲器电路 |
| US20050077944A1 (en) * | 2000-09-11 | 2005-04-14 | Broadcom Corporation | Linear buffer |
| CN101908879A (zh) * | 2009-06-08 | 2010-12-08 | 联发科技股份有限公司 | 缓冲电路 |
Non-Patent Citations (1)
| Title |
|---|
| 张顶平，戴庆元: "一种高线性度的射频收发开关的设计", 《科学技术与工程》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104320122A (zh) * | 2014-07-03 | 2015-01-28 | 杭州硅星科技有限公司 | 一种数字输出缓冲器及其控制方法 |
| WO2016000654A1 (zh) * | 2014-07-03 | 2016-01-07 | 王玮冰 | 一种数字输出缓冲器及其控制方法 |
| CN104320122B (zh) * | 2014-07-03 | 2017-04-26 | 杭州硅星科技有限公司 | 一种数字输出缓冲器及其控制方法 |
| CN111543007A (zh) * | 2018-04-13 | 2020-08-14 | 华为技术有限公司 | 一种信号衰减网络和无线信号接收机 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102811050B (zh) | 2015-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100471185C (zh) | 差分电流驱动型传送系统 | |
| CN101207771B (zh) | 用于调制共模电压的电流模式电路 | |
| US9699672B2 (en) | Method for establishing correspondence between sector of base station and antenna, base station, and antenna | |
| CN110417400B (zh) | 一种隔离通讯电路、系统及方法 | |
| CN102624656B (zh) | 低压差分信号发送器 | |
| CN106027012B (zh) | 一种下拉电阻开关电路 | |
| CN102811050B (zh) | 一种缓冲器和数字步进衰减器 | |
| CN110098831B (zh) | 一种隔离电路 | |
| US20070241822A1 (en) | Chain-chopping current mirror and method for stabilizing output currents | |
| CN104993574B (zh) | 一种适用于otp存储器的电源切换电路 | |
| CN103677069B (zh) | 用于防止运算放大器中负荷所致的非线性的电路 | |
| CN102545883A (zh) | 基于cmos工艺实现的高速多选一复用器 | |
| US20230170894A1 (en) | Semiconductor device | |
| CN108880599B (zh) | 通讯电路及其通讯方法、控制器和用电设备 | |
| CN104202022A (zh) | 一种新型低功耗比较器 | |
| CN218162431U (zh) | 一种双向电平转换电路 | |
| CN107659301B (zh) | 电平转换电路及接口通信系统 | |
| CN102545293B (zh) | 低成本带电平补偿的多路电压信号自动选高电路 | |
| JPWO2010041352A1 (ja) | 受信回路、受信システム | |
| CN103327282A (zh) | 增加放大器非工作状态输出阻抗的方法 | |
| CN103346794A (zh) | 数模转换器 | |
| CN206686066U (zh) | 变频器数字信号输入端子及变频器 | |
| CN207518568U (zh) | 一种基于双光耦的高速双向通信隔离电路 | |
| CN102104368A (zh) | 一种基于频率补偿的均衡器单元 | |
| CN109905121B (zh) | 一种逻辑控制电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |