CN102800580A - 抛光方法以及栅极的形成方法 - Google Patents

抛光方法以及栅极的形成方法 Download PDF

Info

Publication number
CN102800580A
CN102800580A CN2011101366543A CN201110136654A CN102800580A CN 102800580 A CN102800580 A CN 102800580A CN 2011101366543 A CN2011101366543 A CN 2011101366543A CN 201110136654 A CN201110136654 A CN 201110136654A CN 102800580 A CN102800580 A CN 102800580A
Authority
CN
China
Prior art keywords
layer
dielectric layer
metal level
polishing
polishing operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101366543A
Other languages
English (en)
Other versions
CN102800580B (zh
Inventor
蒋莉
黎铭琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110136654.3A priority Critical patent/CN102800580B/zh
Publication of CN102800580A publication Critical patent/CN102800580A/zh
Application granted granted Critical
Publication of CN102800580B publication Critical patent/CN102800580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种抛光方法和栅极的形成方法,所述栅极的形成方法包括:在半导体衬底上形成伪栅结构,所述伪栅结构包括牺牲氧化层以及覆盖所述牺牲氧化层的多晶硅层;在所述伪栅结构周围形成侧墙;形成氮化硅层和覆盖所述氮化硅层的介质层,所述氮化硅层覆盖所述多晶硅层、侧墙和衬底;对所述介质层抛光直至暴露所述氮化硅层;对所述氮化硅层抛光,停止于所述多晶硅层;去除所述伪栅结构后形成开口;在所述开口中先后形成栅介质层和覆盖栅介质层的金属层;对所述金属层进行第一阶段抛光操作直至暴露出所述介质层,形成金属栅极以及残留的金属层;采用非选择性抛光液对所述金属层、介质层、氮化硅层进行第二阶段抛光操作,去除所述残留的金属层。

Description

抛光方法以及栅极的形成方法
技术领域
本发明涉及半导体制造领域,特别涉及一种抛光方法以及栅极的形成方法。
背景技术
在半导体制备工艺中,平整的晶圆表面对于器件的小型化和高密度化极其重要,传统平坦化晶圆表面的方法为化学机械抛光法(CMP,ChemicalMechanical Polishing)。该方法在晶圆表面与抛光垫之间加入抛光液,利用机械力的作用和抛光液与晶圆表面产生的化学反应,平坦化晶圆表面。特别地,在对金属材料进行CMP时,研磨料与金属表面接触并产生金属氧化物,并通过研磨去除所述金属氧化物以达到抛光的效果。
随着半导体制造工艺的不断发展,集成电路中的半导体器件的特征尺寸(CD,Critical Dimension)越来越小,为了解决小尺寸器件带来的一系列问题,高介电常数(High-K)材料的栅介质层和金属栅极(Metal Gate)相结合的技术被引入至MOS晶体管的制造过程中。
图1至图6是现有技术中高K栅介质金属栅极形成方法的剖面结构示意图。
步骤(1),参阅图1,步骤(1)又包括多个步骤组成:在半导体衬底(图中未示出)上形成伪栅结构,所述伪栅结构包括牺牲氧化层101以及覆盖所述牺牲氧化层101的多晶硅层102;在所述伪栅结构周围形成侧墙103,所述侧墙103的材料一般为二氧化硅;依次形成氮化硅层104、介质层105,所述氮化硅层104覆盖所述多晶硅层102、侧墙103和衬底,所述介质层105的材料一般为二氧化硅。
步骤(2),参阅图2,对所述介质层105进行抛光操作,直至暴露出所述氮化硅层104。
步骤(3),参阅图3,继续对氮化硅层104以及所述介质层105进行抛光操作,停止于所述多晶硅层102。
步骤(4),参阅图4,刻蚀去除所述伪栅结构(多晶硅层102以及牺牲氧化层101),形成开口106。
步骤(5),参阅图5,在图4所示的开口106中依次形成栅介质层100和金属层107,所述栅介质层100由高介电常数材料构成,所述金属层107的材料一般为铝或铝合金(例如铝钛合金)。
步骤(6),参阅图6,对图5所示的金属层107进行抛光直至暴露出介质层105和氮化硅层104,形成金属栅极107a。
上述对金属层107进行抛光直至暴露出介质层105和氮化硅层104,形成金属栅极107a的步骤(6)是高K栅介质金属栅极形成过程中最关键的步骤之一,但是,所述介质层105产生了很高的刮伤等级,这将严重影响半导体器件的功能以及可靠性。
此外,对金属层107抛光后除了形成有金属栅极107a,实际中还会形成残留的金属层,如图11所示的金属层107b和金属层107c。残留的金属层会导致器件报废,产品的良率大大降低。
关于化学机械抛光可参考申请号为US20050112894A1的美国专利,该专利公开了一种形成铝金属层的抛光液、用该抛光液进行抛光的方法、用所述抛光方法形成铝布线的方法。
发明内容
本发明要解决的问题是现有技术中对覆盖介质层的金属层进行抛光后形成的所述介质层的刮伤以及金属层的残留问题。
为解决上述问题,本发明提供一种抛光方法,包括:提供半导体衬底,所述衬底上形成有介质层和覆盖所述介质层的金属层,对所述金属层进行第一阶段抛光操作直至暴露出所述介质层,经过所述第一阶段抛光操作后的金属层包括待保留部分金属层和待去除部分金属层;所述抛光方法还包括采用非选择性抛光液对所述金属层和介质层进行第二阶段抛光操作,去除所述待去除部分金属层。
可选的,所述非选择性抛光液的固体比率小于3%,研磨料颗粒的尺寸小于70纳米。
可选的,所述非选择性抛光液中具有0.5~5wt%(重量/质量百分比)的表面活性剂。
可选的,所述第二阶段抛光操作时的压强为0.5~2磅/平方英寸(Psi,Pounds per square inch),抛光台或抛光头的转速为10~50转/分钟。
可选的,所述第二阶段抛光操作中对所述介质层的去除速率为50~200埃/分钟,对所述金属层的去除速率小于100埃/分钟。
可选的,所述第二阶段抛光操作对所述介质层的去除量为100~200埃。
可选的,所述第二阶段抛光操作的时间为30~90秒。
可选的,所述金属层的材料为铝或铝合金,所述介质层为氧化层。
此外,本发明还提供了一种栅极的形成方法,包括:
在半导体衬底上形成伪栅结构,所述伪栅结构包括牺牲氧化层以及覆盖所述牺牲氧化层的多晶硅层;
在所述伪栅结构周围形成侧墙;
形成氮化硅层和覆盖所述氮化硅层的介质层,所述氮化硅层覆盖所述多晶硅层、侧墙和衬底;
对所述介质层抛光直至暴露出所述氮化硅层;
对所述氮化硅层进行抛光,停止于所述多晶硅层;
去除所述伪栅结构后形成开口;
在所述开口中先后形成栅介质层和覆盖所述栅介质层的金属层;
对所述金属层进行第一阶段抛光操作直至暴露出所述介质层,形成金属栅极以及残留的金属层;
采用非选择性抛光液对所述金属层、介质层、氮化硅层进行第二阶段抛光操作,去除所述残留的金属层。
可选的,所述非选择性抛光液的固体比率小于3%,研磨料颗粒的尺寸小于70纳米。
可选的,所述非选择性抛光液中具有0.5~5wt%的表面活性剂。
可选的,所述第二阶段抛光操作时的压强为0.5~2磅/平方英寸,抛光台或抛光头的转速为10~50转/分钟。
可选的,所述第二阶段抛光操作中对所述介质层的去除速率为50~200埃/分钟,对所述金属层的去除速率小于100埃/分钟,对所述氮化硅层的去除速率小于100埃/分钟。
可选的,所述第二阶段抛光操作对所述介质层的去除量为100~200埃。
可选的,所述第二阶段抛光操作的时间为30~90秒。
可选的,所述金属层的材料为铝或铝合金,所述介质层为氧化层。
与现有技术相比,本技术方案具有以下优点:
对覆盖介质层的金属层进行第一阶段抛光操作直至暴露出所述介质层后,通过采用非选择性抛光液对所述金属层和介质层进行第二阶段抛光操作,从而能够修复经过所述第一阶段抛光操作后对所述介质层的刮伤,并且去除经过所述第一阶段抛光操作后的待去除部分金属层。
特别地,将所述抛光方法应用于高K栅介质金属栅极形成过程中抛光金属层形成金属栅极的步骤之后,既能修复抛光金属层时对介质层的刮伤,也能去除之前步骤中因晶圆表面形貌而导致的金属层的残留,从而提高了产品的良率。
附图说明
图1至图6是现有技术的高K栅介质金属栅极形成方法的剖面结构示意图;
图7是现有技术的高K栅介质金属栅极形成过程中介质层的刮伤情况示意图;
图8至图11是高K栅介质金属栅极形成过程中导致抛光金属层后产生残留的金属层的剖面结构示意图;
图12是对金属层的不同抛光方式所产生的金属栅极的凹陷量示意图;
图13是本发明实施例中介质层的刮伤情况示意图;
图14是本发明实施例提供的栅极的形成方法流程示意图。
具体实施方式
现有技术中对覆盖介质层的金属层进行第一阶段抛光操作直至暴露出所述介质层后,产生了所述介质层的刮伤以及金属层的残留问题。本技术方案通过采用非选择性抛光液对所述金属层和介质层进行第二阶段抛光操作,从而能够修复经过所述第一阶段抛光操作后对所述介质层的刮伤,并且能去除经过所述第一阶段抛光操作后的残留金属层(待去除部分金属层)。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
首先分析一下对覆盖介质层的金属层进行抛光后形成的所述介质层的刮伤以及金属层的残留问题的产生原因。
参阅图5和图6,对金属层107进行抛光操作时,由于采用的磨料(例如氧化铝)硬度较高而介质层105的硬度较低,这会造成介质层105的表面刮伤,而且由于对介质层105的去除率很低(小于50埃/分钟),刮伤的产生率远远大于刮伤的修复率(去除介质层105的同时可在一定程度上修复刮伤),因此,所述介质层105会产生很高的刮伤等级。图7是现有技术的高K栅介质金属栅极形成过程中介质层的刮伤情况示意图。如图7所示,黑点表示晶圆表面的介质层上因刮伤而形成的缺陷,实际情况中,一般产生的缺陷大于50000颗,这将严重影响半导体器件的功能以及可靠性。
参阅图1至图6,现有技术的高K栅介质金属栅极的形成过程,在实际情况中形成的栅极结构(包括栅介质层以及金属栅极)一般具有多种尺寸图案,对氮化硅层104以及介质层105进行抛光操作且停止于多晶硅层102后,在理想的情况下,如图3所示,表面应具有很好的平坦度以及均匀度,在后续步骤中去除多晶硅层102以及牺牲氧化层101,形成开口106,然后再在所述开口106中依次形成栅介质层100和金属层107,对金属层107进行抛光直至暴露出介质层105和氮化硅层104,形成如图6所示的金属栅极107a。然而,在实际情况中,对金属层107抛光后除了形成有金属栅极107a,还会形成残留的金属层,如图11所示的金属层107b和金属层107c。图8至图11是高K栅介质金属栅极形成过程中导致抛光金属层后产生残留的金属层的剖面结构示意图。在对氮化硅层104以及介质层105进行抛光操作且停止于多晶硅层102时,由于在一定抛光环境(例如选用的抛光液及其PH值)下对不同材料抛光时的去除选择性不同,例如对二氧化硅、氮化硅的去除率远远大于对多晶硅的去除率,这会产生明显的凹陷(dishing)和过抛(erosion)问题,晶圆表面的形貌(平坦度以及均匀度)较差。如图8所示,在图形密集区域,进行抛光操作后一般会产生100~200埃的过抛从而形成开口108,而在大尺寸的介质层区域,还会产生200~400埃(甚至大于400埃)的凹陷从而形成开口109。那么在后续步骤中,如图9至图11所示,去除多晶硅层102以及牺牲氧化层101,形成开口106,再在所述开口106中依次形成栅介质层100和金属层107,但是形成金属层107的时候,在填满开口106的同时还填满了开口108以及开口109,对金属层107进行抛光后则分别形成如图11所示的金属层107b和金属层107c,由此会导致桥接问题(bridge issue)的产生而使器件报废,产品的良率大大降低。
针对上述问题,也可以考虑采取对金属层进行过抛以去除残留的金属层。结合图10和图11,抛光金属层107直至暴露出介质层105和氮化硅层104,当形成残留的金属层(金属层107b和金属层107c)时,继续对金属层107(此时的金属层107包括金属栅极107a、金属层107b、金属层107c)、介质层105、氮化硅层104进行抛光,即对金属层107进行过抛操作以去除残留的金属层107b和金属层107c。但是在对金属层107进行过抛时,由于对金属层107的抛光去除率远远大于对介质层105和氮化硅层104的去除率,即该抛光操作中对金属层107和介质层105、氮化硅层104具有很高的抛光去除选择比。因此,随着过抛程度的增加,由于对金属层107的抛光去除率较高,在去除金属层残留的同时却会使金属栅极107a发生明显的凹陷,同样会影响器件的性能。
因此,本发明实施方式提供了一种抛光方法,包括:提供半导体衬底,所述衬底上形成有介质层和覆盖所述介质层的金属层,对所述金属层进行第一阶段抛光操作直至暴露出所述介质层,经过所述第一阶段抛光操作后的金属层包括待保留部分金属层和待去除部分金属层;所述抛光方法还包括采用非选择性抛光液对所述金属层和介质层进行第二阶段抛光操作,去除所述待去除部分金属层。所述非选择性抛光液指的是进行抛光操作时对被抛光的材料不具有选择性(或者具有的选择性非常小)的抛光液,即在同样的抛光条件(抛光压力、转速等)下,对所述金属层和介质层的抛光去除率相同或比较接近。本发明实施方式中正是由于采用了非选择性抛光液进行抛光操作,可以避免所述待保留部分金属层产生凹陷。仍然以形成高K栅介质金属栅极为例,可参阅图11,所述待保留部分金属层为金属栅极107a,所述待去除部分金属层为金属层107b和金属层107c。需要说明的是,这里将抛光所述金属层直至暴露出所述介质层的操作定义为第一阶段抛光操作,具体实施时,所述第一阶段抛光操作可采用二步抛光法,即分为粗抛阶段和精抛阶段,粗抛阶段可采取较高抛光速率以快速去除图10所示的金属层107,精抛阶段相对于粗抛阶段降低了抛光速率从而能够实现对过抛程度的精确控制。所述粗抛阶段和精抛阶段可以在不同的抛光台上进行,并且采用不同的抛光液。所述第二阶段抛光操作与所述第一阶段抛光操作也是在不同的抛光台上进行的。
图12是对金属层的不同抛光方式所产生的金属栅极的凹陷量示意图。结合图11和图12,假设残留的金属层107c的厚度为400埃(金属层107c的厚度取决于抛光氮化硅层时产生的介质层的凹陷),则当第一阶段抛光操作实施20%过抛时,金属栅极的凹陷量接近250埃,与介质层和氮化硅层的去除量接近,因此,相对而言并未发生金属栅极的凹陷,但是,并未完全去除残留的金属层;当第一阶段抛光操作实施40%过抛时,金属栅极的凹陷量接近350埃,大于介质层和氮化硅层的去除量,相对而言发生了金属栅极的凹陷,而且仍然未完全去除残留的金属层;只有当第一阶段抛光操作实施60%过抛时,金属栅极的凹陷量约为400埃,才能完全去除残留的金属层,但是此时的金属栅极的凹陷更为严重;当第一阶段抛光操作实施20%过抛后,再进行所述第二阶段抛光操作时,既能去除残留的金属层,并且不会产生金属栅极的凹陷。上述金属栅极产生的凹陷量是在金属栅极的尺寸为某一确定值的情况下所举的示例,当金属栅极是其他尺寸时,过抛所产生的凹陷量的具体数值有所不同。
具体实施例中,所述非选择性抛光液的固体比率小于3%(这里指的是抛光台上抛光液的固体比率,所述固体主要指的是研磨料颗粒),研磨料颗粒的尺寸小于70纳米。并且,所述非选择性抛光液中还具有0.5~5wt%的表面活性剂(例如脯氨酸),用于在抛光时在金属栅极107a的表面形成一保护层以防止其发生电化腐蚀。所述电化腐蚀通常指不纯的金属(或合金)接触到电解质溶液所发生的原电池反应,比较活泼的金属原子失去电子而被氧化所引起的腐蚀。
在进行所述第二阶段抛光操作时,抛光头对晶圆施加的压强设定为0.5~2磅/平方英寸,抛光台或抛光头的转速设定为10~50转/分钟。上述抛光条件下,采用所述非选择性抛光液进行抛光,对所述介质层的去除速率为50~200埃/分钟,对所述金属层的去除速率小于100埃/分钟,对所述氮化硅层的去除速率小于100埃/分钟。所述第二阶段抛光操作的时间为30~90秒,对所述介质层的去除量为100~200埃。本实施例中,所述金属层的材料为铝或铝合金,所述介质层为氧化层。此外,本实施例中还包括有氮化硅层,在其他实施例中,可以没有氮化硅层,仅需满足抛光覆盖介质层的金属层即可。
经过所述第二阶段抛光操作后,可以有效地去除所述残留的金属层,并且能够从很大程度上修复抛光金属层时对介质层表面的刮伤。图13是本发明实施例中介质层的刮伤情况示意图。如图13所示,相比图7,晶圆表面的介质层上因刮伤而形成的缺陷有了明显的减少,具体实施例中,一般产生的缺陷小于100颗。
基于上述抛光方法,本发明实施例还提供一种栅极的形成方法。图14是本发明实施例提供的栅极的形成方法流程示意图,可结合图14以及图1至图2、图8至图11,所述栅极的形成方法包括:
参阅图1,执行步骤S101,在半导体衬底上形成伪栅结构,所述伪栅结构包括牺牲氧化层101以及覆盖所述牺牲氧化层的多晶硅层102。
参阅图1,执行步骤S102,在所述伪栅结构周围形成侧墙103。本实施例中,所述侧墙103的材料为二氧化硅。
参阅图1,执行步骤S103,形成氮化硅层104和覆盖所述氮化硅层104的介质层105,所述氮化硅层104覆盖所述多晶硅层102、侧墙103和衬底。本实施例中,所述介质层105的材料为二氧化硅。
结合图1和图2,执行步骤S104,对所述介质层105抛光直至暴露出所述氮化硅层104。
结合图2和图8,执行步骤S105,对所述氮化硅层104抛光,停止于所述多晶硅层102。
结合图8和图9,执行步骤S106,去除所述伪栅结构后形成开口106。具体地,刻蚀多晶硅层102以及牺牲氧化层101后形成开口106。
结合图9和图10,执行步骤S107,在所述开口106中依次形成栅介质层100和金属层107,所述栅介质层100由高介电常数材料构成,所述金属层107的材料一般为铝或铝合金(例如铝钛合金)。
结合图10和图11,执行步骤S108,对所述金属层107进行第一阶段抛光操作直至暴露出所述介质层105,形成金属栅极107a以及残留的金属层。如图11所示,所述残留的金属层包括金属层107b和金属层107c。
参阅图11,执行步骤S109,采用非选择性抛光液对所述金属层(经过第一阶段抛光操作后形成的金属栅极107a以及残留的金属层)、介质层105、氮化硅层104进行第二阶段抛光操作,去除所述残留的金属层。步骤S109的具体实施可参考上述抛光方法的实施例,在此不再赘述。
需要说明的是,上面是以高K栅介质金属栅极形成过程作为所述抛光方法的一个应用示例进行描述,但并不局限应用于高K栅介质金属栅极形成工艺,在其他实施例中,只要满足所进行的工艺步骤中对覆盖介质层的金属层进行第一阶段抛光操作,需要去除经过所述第一阶段抛光后待去除部分金属层以及修复所述介质层刮伤的情况,均适用上述抛光方法。
综上,本发明实施例提供的抛光方法和栅极的形成方法,至少具有如下有益效果:
对覆盖介质层的金属层进行第一阶段抛光操作直至暴露出所述介质层后,通过采用非选择性抛光液对所述金属层和介质层进行第二阶段抛光操作,从而能够修复经过所述第一阶段抛光操作后对所述介质层的刮伤,并且去除经过所述第一阶段抛光操作后的待去除部分金属层。
特别地,将所述抛光方法应用于高K栅介质金属栅极形成过程中抛光金属层形成金属栅极的步骤之后,既能修复抛光金属层时对介质层的刮伤,也能去除之前步骤中因晶圆表面形貌而导致的金属层的残留,也能够避免因过抛而产生的金属栅极的凹陷,从而提高了产品的良率。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (16)

1.一种抛光方法,包括:提供半导体衬底,所述衬底上形成有介质层和覆盖所述介质层的金属层;对所述金属层进行第一阶段抛光操作直至暴露出所述介质层,经过所述第一阶段抛光操作后的金属层包括待保留部分金属层和待去除部分金属层,其特征在于,还包括采用非选择性抛光液对所述金属层和介质层进行第二阶段抛光操作,去除所述待去除部分金属层。
2.根据权利要求1所述的抛光方法,其特征在于,所述非选择性抛光液的固体比率小于3%,研磨料颗粒的尺寸小于70纳米。
3.根据权利要求1所述的抛光方法,其特征在于,所述非选择性抛光液中具有0.5~5wt%的表面活性剂。
4.根据权利要求1所述的抛光方法,其特征在于,所述第二阶段抛光操作时的压强为0.5~2磅/平方英寸,抛光台或抛光头的转速为10~50转/分钟。
5.根据权利要求4所述的抛光方法,其特征在于,所述第二阶段抛光操作中对所述介质层的去除速率为50~200埃/分钟,对所述金属层的去除速率小于100埃/分钟。
6.根据权利要求1所述的抛光方法,其特征在于,所述第二阶段抛光操作对所述介质层的去除量为100~200埃。
7.根据权利要求1所述的抛光方法,其特征在于,所述第二阶段抛光操作的时间为30~90秒。
8.根据权利要求1所述的抛光方法,其特征在于,所述金属层的材料为铝或铝合金,所述介质层为氧化层。
9.一种栅极的形成方法,其特征在于,包括:
在半导体衬底上形成伪栅结构,所述伪栅结构包括牺牲氧化层以及覆盖所述牺牲氧化层的多晶硅层;
在所述伪栅结构周围形成侧墙;
形成氮化硅层和覆盖所述氮化硅层的介质层,所述氮化硅层覆盖所述多晶硅层、侧墙和衬底;
对所述介质层抛光直至暴露出所述氮化硅层;
对所述氮化硅层进行抛光,停止于所述多晶硅层;
去除所述伪栅结构后形成开口;
在所述开口中先后形成栅介质层和覆盖所述栅介质层的金属层;
对所述金属层进行第一阶段抛光操作直至暴露出所述介质层,形成金属栅极以及残留的金属层;
采用非选择性抛光液对所述金属层、介质层、氮化硅层进行第二阶段抛光操作,去除所述残留的金属层。
10.根据权利要求9所述的栅极的形成方法,其特征在于,所述非选择性抛光液的固体比率小于3%,研磨料颗粒的尺寸小于70纳米。
11.根据权利要求9所述的栅极的形成方法,其特征在于,所述非选择性抛光液中具有0.5~5wt%的表面活性剂。
12.根据权利要求9所述的栅极的形成方法,其特征在于,所述第二阶段抛光操作时的压强为0.5~2磅/平方英寸,抛光台或抛光头的转速为10~50转/分钟。
13.根据权利要求12所述的栅极的形成方法,其特征在于,所述第二阶段抛光操作中对所述介质层的去除速率为50~200埃/分钟,对所述金属层的去除速率小于100埃/分钟,对所述氮化硅层的去除速率小于100埃/分钟。
14.根据权利要求9所述的栅极的形成方法,其特征在于,所述第二阶段抛光操作对所述介质层的去除量为100~200埃。
15.根据权利要求9所述的栅极的形成方法,其特征在于,所述第二阶段抛光操作的时间为30~90秒。
16.根据权利要求9所述的栅极的形成方法,其特征在于,所述金属层的材料为铝或铝合金,所述介质层为氧化层。
CN201110136654.3A 2011-05-25 2011-05-25 抛光方法以及栅极的形成方法 Active CN102800580B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110136654.3A CN102800580B (zh) 2011-05-25 2011-05-25 抛光方法以及栅极的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110136654.3A CN102800580B (zh) 2011-05-25 2011-05-25 抛光方法以及栅极的形成方法

Publications (2)

Publication Number Publication Date
CN102800580A true CN102800580A (zh) 2012-11-28
CN102800580B CN102800580B (zh) 2015-07-08

Family

ID=47199651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110136654.3A Active CN102800580B (zh) 2011-05-25 2011-05-25 抛光方法以及栅极的形成方法

Country Status (1)

Country Link
CN (1) CN102800580B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952714A (zh) * 2014-03-24 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN109037055A (zh) * 2018-07-27 2018-12-18 上海华力集成电路制造有限公司 层间膜的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008005164A1 (en) * 2006-06-29 2008-01-10 Cabot Microelectronics Corporation Silicon oxide polishing method utilizing colloidal silica
US20100164106A1 (en) * 2008-12-31 2010-07-01 Cheil Industries Inc. CMP Slurry Composition for Barrier Polishing for Manufacturing Copper Interconnects, Polishing Method Using the Composition, and Semiconductor Device Manufactured by the Method
CN101803005A (zh) * 2007-08-31 2010-08-11 格罗方德半导体公司 具不同型式与厚度的栅极绝缘层的cmos器件及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008005164A1 (en) * 2006-06-29 2008-01-10 Cabot Microelectronics Corporation Silicon oxide polishing method utilizing colloidal silica
CN101803005A (zh) * 2007-08-31 2010-08-11 格罗方德半导体公司 具不同型式与厚度的栅极绝缘层的cmos器件及其形成方法
US20100164106A1 (en) * 2008-12-31 2010-07-01 Cheil Industries Inc. CMP Slurry Composition for Barrier Polishing for Manufacturing Copper Interconnects, Polishing Method Using the Composition, and Semiconductor Device Manufactured by the Method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952714A (zh) * 2014-03-24 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104952714B (zh) * 2014-03-24 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN109037055A (zh) * 2018-07-27 2018-12-18 上海华力集成电路制造有限公司 层间膜的制造方法

Also Published As

Publication number Publication date
CN102800580B (zh) 2015-07-08

Similar Documents

Publication Publication Date Title
Zhong Advanced polishing, grinding and finishing processes for various manufacturing applications: a review
Lee et al. Chemical and mechanical balance in polishing of electronic materials for defect-free surfaces
CN100487870C (zh) 化学机械研磨系统及研磨液
CN102623327B (zh) 一种化学机械研磨方法
US20090130960A1 (en) Method For Producing A Semiconductor Wafer With A Polished Edge
CN101005025A (zh) 降低厚度变化的化学机械抛光方法及半导体器件制备方法
KR101291880B1 (ko) 반도체 웨이퍼 제조 방법
Wang et al. A study on the comparison of CMP performance between a novel alkaline slurry and a commercial slurry for barrier removal
CN108247528A (zh) 一种研磨垫的处理方法
CN102093817A (zh) 一种用于钽阻挡抛光的化学机械抛光液
Chidambaram et al. Fine grinding of silicon wafers: a mathematical model for grinding marks
CN108098460A (zh) 一种化学改性液与化学机械微细磨削加工方法
Xu et al. Progress in material removal mechanisms of surface polishing with ultra precision
Chen et al. Mechano-chemical polishing of silicon wafers
CN1955239A (zh) 铜的化学机械抛光浆料
CN102371532B (zh) 化学机械研磨工艺的返工方法
TW509992B (en) Elimination of pad glazing for Al CMP
CN102800580A (zh) 抛光方法以及栅极的形成方法
JP2008084930A (ja) 半導体ウェーハの加工方法
TWI234799B (en) Polishing method and semiconductor device manufacturing method
CN108237467A (zh) 一种研磨垫的处理方法
CN102371534B (zh) 晶圆表面的化学机械研磨方法
CN101081488A (zh) 混合式化学机械抛光工艺的线上控制方法
TW202141566A (zh) 半導體晶圓之物理乾式表面處理方法及其表面處理用組成物
CN102751187A (zh) 抛光方法以及栅极的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant