CN102790608B - 开关电路和用于开关电路的方法 - Google Patents
开关电路和用于开关电路的方法 Download PDFInfo
- Publication number
- CN102790608B CN102790608B CN201210147424.1A CN201210147424A CN102790608B CN 102790608 B CN102790608 B CN 102790608B CN 201210147424 A CN201210147424 A CN 201210147424A CN 102790608 B CN102790608 B CN 102790608B
- Authority
- CN
- China
- Prior art keywords
- node
- voltage
- switch
- circuit
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0054—Gating switches, e.g. pass gates
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及一种开关电路和用于开关电路的方法。提供了用于开关电路以向传输门提供实质上恒定的栅极-源极电压的装置和方法。在一个实施例中,开关电路包括求和电路,该求和电路具有被配置为连接到传输门的栅极的输出端,该求和电路可以被配置为维持传输门的栅极与源极之间的实质上恒定的电压。
Description
技术领域
本申请涉及用于开关电路的装置和方法,更具体地说,涉及包括被配置为减小开关信号的失真的求和节点的开关电路。
背景技术
金属氧化物半导体场效应晶体管(MOSFET)装置可以用作用于连接电信号的开关。通常,MOSFET装置仅有很小的在双极等固态开关中存在的偏移电压或者没有偏移电压。通常,MOSFET开关导通电阻(Ron)非常低而断开电阻(Roff)非常高。在现代化装置中,Ron可以是欧姆量级或者更小,而Roff可以是许多兆欧。在MOSFET开关中,Ron可以是装置的栅极-源极电压Vgs的函数。因为Ron是Vgs的函数,因此如果Vgs是恒定的或者其它条件相同,则Ron也可以恒定。当这些开关装置被用于音频信号时,如果Ron随着输入信号的电压电平而改变,则开关上的传送信号的保真度可能受到负面影响。开关的音频保真度的一个度量可以是由开关引入的总谐波失真(THD)。
Pollitt的第4,093,874号题为“Constant Impedance MOSFET Switch”的美国专利申请(在本文中,“‘874专利”)的目的是使MOSFET的Ron保持恒定而不管输入信号电压如何变化。‘874专利讨论了通过使Vgs保持恒定(在设置的温度)而不论输入信号电压如何变化来使Ron保持恒定。然而,‘874专利使用逻辑信号电压值来确定Vgs电压电平,其中,逻辑信号电压值使开关导通/断开。然而,由于用于产生逻辑信号电压的电源电压可以随着负载改变,这使得逻辑信号电压值随之而改变。Vgs的这种改变可以改变Ron,并且因此限制‘874专利的有用的动态范围。此外,在具有较大的负信号摆动的应用中,由于MOSFET的栅氧化层的退化,因此会减弱MOSFET的可靠性。
发明内容
本文讨论了用于开关电路以向传输门提供恒定的栅极-源极电压的装置和方法。在一个实施例中,开关电路包括求和电路,该求和电路具有被配置为连接到传输门的栅极的输出端,该求和电路可以被配置为在传输门的栅极与源极之间维持实质上恒定的偏置电压。
一种开关电路,其定义有导通状态和断开状态,所述开关电路在处于所述导通状态时将第一节点连接到第二节点,所述电路包括:MOSFET装置,其包括:栅极;源极,其被连接到所述第一节点;以及漏极,其被连接到所述第二节点;其中,当所述MOSFET装置处于所述导通状态时,信号可以在所述源极与所述漏极之间传送;以及求和电路,其具有输出端,所述输出端连接到所述MOSFET装置的所述栅极,所述求和电路被配置为在所述导通状态期间维持所述MOSFET装置的所述栅极与所述MOSFET装置的所述源极之间具有实质上恒定的控制电压,所述求和电路包括:电流源,其被连接到所述输出端;二极管网络,其被连接到所述电流源,并被连接到所述第一节点和所述第二节点中的至少一个,所述二极管网络被配置为在所述导通状态期间从所述电流源接收电流;以及控制开关,其连接到所述输出端,所述控制开关被配置为在所述断开状态期间转移来自所述二极管网络的所述电流。
一种用于开关电路的方法,包括:在MOSFET开关的第一开关节点处接收信息;提供电流以生成所述MOSFET开关的控制信号;将所述电流传送通过连接到所述MOSFET开关的栅极节点以及所述第一开关节点的二极管网络,所述电流被配置为生成所述控制信号的第一状态,所述控制信号的所述第一状态被配置为将所述信息从所述第一开关节点传送到所述MOSFET开关的第二开关节点;以及将所述电流从所述二极管网络转移到参考,所转移的电流被配置为生成所述控制信号的第二状态,所述控制信号的所述第二状态被配置为在所述MOSFET开关处将所述第一开关节点与所述第二开关节点隔离。
该概括旨在提供对本专利申请的主题的概述。而不旨在提供对本发明的排他的或穷尽的解释。包括的详细描述用于提供与本专利申请有关的其它信息。
附图说明
在不必按比例绘制的附图中,类似的数字可以描述不同的视图中的类似的组件。具有不同字母后缀的相似数字可以表示类似组件的不同例子。附图以举例说明而非限制的方式概括地示出了本文中讨论的各个实施方式。
图1概括地示出了针对传输门的控制节点处的给定的控制电压,当传输门电压从约-4伏变化为约+4伏时传输门的导通电阻与传输门的开关端子处的电压之间的关系Rflatness的实施例。
图2至图5概括地示出了包括恒定Vgs电路的系统的实施例。
图6概括地示出了低压监控电路的实施例。
图7概括地示出了可以使用本文所描述的恒定Vgs电路获得的改进的Rflatness的实施例。
具体实施方式
图1概括地示出了针对传输门(passgate)的控制节点处的给定的控制电压,当传输门的开关端子处的开关电压从约-4伏变化为约+4伏时传输门的导通电阻与传输门的开关端子处的开关电压之间的关系Rflatness的实施例。在该实施例中,在施加的电压范围上,导通电阻从约4欧姆到约14欧姆变化了10欧姆。对于施加于传输门的诸如音频信号的信号,当传输门将信号从一个端子传送到另一个端子时,在施加的电压范围上的电阻的变化Rflatness会引起失真。
Stultz等的第7,782,117号名称为“Constant Switch Vgs Circuit for MinimizingRflatness and Improving Audio Performance”的美国专利(在本文中,“‘117专利”)提供了用于将恒定的栅极-源极电压Vgs施加到传输门以改进Rflatness的基于电流反射镜的电路。本发明人已经认识到用于向诸如金属氧化物半导体场效应晶体管(MOSFET)传输门的半导体传输门提供恒定的栅极-源极电压Vgs的各种示例性的可替换电路。在某些实施例中,除了改进Rflatness以外,示例性的电路还可以提供施加于传输门的更广泛的电压,其包括变化一电压参考值的多个电压。
在多个实施例中,本文公开的用于传输门的传输门开关电路可以提供恒定的Vgs以使得传输门引起很少失真或者没有失真,或者可以在传输门的开关端子维持与信号的极性无关的恒定的Vgs,在某些实施例中,从而允许在没有栅氧化层退化的情况下在传输门上更大的电压变化。在一个实施例中,对于PMOS传输门,可以在栅氧化层退化之前允许更大的正输入电压;而对于NMOS传输门,可以在栅氧化层退化之前允许更大的负输入电压。
图2概括地示出了系统200的实施例,该系统200包括恒定Vgs电路201和传输门202(例如,MOSFET传输门晶体管),传输门202具有第一开关节点203、第二开关节点204、以及控制节点205传输门。传输门202可以连接到恒定Vgs电路201。恒定Vgs电路201可以包括求和电路和逆变器210。求和电路可以包括诸如求和配置中的差分运算放大器的放大器206、第一输入电阻207、第二输入电阻208、以及反馈电阻209。
在一个实施例中,恒定Vgs电路201可以包括第一输入端211和第二输入端212。恒定Vgs电路201的第一输入端211可以接收控制信号(例如,偏置电压),以启用和禁用传输门202。恒定Vgs电路201的第二输入端212可以在传输门202的第一开关节点203处接收信号。在一个实施例中,可以根据第一输入电阻207和第二输入电阻208以及反馈电阻209的电阻值的选择来对偏置电压和传输门的第一开关节点203处的电压进行求和、放大和反转。在一个实施例中,恒定Vgs电路201可以在诸如MOSFET传输门的栅极的传输门202控制节点205与诸如MOSFET传输门的源极的传输门202开关节点203、204中的一个之间维持实质上恒定的电压电平。在某些实施例中,实质上恒定的电压电平可以指示接收的控制信号的电压。
在一个实施例中,第一输入电阻207和第二输入电阻208以及反馈电阻209可以被选择为提供单位增益,并且逆变器210可以在传输门202控制节点205处提供偏置电压。在一个实施例中,第一开关节点203可以是MOSFET传输门的源极接点,第二开关节点204可以是MOSFET传输门的漏极节点,并且控制节点205可以是MOSFET传输门的栅极节点。在这个实施例中,可以在栅极节点与源极节点之间维持恒定的偏置电压,而不论在第一开关节点203处的极性或接收电压如何。
图3概括地示出了系统300的实施例,系统300包括恒定Vgs电路301和传输门302(例如,MOSFET传输门晶体管),传输门302具有第一开关节点303、第二开关节点304以及控制节点305。传输门302可以连接到恒定Vgs电路301。恒定Vgs电路301可以包括求和电路。求和电路可以包括诸如差分运算放大器的放大器306、第一输入电阻307、第二输入电阻308以及反馈电阻网络309。恒定Vgs电路301的第一输入端311可以接收控制信号(例如,偏置电压),以启用和禁用传输门302,并且恒定Vgs电路301的第二输入端312可以在传输门302的第一开关节点303处接收信号。
在一个实施例中,可以根据第一输入电阻207和第二输入电阻308的选择值以及反馈电阻网络309的电阻值来对偏置电压和第一开关节点303处的电压进行求和和放大。在一个实施例中,第一输入电阻307和第二输入电阻308以及反馈电阻网络309可以被选择为提供约为2的增益以在传输门302的控制节点305处提供偏置电压。
在一个实施例中,传输门302的第一开关节点303可以是MOSFET传输门的源极节点,传输门302的控制节点305可以是MOSFET传输门的栅极节点。在这个实施例中,可以在栅极节点与源极节点之间维持偏置电压,而不论在传输门302的第一开关节点303处的极性或接收电压如何。
图4概括地示出了系统400的实施例,该系统400包括恒定Vgs电路401和传输门402(例如,MOSFET传输门晶体管),传输门402具有第一开关节点403、第二开关节点404以及控制节点405。在一个实施例中,施加于控制节点405的电压可以调整第一开关节点403与第二开关节点404之间的电阻。传输门402可以连接到恒定Vgs电路401。恒定Vgs电路401可以包括放大器406、第一输入电阻407、第二输入电阻408、以及缓冲电阻413。
在一个实施例中,恒定Vgs电路401的第一输入端411可以接收控制信号(例如,偏置电压),以启用和禁用传输门402;恒定Vgs电路401的第二输入端412可以在传输门402的第一开关节点403处接收信号。在一个实施例中,可以根据第一输入电阻407、第二输入电阻408、缓冲电阻413的选择以及放大器406的增益来对偏置电压和传输门402的第一开关端子403处的电压进行求和和放大。
在一个实施例中,可以通过为第一输入电阻407和第二输入电阻408以及缓冲电阻413中的每一个选择相同的电阻并且配置放大器406以具有为3的增益来在传输门402的控制节点405处提供偏置电压。在一个实施例中,第一输入电阻407和第二输入电阻408以及缓冲电阻413的更高电阻值可以提供改进的谐波失真。
在一个实施例中,传输门402的第一开关节点403可以包括MOSFET传输门的源极节点,传输门402的控制节点405可以包括MOSFET传输门的栅极节点。在这个实施例中,可以在栅极节点与源极节点之间维持偏置电压,而不论在传输门402的第一开关节点403处的极性或接收电压如何。
图5概括地示出了系统500的实施例,系统500包括恒定Vgs电路501和传输门502(例如,MOSFET传输门晶体管),传输门502具有第一开关节点503和第二开关节点504以及控制节点505。传输门502可以连接到恒定Vgs电路501。恒定Vgs电路501可以包括电流源515、一个或多个偏压二极管516、以及控制开关517。在一个实施例中,控制开关517可以包括被配置为接收控制信号以启用或禁用传输门502的控制节点518。
在一个实施例中,当传输门502被启用时,在第一开关节点503与第二开关节点504之间可存在低阻抗,并且当传输门502被禁用时,在第一开关节点503与第二开关节点504之间可存在高阻抗。在一个实施例中,当控制开关517处于禁用传输门502的状态时,控制开关517可以模拟短路,并且将来自电流源515的电流转移,并且将传输门502的控制节点505拉到诸如接地电压的断开状态电势。在某些实施例中,控制开关517可以连接到低压监控电路以将来自电流源515的电流转移到以下两者中的较低者:接地电压电平、或者传输门的一个开关端子503或504处的电压电平,以在一个开关节点(诸如MOSFET传输门的源极节点)时使传输门502保持断开。在某些实施例中,低压监控电路530可以在诸如MOSFET传输门的源极节点等的开关节点相对于接地电压变为实质上为负的时辅助使传输门502保持断开状态。在这个实施例中,在传输门502的断开状态下,可以使用低压监控电路530将传输门的控制电压自动地参考以下两者中的较低者:接地电压、或者传输门502的开关节点处的电压。
当控制开关517处于启用传输门502的状态时,控制开关517可以模拟开路,并且来自电流源515的电流可以流过一个或多个偏压二极管516,从而生成高于传输门502第一开关节点503处电压的偏置电压电平。在一个实施例中,可以将偏置电压施加于传输门502控制节点505,从而启用传输门502并且在控制节点505与传输门502第一开关节点503之间维持恒定电压。
在一个实施例中,传输门502第一开关节点503可以是MOSFET传输门的源极节点,而传输门502控制节点505可以是MOSFET传输门的栅极节点。在这个实施例中,可以在栅极节点与源极节点之间维持偏置电压,而不论在传输门502第一开关节点503处的极性或接收电压如何。在包括图2至图4的实施例的某些实施例中,缓冲器519可以用于在向恒定Vgs电路501进行输入之前或者作为向恒定Vgs电路501进行输入的一部分,在传输门502的第一开关端子503处对信号进行缓冲。
图6概括地示出了包括一对交叉连接的晶体管620、621和二极管622的低压监控电路630。在一个实施例中,可以将低压监控电路630的第一节点623拉到低压监控电路630的第二节点624处电压和第三节点625处电压的较低者。例如,如果第二节点624处于接地电压并且第三节点625相对于接地电压实质上是负的,则第二晶体管621可以打开,从而将第一节点623拉到第三节点625处的实质上为负的电压。如果第三节点625高于接地电压,则第一晶体管620可以打开,从而将第一节点623拉到接地电压。在某些实施例中,低压监控电路可以包括二极管622。当晶体管620、621二者是断开的并且处于高阻抗状态时,二极管可以提供到接地的路径。应当理解的是,在不偏离本主题的范围的情况下,其它低压监控电路是可能的。
图7概括地示出了可以使用本文所描述的恒定Vgs电路获得的改进的Rflatness的实施例。第一曲线701示出了对于未连接到恒定Vgs电路的传输门在施加的电压的范围上在导通电阻与开关电压之间的关系Rflatness。第一曲线701显示出在施加的电压范围上导通电阻的约10欧姆的差别。
第二曲线702示出了对于连接到恒定Vgs电路的传输门在施加的电压的范围上在导通电阻与开关电压之间的关系Rflatness。第二曲线702显示出在施加的电压范围上导通电阻的约1欧姆的差别。因此,通过使用根据本主题的恒定Vgs电路,可以显著改进传输门的Rflatness。
在一些实施例中,“实质上恒定”的控制电压可以是使得信号失真小于1.4%的栅极-源极电压。在一些实施例中,实质上恒定的栅极-源极电压可以使得信号失真大约是0.06%。在一些实施例中,实质上恒定可意味着对于给定信号的电压摆动(诸如实施例(图7)中6伏的电压摆动),导通电阻的变化是1欧姆或更小。
附加说明和实施例
在实施例1中,开关电路可以定义导通状态和断开状态,所述开关电路在处于导通状态时将第一节点连接到第二节点。所述开关电路包括:MOSFET装置,其包括:栅极;源极,其被连接到所述第一节点;以及漏极,其被连接到所述第二节点;其中,当所述MOSFET装置处于所述导通状态时,信号可以在所述源极与所述漏极之间传送。开关电路还可以包括:求和电路,其具有连接到所述MOSFET装置的所述栅极的输出端,其被配置为在所述导通状态期间在所述MOSFET装置的所述栅极与所述MOSFET装置的所述源极之间维持实质上恒定的控制电压。所述求和电路可以包括:电流源,其被连接到所述输出端;二极管网络,其被连接到所述电流源,并被连接到所述第一节点和所述第二节点中的至少一个,所述二极管网络被配置为在所述导通状态期间从所述电流源接收电流;以及控制开关,其连接到所述输出端,所述控制开关被配置为在所述断开状态期间转移来自所述二极管网络的所述电流。
在实施例2中,实施例1的开关电路可选择地包括:缓冲器,其被连接到所述二极管网络,并被连接到所述第一节点和所述第二节点中的所述至少一个。
在实施例3中,实施例1至2中的任意一个或多个的控制开关可选择地包括晶体管,所述晶体管被配置为在所述晶体管的栅极节点处接收控制信号。
在实施例4中,实施例1至3中的任意一个或多个的控制开关可选择地包括:低压监控电路,其被配置为将所述控制开关的节点连接到参考电压,其中,所述参考电压是以下两者中的较低者:接地电压、或所述第一节点和所述第二节点中的一个处的电压。
在实施例5中,实施例1至4中的任意一个或多个的低压监控电路可选择地包括连接到所述控制开关的第一晶体管和第二晶体管。
在实施例6中,实施例1至5中的任意一个或多个的低压监控电路的第一晶体管和第二晶体管可选择地相互交叉连接。
在实施例7中,实施例1至6中的任意一个或多个的所述第一晶体管可选择地连接到接地电压;并且实施例1至6中的任意一个或多个的所述第二晶体管可选择地连接到所述第一节点和所述第二节点中的一个。
在实施例8中,开关电路可以被配置为连接到MOSFET的栅极,并且在低阻抗导通状态与高阻抗断开状态之间切换MOSFET,所述高阻抗和所述低阻抗是在所述MOSFET的第一开关节点与第二开关节点之间测量的。所述开关电路可以包括:求和电路,其具有被配置为连接到所述MOSFET的所述栅极的输出端,并且在所述导通状态期间在所述MOSFET的所述栅极与所述第一开关节点之间维持实质上恒定的控制电压,以及控制开关,其被连接到所述输出端。所述求和电路可以包括:电流源,其被连接到所述输出端;以及,二极管网络,其被连接到所述电流源,并被连接到所述第一节点和所述第二节点中的至少一个,所述二极管网络被配置为在所述导通状态期间从所述电流源接收电流;以及控制开关,其被配置为在所述断开状态期间转移来自所述二极管网络的所述电流。所述控制开关可以被配置为在所述断开状态期间转移来自所述二极管网络的所述电流。
在实施例9中,实施例1至8中的任意一个或多个的开关电路可选择地包括:缓冲器,其被连接到所述二极管网络,并被连接到所述第一节点和所述第二节点中的所述至少一个。
在实施例10中,实施例1至9中的任意一个或多个的控制开关可选择地包括晶体管,所述晶体管被配置为在所述晶体管的栅极节点处接收控制信号。
在实施例11中,实施例1至10中的任意一个或多个的开关电路可选择地包括:低压监控电路,其被配置为将所述控制开关的节点连接到参考电压,其中,所述参考电压是以下两者中的较低者:接地电压、或所述第一节点和所述第二节点中的一个处的电压。
在实施例12中,实施例1至11中的任意一个或多个的低压监控电路可选择地包括连接到所述控制开关的第一晶体管和第二晶体管。
在实施例13中,实施例1至12中的任意一个或多个的低压监控电路的所述第一晶体管和所述第二晶体管可选择地相互交叉连接。
在实施例14中,实施例1至13中的任意一个或多个的第一晶体管被可选择地连接到接地电压,并且所述第二晶体管可选择地连接到所述第一节点和所述第二节点中的一个。
在实施例15中,方法包括:在MOSFET开关的第一开关节点处接收信息;提供电流以生成所述MOSFET开关的控制信号;将所述电流传送通过连接到所述MOSFET开关的栅极节点以及所述第一开关节点的二极管网络,所述电流被配置为生成所述控制信号的第一状态,所述控制信号的所述第一状态被配置为将所述信息从所述第一开关节点传送到所述MOSFET开关的第二开关节点;以及将所述电流从所述二极管网络转移到参考,所转移的电流被配置为生成所述控制信号的第二状态,所述控制信号的所述第二状态被配置为在所述MOSFET开关处将所述第一开关节点与所述第二开关节点隔离。
在实施例16中,实施例1至15中的任意一个或多个的将所述电流传送通过二极管网络可选择地包括:在所述控制信号的所述第一状态下在所述MOSFET装置的所述栅极与所述MOSFET装置的源极之间维持实质上恒定的第一控制电压电平。
在实施例17中,实施例1至16中的任意一个或多个的所述将所述电流从所述二极管网络转移到参考可选择地包括:在所述控制信号的所述第二状态下在所述MOSFET装置的所述栅极与所述MOSFET装置的所述源极之间维持第二控制电压电平。
在实施例18中,实施例1至17中的任意一个或多个的方法可选择地包括:缓冲来自所述第一开关节点的所述电流。
在实施例19中,实施例1至18中的任意一个或多个的所述将所述电流从所述二极管网络转移到参考可选择地包括:当所述第一节点处的电压大于接地电压时,将所述电流从所述二极管网络转移到接地。
在实施例20中,实施例1至19中的任意一个或多个的所述将所述电流从所述二极管网络转移到参考可选择地包括:当所述第一节点处的电压小于接地电压时,将所述电流从所述二极管网络转移到所述第一节点。
在实施例21中,开关电路定义了导通状态和断开状态,所述开关电路在处于导通状态时将第一节点连接到第二节点。所述电路包括:MOSFET装置,其包括:栅极;源极,其被连接到所述第一节点;以及漏极,其被连接到所述第二节点。当所述MOSFET装置处于所述导通状态时,信号可以在所述源极与所述漏极之间传送。开关电路包括:求和电路,其具有连接到所述MOSFET装置的所述栅极的输出端,其被配置为在所述MOSFET装置的所述栅极与所述MOSFET装置的所述源极之间维持偏置电压。所述求和电路包括:放大器,其具有连接到所述求和电路的所述输出端的放大器输出端;第一电阻,其被配置为将所述放大器的第一输入端连接到所述偏置电压;以及第二电阻,其被配置为将所述放大器的所述第一输入端连接到所述第一节点。
在实施例22中,实施例1至21中的任意一个或多个的求和电路被可选择地配置为在MOSFET装置的栅极与MOSFET装置的源极之间提供实质上恒定的电压电平。
在实施例23中,实施例1至22中的任意一个或多个的开关电路可选择地包括:第三电阻,所述第三电阻被配置为将放大器的第一输入端连接到放大器的输出端。
在实施例24中,实施例1至23中的任意一个或多个的放大器的第一输入端可选择地包括反相输入端,所述放大器的第二输入端可选择地包括非反相输入端。
在实施例25中,实施例1至24中的任意一个或多个的开关电路可选择地包括逆变器,该逆变器连接在求和电路的输出端与输出节点之间。
在实施例26中,实施例1至25中的任意一个或多个的逆变器可选择地包括具有单位增益的反相放大器。
在实施例27中,实施例1至26中的任意一个或多个的开关电路可选择地包括第三电阻,所述第三电路被配置为将放大器的第二输入端连接到放大器的输出端。
在实施例28中,实施例1至27中的任意一个或多个的第一输入端可选择地包括放大器的非反相输入端,并且第二输入端包括放大器的反相输入端。
在实施例29中,实施例1至28中的任意一个或多个的开关电路可选择地包括第三电阻,所述第三电阻被配置为将放大器的第一输入端连接到参考电势,并且其中,放大器的第一输入端包括非反相输入端。
在实施例30中,实施例1至29中的任意一个或多个的第一电阻、第二电阻和第三电阻可选择地具有实质上相同的电阻值,并且放大器可选择地包括约为3的增益。
在实施例31中,开关电路被配置为连接到MOSFET的栅极,并且在低阻抗导通状态与高阻抗断开状态之间切换MOSFET,所述高阻抗和所述低阻抗是在所述MOSFET的第一开关节点与第二开关节点之间测量的。所述开关电路可以包括:求和电路,其具有被配置为连接到所述MOSFET的所述栅极的输出端,并且在所述MOSFET的所述栅极与所述第一开关节点之间维持偏置电压。所述求和电路可以包括:放大器,其具有放大器输出端,放大器输出端被连接到求和电路的输出端;第一电阻,其被配置为将放大器的第一输入端连接到偏置电压;以及第二电阻,其被配置为将放大器的第一输入端连接到第一开关节点。
在实施例32中,实施例1至31中的任意一个或多个的求和电路被可选择地配置为在MOSFET装置的栅极与MOSFET装置的源极之间提供实质上恒定的电压电平。
在实施例33中,实施例1至32中的任意一个或多个的开关电路可选择地包括第三电阻,所述第三电阻被配置为将放大器的第一输入端连接到放大器的输出端。
在实施例34中,实施例1至33中的任意一个或多个的所述放大器的所述第一输入端可选择地包括反相输入端,所述放大器的第二输入端可选择地包括非反相输入端。
在实施例35中,实施例1至34中的任意一个或多个的开关电路可选择地包括逆变器,该逆变器连接在求和电路的输出端与输出节点之间。
在实施例36中,实施例1至35中的任意一个或多个的逆变器可选择地包括具有单位增益的反相放大器。
在实施例37中,实施例1至36中的任意一个或多个的开关电路可选择地包括第三电阻,所述第三电路被配置为将放大器的第二输入端连接到放大器的输出端。
在实施例38中,实施例1至37中的任意一个或多个的第一输入端可选择地包括放大器的非反相输入端,并且第二输入端可选择地包括放大器的反相输入端。
在实施例39中,实施例1至38中的任意一个或多个的开关电路可选择地包括第三电阻,所述第三电阻被配置为将放大器的第一输入端连接到参考电势。
在实施例40中,实施例1至39中的任意一个或多个的第一电阻、第二电阻和第三电阻可选择地具有实质上相同的电阻值,并且放大器可选择地包括约为3的增益。
在实施例41中,方法包括:接收MOSFET装置的源极处的信号;在求和电路处接收偏置电压,其中求和电路包括放大器;使用放大器来将偏置电压和接收信号进行求和以提供控制电压;以及将控制电压施加于MOSFET装置的栅极。
在实施例42中,实施例1至41中的任意一个或多个将控制电压施加于MOSFET装置的栅极可选择地包括在所述MOSFET装置的导通状态下在所述MOSFET装置的所述栅极与所述MOSFET装置的源极之间维持实质上恒定的电压电平。
在实施例43中,实施例1至42中的任意一个或多个的方法可选择地包括对放大器的输出端进行缓冲以生成控制电压。
在实施例44中,实施例1至43中的任意一个或多个的缓冲步骤可选择地包括对放大器的输出端进行反转以生成控制电压。
实施例45可以包括实施例1至44中的任意一个或多个的任意部分或任意部分的组合或者可以可选择地与其组合以包括可以包含以下各项的主题:用于执行实施例1至44的功能中的任意一个或多个的装置、或具有当由机器执行时使得机器执行实施例1至44的功能中的任意一个或多个的指令的机器可读介质。
上述详细说明包括对附图的参照,附图也是所述详细说明书的一部分。附图以图解的方式显示了可应用本发明的具体实施例。这些实施例在本发明中被称作“示例”。这些实施例还可以包括除了所示出或所描述的那些要素以外的要素。然而,本发明人还设想了在其中仅提供了所示出或所描述的那些要素的实施例。此外,本发明人还参照特定的实施例(或者其一个或多个方面)或者参照本文所示出或描述的其它实施例(或者其一个或多个方面)设想了使用所示出或所描述的那些要素的任意组合或排列的实施例(或者,其一个或多个方面)。
本文中引用的所有公开物、专利和专利文件都以引用的方式完整地并入本文,就如同单独地以引用的方式并入一样。在本文与以引用的方式并入的那些文件之间不一致的用法的情况下,应当认为并入的参考文件中的用法是本文的用法的补充;对不可调和的不一致的用法,以本文中的用法为准。
在本发明中,与专利文件通常使用的一样,术语“一”或“某一”表示包括一个或多个,但其他情况或在使用“至少一个”或“一个或多个”时应除外。在本发明中,除非另外指明,否则使用术语“或”指无排他性的或者,使得“A或B”包括:“A但不是B”、“B但不是A”以及“A和B”。在本发明中,术语“包含”和“在其中”等同于各个术语“包括”和“其中”的通俗英语。同样,在下面的权利要求中,术语“包含”和“包括”是开放性的,即,系统、装置、物品或步骤包括除了权利要求中这种术语之后所列出的那些元件以外的元件的,依然视为落在该权利要求的范围之内。此外,在下面的权利要求中,术语“第一”、“第二”和“第三”等仅仅用作标签,并非对对象有数量要求。
本发明所述的方法示例可至少部分地由机器或电脑执行。一些例子可以包括包含有指令的计算机可读介质或机器可读介质,所述指令可操作以配置电子装置来执行上述示例中所述的方法。这些方法的实现可以包括代码,诸如微代码、汇编语言代码、高级语言代码等。这些代码可以包括用于执行各个方法的计算机可读指令。这些代码可以形成计算机程序产品的一部分。进一步地,在一个实施例中,这些代码可以在执行期间或其它时间期间有形地存储在一个或多个易失性、非暂态或非易失性的计算机可读介质上。这些有形的计算机可读介质的示例可以包括但不限于硬盘、可移除磁盘、可移除光盘(例如,压缩光盘和数字视频光盘)、磁带、存储卡或存储棒、随机存取存储器(RAM)、只读存储器(ROM)等。
上述说明的作用在于解说而非限制。例如上述示例(或示例的一个或多个方面)可彼此结合使用。本领域技术人员可以在理解上述说明书的基础上使用其他实施例。遵照37C.F.R.§1.72(b)的规定提供摘要,允许读者快速确定本技术公开的性质。提交本摘要时要理解的是该摘要不用于解释或限制权利要求的范围或意义。同样,在上面的具体实施方式中,各种特征可归类成将本公开内容合理化。这不应理解成未要求保护的公开特征对任何权利要求是必不可少的。相反,本发明的主题可具有少于特定公开的实施例中的所有特征的特征。因此,下面的权利要求据此并入具体实施方式中,每个权利要求均作为一个单独的实施例,可以设想这些实施例可以以各种组合和排列彼此相结合。应参看所附的权利要求以及这些权利要求所享有的等同物的所有范围,来确定本发明的范围。
Claims (10)
1.一种开关电路,其定义有导通状态和断开状态,所述开关电路在处于所述导通状态时将第一节点连接到第二节点,所述电路包括:
MOSFET装置,其包括:
栅极;
源极,其被连接到所述第一节点;以及
漏极,其被连接到所述第二节点;
其中,当所述MOSFET装置处于所述导通状态时,信号能够在所述源极与所述漏极之间传送;以及
求和电路,其具有输出端,所述输出端连接到所述MOSFET装置的所述栅极,所述求和电路被配置为在所述导通状态期间维持所述MOSFET装置的所述栅极与所述MOSFET装置的所述源极之间具有实质上恒定的控制电压,所述求和电路包括:
电流源,其被连接到所述输出端;
二极管网络,其被连接到所述电流源,并被连接到所述第一节点和所述第二节点中的至少一个,所述二极管网络被配置为在所述导通状态期间从所述电流源接收电流;以及
控制开关,其连接到所述输出端,所述控制开关被配置为在所述断开状态期间转移来自所述二极管网络的所述电流;以及
低压监控电路,其被配置为将所述控制开关的节点连接到参考电压,其中,所述参考电压是以下两者中的较低者:接地电压、或所述第一节点和所述第二节点中的一个处的电压,所述低压监控电路包括连接到所述控制开关的第一晶体管和第二晶体管,并且所述低压监控电路的所述第一晶体管和所述第二晶体管相互交叉连接。
2.根据权利要求1所述的开关电路,包括:缓冲器,其被连接到所述二极管网络,并被连接到所述第一节点和所述第二节点中的所述至少一个。
3.根据权利要求1所述的开关电路,其中,所述控制开关包括第三晶体管,所述第三晶体管被配置为在所述第三晶体管的栅极节点处接收控制信号。
4.根据权利要求1所述的开关电路,其中,所述第一晶体管连接到接地;并且
其中,所述第二晶体管连接到所述第一节点和所述第二节点中的一个。
5.一种用于开关电路的方法,包括:
在MOSFET开关的第一开关节点处接收信息;
提供电流以生成所述MOSFET开关的控制信号;
让所述电流通过二极管网络,所述二极管网络连接到所述MOSFET开关的栅极节点以及所述第一开关节点,所述电流被配置为生成所述控制信号的第一状态,所述控制信号的所述第一状态被配置为将所述信息从所述第一开关节点传送到所述MOSFET开关的第二开关节点;以及
由控制开关转移来自所述二极管网络的电流,所转移的电流被配置为生成所述控制信号的第二状态,所述控制信号的所述第二状态被配置为在所述MOSFET开关处将所述第一开关节点与所述第二开关节点隔离;以及
由低压监控电路将所述控制开关的节点连接到参考电压,其中,所述参考电压是以下两者中的较低者:接地电压、或所述第一开关节点和所述第二开关节点中的一个处的电压,所述低压监控电路包括连接到所述控制开关的第一晶体管和第二晶体管,并且所述低压监控电路的所述第一晶体管和所述第二晶体管相互交叉连接。
6.根据权利要求5所述的方法,其中,将所述电流传送通过所述二极管网络包括:在所述控制信号的所述第一状态下,在所述MOSFET开关的栅极与所述MOSFET开关的源极之间维持实质上恒定的第一控制电压电平。
7.根据权利要求5所述的方法,其中,将所述电流从所述二极管网络转移到参考包括:在所述控制信号的所述第二状态下,在所述MOSFET开关的栅极与所述MOSFET开关的源极之间维持第二控制电压电平。
8.根据权利要求5所述的方法,包括:缓冲来自所述第一开关节点的所述电流。
9.根据权利要求5所述的方法,其中,将所述电流从所述二极管网络转移到参考包括:当所述第一开关节点处的电压大于接地电压时,将来自所述二极管网络的所述电流转移到接地。
10.根据权利要求5所述的方法,其中,将所述电流从所述二极管网络转移到参考包括:当所述第一开关节点处的电压小于接地电压时,将来自所述二极管网络的所述电流转移到所述第一开关节点。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/107,491 US8547159B2 (en) | 2011-05-13 | 2011-05-13 | Constant Vgs analog switch |
US13/107,491 | 2011-05-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102790608A CN102790608A (zh) | 2012-11-21 |
CN102790608B true CN102790608B (zh) | 2015-05-06 |
Family
ID=47141485
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012202138506U Expired - Lifetime CN202652168U (zh) | 2011-05-13 | 2012-05-14 | 开关电路 |
CN201210147424.1A Active CN102790608B (zh) | 2011-05-13 | 2012-05-14 | 开关电路和用于开关电路的方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012202138506U Expired - Lifetime CN202652168U (zh) | 2011-05-13 | 2012-05-14 | 开关电路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8547159B2 (zh) |
CN (2) | CN202652168U (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8547159B2 (en) * | 2011-05-13 | 2013-10-01 | Fairchild Semiconductor Corporation | Constant Vgs analog switch |
US8779839B2 (en) | 2011-12-20 | 2014-07-15 | Fairchild Semiconductor Corporation | Constant Vgs switch |
KR20160114538A (ko) | 2015-03-24 | 2016-10-05 | 페어차일드 세미컨덕터 코포레이션 | 강화된 보호 멀티플렉서 |
US9641128B2 (en) | 2015-07-29 | 2017-05-02 | Qualcomm Incorporated | High linearity structure for amplifier |
WO2017062142A1 (en) * | 2015-10-08 | 2017-04-13 | Microchip Technology Inc. | An optimized cmos analog switch |
CN106571798A (zh) | 2015-10-08 | 2017-04-19 | 微芯片科技公司 | 优化的cmos模拟开关 |
US10312906B2 (en) | 2016-09-16 | 2019-06-04 | Asahi Kasei Microdevices Corporation | Switch apparatus |
US11205469B2 (en) * | 2019-07-12 | 2021-12-21 | Micron Technology, Inc. | Power domain switches for switching power reduction |
CN112104205A (zh) * | 2020-08-14 | 2020-12-18 | 西安工程大学 | 具有中点电压跟踪功能的全桥逆变电路栅极驱动电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1320298A (zh) * | 1998-09-28 | 2001-10-31 | 特里帕斯科技公司 | 在半桥组态中减少mosfet体二极管传导的方法和装置 |
CN1866742A (zh) * | 2005-05-20 | 2006-11-22 | 株式会社日立制作所 | 负载驱动电路、集成电路和等离子显示器 |
CN202652168U (zh) * | 2011-05-13 | 2013-01-02 | 快捷半导体(苏州)有限公司 | 开关电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1045217A (en) * | 1976-02-10 | 1978-12-26 | Glenn A. Pollitt | Constant impedance mosfet switch |
US7002405B2 (en) * | 2003-02-14 | 2006-02-21 | Broadcom Corporation | Linear low noise transconductance cell |
US20040196089A1 (en) * | 2003-04-02 | 2004-10-07 | O'donnell John J. | Switching device |
US7427887B2 (en) * | 2005-05-13 | 2008-09-23 | Analog Devices, Inc. | Open drain driver, and a switch comprising the open drain driver |
US7782117B2 (en) | 2008-12-18 | 2010-08-24 | Fairchild Semiconductor Corporation | Constant switch Vgs circuit for minimizing rflatness and improving audio performance |
ATE545202T1 (de) * | 2009-03-03 | 2012-02-15 | St Microelectronics Grenoble | Analogschalter |
-
2011
- 2011-05-13 US US13/107,491 patent/US8547159B2/en active Active
-
2012
- 2012-05-14 CN CN2012202138506U patent/CN202652168U/zh not_active Expired - Lifetime
- 2012-05-14 CN CN201210147424.1A patent/CN102790608B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1320298A (zh) * | 1998-09-28 | 2001-10-31 | 特里帕斯科技公司 | 在半桥组态中减少mosfet体二极管传导的方法和装置 |
CN1866742A (zh) * | 2005-05-20 | 2006-11-22 | 株式会社日立制作所 | 负载驱动电路、集成电路和等离子显示器 |
CN202652168U (zh) * | 2011-05-13 | 2013-01-02 | 快捷半导体(苏州)有限公司 | 开关电路 |
Also Published As
Publication number | Publication date |
---|---|
CN102790608A (zh) | 2012-11-21 |
CN202652168U (zh) | 2013-01-02 |
US8547159B2 (en) | 2013-10-01 |
US20120286845A1 (en) | 2012-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102790608B (zh) | 开关电路和用于开关电路的方法 | |
CN103178818B (zh) | 开关电路和用于操作开关电路的方法 | |
US9253564B2 (en) | Noise-canceling headphone depletion-mode switch | |
JP3920236B2 (ja) | 差動増幅器 | |
JP3033673B2 (ja) | 電力増幅用の演算増幅回路 | |
CN202652170U (zh) | 开关设备 | |
US8587374B2 (en) | Amplifier activation | |
US20100321100A1 (en) | Negative analog switch design | |
JP6176826B2 (ja) | 起動回路を有する完全相補型自己バイアス差動受信機 | |
US20080218244A1 (en) | Analog switch | |
US20120049897A1 (en) | Output buffer circuit and semiconductor device | |
EP1978636B1 (en) | Amplifier having an output protection, in particular operational amplifier for audio application | |
CN103457588A (zh) | Mos开关 | |
JP4191685B2 (ja) | 差動増幅器 | |
US11469760B2 (en) | High speed transmitter | |
NL8001120A (nl) | Differentiele belastingsschakeling uitgevoerd met veldeffecttransistoren. | |
JP4190543B2 (ja) | 比較器 | |
EP0865043A2 (en) | Sense amplifier | |
Ramirez-Angulo et al. | New improved CMOS class AB buffers based on differential flipped voltage followers | |
US7154318B2 (en) | Input/output block with programmable hysteresis | |
CN105162423A (zh) | 放大器及其放大方法 | |
CN112468091B (zh) | 放大器偏置技术 | |
JP2007097131A (ja) | 差動増幅装置 | |
CN102694534B (zh) | 无电可正常闭合的模拟开关及开关方法 | |
JP4759030B2 (ja) | 差動増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |