CN102567262A

CN102567262A - 可扩展嵌入式存储器编程

Info

Publication number: CN102567262A
Application number: CN2011103395413A
Authority: CN
Inventors: W·B·韦瑟; T·G·华纳
Original assignee: Mawier International Trade Co Ltd
Current assignee: Kaiwei International Co; Marvell International Ltd; Marvell Asia Pte Ltd
Priority date: 2010-10-28
Filing date: 2011-10-28
Publication date: 2012-07-11
Anticipated expiration: 2031-10-28
Also published as: CN102567262B; US8615616B2; US20140040513A1; US20120110212A1; US8806088B2

Abstract

本公开描述用于可扩展嵌入式存储器编程的技术。在一些方面中，在第一通信接口处接收来自主机设备的数据，该数据的至少一部分存储到由印刷电路板支撑的存储器器件，并且该数据经由第二通信接口传输到目标设备。

Description

可扩展嵌入式存储器编程

相关申请的交叉引用

本申请要求2010年10月28日提交的美国临时专利申请序列号No.61/407,683的优选权，在此通过引用将其整体内容并入。

技术领域

本发明涉及可扩展嵌入式存储器编程。

背景技术

这里所提供的背景描述用于总体上展示本公开的背景。除非这里相反地指出，这个部分所描述的方法不是本申请的权利要求的现有技术，并且不会由于包括在该部分而被承认为现有技术。

计算和电子设备通常以模块化架构为特征，其中处理、存储器和通信组件被预组装成印刷电路组装件(PCA)。在组装前，利用与计算或电子设备关联的代码对PCA的非易失性存储器组件进行编码或闪存化，其中PCA是针对于该计算或电子设备来设计的。然而，这些编程的存储器组件一旦被组装成PCA，可以在制造过程中花费相当量的时间，直到部署在计算或电子设备中。在该时间期间，由于编码修订或错误纠正，编程的存储器组件的代码可能需要被升级。为了升级PCA的存储器组件，操作者经常将每个PCA逐个地连接到编程主机并且在存储器组件利用更新的代码进行重新编程时等待。受到主机连接性和/或可用性限制的重新编程过程消耗了宝贵的时间和资源，例如当由操作者逐个地处理和重新编程每个PCA时。

发明内容

提供此发明内容以介绍将在下面的具体实施方式和附图中进一步描述的主题。相应地，此发明内容不应该被认为是描述必不可少的特征，或者用于限制所要求保护的主题的范围。

描述了一种方法，用于在第一通信接口处经由电路板的导电迹线接收来自主机设备的数据，该电路板的导电迹线穿过电路板的结构折衷(compromise)区域，将数据的至少一部分存储到存储器器件，该存储器器件由电路板的一段来支撑，该电路板的一段通过结构折衷区域绑定在至少一个边缘上，并且经由第二通信接口将数据经由电路板的其他导电迹线向目标设备传输，该电路板的其他导电迹线穿过电路板的结构折衷区域。

描述另一种方法，该方法配置两个或更多个目标设备以存储从主机设备接收的数据，两个或更多个目标设备的组件定位在具有结构折衷区域的印刷电路板(PCB)上，该结构折衷区域将两个或更多个目标设备的每个的组件分开，并且从主机设备的通信接口经由PCB的导电迹线向两个或更多个目标设备广播数据分组，该PCB的导电迹线穿过PCB的结构折衷区域，由两个或更多个目标设备将广播的数据分组存储到两个或更多个相应的存储器组件。

描述一种片上系统，该片上系统被被配置为用于经由第一通信接口从编程主机接收数据，将来自编程主机的数据的至少一部分存储在存储器中，并且经由第二通信接口向可编程目标设备传输该数据的至少一部分。

附图说明

在下面的所附附图和详细描述中阐述一个或多个实现的细节。在附图中，参考编号的最左边的数字标识其中参考编号首次出现的附图。说明书和附图中不同实例中相同参考编号的使用指示类似的单元。

图1示出具有根据一个或多个方面的印刷电路组件的操作环境。

图2示出根据一个或多个方面面板化(panelized)的图1的印刷电路组件的例子。

图3示出根据一个或多个方面面板化的图1的印刷电路组件的另一例子。

图4示出利用从上游接口接收到的数据对下游目标设备进行编程的方法。

图5示出经由多路复用的连接对多个目标设备进行编程的方法。

图6示出向面板化的目标设备提供代码以实现编程的方法。

图7示出用于实现这里所描述的技术的多个方面的片上系统(SOC)环境。

具体实施方式

用于对印刷电路组件的存储器器件进行重新编程的常规技术通常耗时且费力。本公开描述了用于可扩展嵌入式存储器编程的设备和技术，其通常允许多个电路组件(例如PCB)的存储器器件被更快地编程或重新编程，或者利用很少的外来处理或者不利用外来处理。当电路组件处于面板形式或当处于分离(singulated)形式而在托盘(tray)中时，可以对这些存储器器件进行编程，由此排除了对每个电路组件逐个地编程和/或处理的需要。

下面的讨论描述了操作环境、可以在该操作环境中采用的技术、以及片上系统(SoC)，在该片上系统中可以实施该操作环境的组件。在下面的讨论中，仅通过例子来对操作环境做出参考。

操作环境

图1示出操作环境100的例子，该操作环境100具有编程主机计算设备102(编程主机102)和目标印刷电路组件104(PCA 104)，其中的每一个都能够通过诸如通用串行总线(USB)电缆或以太网电缆之类的编程介质106来传送数据或分组。尽管示为台式计算机，通过例子而非限制，编程主机102可以包括服务器、膝上型计算机、平板计算机、嵌入式设备、另一PCA，等等。

编程主机102包括一个或多个处理器108、计算机可读存储介质110(CRM 110)以及编程器112，其在一个实现中实施于CRM 110上。CRM 110可以包括任意合适的存储器或存储器器件，例如有益于存储主机设备102的操作系统和/或应用的数据的随机存取存储器(RAM)、只读存储器(ROM)或闪存存储器。下面描述如何实现和使用管理器122。

编程主机102也可以包括USB端口116和以太网端口118，提供用于与其他设备或外围(例如目标PCA 104)通信。每个通信接口能够根据相应的协议或标准(诸如USB规范(例如USB 2.0或3.0)或IEEE 802.3以太网标准之一)来通信。尽管未示出，编程主机102可以包括经由诸如外围组件接口快车(PCI Express)插槽的内部接口或经由外部接口适配器而集成的订制或适当(propriety)编程端口。

PCA 104包括两个或更多个类似或相同配置的印刷电路组件，其设计用于与计算或电子设备集成。其中可以嵌入有PCA 104(例如，产品PCA)的计算或电子设备包括打印机、扫描仪、复印机、家用电器、一体机、销售点终端、数字图像帧、机顶盒等。每个目标PCA104能够向嵌入其中的计算或电子设备提供处理和其他功能性。例如，喷墨打印机的通信能力、用户接口、通用输入/输出(GPIO)、以及电机控制可以通过嵌入式PCA 104来提供。

每个目标PCA 104包括一个或多个微处理器120(μprocessor120)和本地计算机可读存储介质122(本地CRM 122)，其可以包括任意合适的存储器或存储器器件。在示出的例子中，本地CRM 122包括启动ROM 126和非易失性存储器128(NVM 128)，其可以包括闪存(例如，NAND或NOR)、静态RAM(SRAM)或其他各种类型的可编程ROM(PROM)。尽管未示出，本地CRM 122也可以包括易失性存储器，例如RAM或动态RAM(DRAM)，其内容在下电时丢失。PCA 104也包括数据中继器124，其在一个实现中可以实施在本地CRM 122上。数据中继器124能够产生或修改目标PCA104的唯一地址信息。这一唯一地址信息可以使得编程主机102能够寻址或与各个目标PCA 104通信(例如，针对状态更新或选择性编程)。数据中继器124也能够使得目标PCA 104向其他目标PCA 104传输数据(例如，对其他目标PCA 104进行编程)。下文是数据中继器124的这些能力和其他实现的例子。

PCA 104也包括USB主机接口130和USB设备接口132，其中每个能够分别提供主机或设备USB通信服务。替代地或附加地，PCA104可以包括以太网端点134，其能够通过合适的介质(诸如编程介质106)来传送分组和帧。

图2示出面板化为印刷电路板(PCB)面板200的图1的PCA 104的阵列的例子。尽管在“12-上”配置中示为支撑12各个PCA 104，PCB面板200可以配置成支撑任意合适数目的印刷电路。在PCA组件的各种阶段期间，PCB面板200的网状或树状材料支撑或连接PCA104(例如，当PCA 104从PCB面板200移除时，PCB材料被丢弃)。该网状或树状材料可以包括迹线，在从PCB面板200分离前，其支持PCA 104之间的连接性。替代地或附加地，PCB 200面板的网状或树状部分在结构上折衷为通过弯曲或诸如剪断或冲压之类的施加应力来允许每个PCA 104与PCB面板200分离。在该特定的例子中，孔202已经被机器制造成在每个PCA 104周围，形成“鼠齿(mousebites)”，其允许与PCB面板200分离。任意合适的处理可以用于折衷PCB面板200的区域，例如钻孔、布线、刻划(score)、倒角(chamfer)、倒圆(fillet)等。

PCB面板200包括编程连接器204，其配置成经由编程介质106从编程主机接收数据和/或功率。PCB面板200可以支撑多个功率和/或信号面板(未示出)，其分发功率并且允许PCA 104之间的通信。当PCA 104面板化为PCB面板200时，PCA 104可以通过穿过PCB面板200的折衷区域的电迹线206来传送数据。在该特定的例子中，电迹线206弯曲通过每个PCA 104，有效地形成用于编程或测试的通信链。将一个或多个PCA 104与PCB面板200相分离可以中断或打断通信链。如在该例子中所示出，电迹线206可以在用于到下游编程介质210的连接的编程器连接器210处终止。例如，若干个PCB面板200可以串行连接，允许单个的编程主机102与每个面板的PCA104通信。在其他的情形中，电迹线206可以在通信链的最后一个PCA 104处终止。

每个PCA 104可以经由电迹线206向其他PCA 104或编程主机发送或接收数据。这里，配置为专用集成电路(ASIC)212和NVM128的PCA 104可以使用USB主机接口130和/或USB设备接口132来进行通信。可以基于通信接口来配置电迹线206的参数，例如数量和阻抗。例如，对于USB通信，一对电迹线可以具有90欧姆的差分阻抗以及30欧姆的对地阻抗。替代地或附加地，为了PCA配置和设置目的，PCB面板200可以包括通过结构折衷区域连接到PCA104的附加电迹线(未示出)。例如，这些电迹线可以下拉或上拉各个PCA 104的GPIO以便开机(boot strapping)或寻址。

图3示出面板化为印刷电路板(PCB)面板300的图1的PCA 104的阵列的另一例子。尽管在“12-上”配置中示为支撑12个单个的PCA 104，PCB面板300可以配置成支撑任意合适数目的印刷电路。在PCA组件的各种阶段期间，PCB面板200的网状或树状材料支撑或连接PCA 104(例如，当PCA 104从PCB面板200移除时，PCB材料被丢弃)。该网状或树状材料可以包括迹线，在从PCB面板200分离前，该迹线实现PCA 104之间的连接性。替代地或附加地，PCB300面板的网状或树状部分在结构上折衷，以便通过弯曲或剪断促使每个PCA 104与PCB面板300分离。在该特定的例子中，孔302已经被机器制造成在每个PCA 104周围，形成“鼠齿”，其允许从PCB面板300分离。任意合适的处理可以用于折衷PCB面板300的区域，例如钻孔、布线、刻划、倒角、倒圆等。

PCB面板300包括编程连接器304，其配置成经由编程介质106从编程主机接收数据和/或功率。PCB面板300可以支撑多个功率和/或信号面板(未示出)，其分发功率并且允许与PCA 104通信。当PCA 104面板化为PCB面板300时，PCA 104可以通过穿过PCB面板300的折衷区域的电迹线306来传送数据。在该特定的例子中，电迹线306将每个PCA 104连接到编程连接器304以用于编程或测试。将一个或多个PCA 104与PCB面板300分离将不会中断或干扰通信链路。如在该例子中所示出，编程介质106经由以太网集线器308连接到编程连接器304，其支持与单个编程主机102的多点通信。

每个PCA 104可以经由电迹线306向编程主机发送或接收数据。这里，配置为专用集成电路(ASIC)308和NVM 128的PCA 104可以使用以太网端点134通信，其配置用于低电平以太网连接。这里，以太网端点134以网络栈的前三层为主要特点，这前三层包括物理层310(物理310)、数据层312(数据312)和网络层314(网络314)。实施减小的网络栈可以节省PCA 104的存储器或启动ROM中的宝贵空间。可以基于通信接口来配置电迹线306的参数，例如数量和阻抗。例如，对于以太网通信，两对或四对电迹线可以具有100欧姆的差分阻抗。

替代地或附加地，为了PCA配置和设置目的，PCB面板300可以包括通过结构折衷区域连接到PCA 104的附加电迹线(未示出)。这些电迹线可以下拉或上拉各个PCA 104的GPIO以便开机或寻址。例如，连接到PCA 104的GPIO的电迹线可以编码二进制面板位置，其当与固定信头组合时可以形成唯一的媒体介质控制(MAC)地址。替代地或附加地，每个PCA可以基于组件的唯一标识或基于连接PCB面板300的测试管脚的组合来产生MAC地址。

PCB面板300或PCA 104的附加电迹线也可以与测试点连接，用于传送来自电迹线306的带外数据。例如，可以通过与这些测试点相接触的测试夹具(fixture)的管脚来将启动ROM加载到PCA104。测试夹具可以包括用于进行加载的本地启动ROM，例如包含完整网络栈的串行外围接口(SPI)存储器。然后可以由微处理器120执行该启动ROM以实现经由电迹线306的通信。

尽管关于面板化形式进行示出，上述的配置也可以在一旦PCA104已经从PCB面板分离或“取出”时实现。上述的任意连接可以通过使用单层托盘以及针床(bed-of-nails)测试夹具来实现，其中电迹线实现在测试夹具、托盘或其组合中。

可扩展嵌入式存储器编程技术

下面的讨论描述可扩展嵌入式存储器编程技术。这些技术可以使用先前描述的环境来实现，例如包括在编程主机102上的图1的编程器112和/或包括在PCA 104上的图1的数据中继器124。这些技术包括在图4、5和6中示出的方法，每个方法示为由一个或多个实体执行的操作的集合。这些方法不必限于示出用于执行操作的顺序。进一步，这些方法可以结合彼此使用，无论是由相同的实体、分离的实体还是其任意的组合来实现。在下面讨论的多个部分中，将通过例子参考图1的操作环境100和图2和图3的实体。这样的参考不应该被认为限于操作环境100而是对各种例子之一的示例性描述。

图4绘出用于利用从上游接口接收的代码对下游目标组件进行编程的方法400，包括由图1的数据中继器124执行的操作。

在402处，在第一通信接口处经由电路板的导电迹线接收来自主机设备的数据。这些导电迹线可以穿过电路板的结构折衷区域，例如当印刷电路组件被加工成从电路板分离时创建的“熔塌(webbing)”。主机设备可以是第一通信端口的主编程主机或PCA上游。第一通信接口可以是任意合适的类型，例如USB端口、以太网端口、SPI总线端口等。替代地或附加地，通信接口可以配置成通过GPIO或寄存器位(例如，锁存复位(Latch-on-Reset，LoR)位)来接收数据，该位由电路板驻留其中的文本夹具所设置。

从主机设备接收的数据可以包含用于对PCA的存储器组件进行编程或重新编程的代码。替代地或附加地，数据可以包含用于各个PCA的状态和控制功能的寻址信息。例如，接收数据的PCA可以通过增加数据内的地址来产生地址，由此创建相对于上游PCA或主机设备为唯一的地址。

作为一个例子，考虑图2的上下文中的单个PCA 104，该图2示出连同其他PCA 104一起位于PCB面板200内的PCA 104。这里，ASIC 212的USB设备接口132连接到上游PCA 104的USB主机接口130。ASIC 212的USB主机接口130也连接到下游PCA 104的USB设备接口132。这里假设ASIC 212在USB设备接口132处接收来自上游PCA 104的包括二进制地址信息和存储器映像的数据214。这里，数据中继器124增加二进制地址信息以产生针对PCA 104的唯一地址。

在404处，数据的至少一部分被存储到由电路板的一段所支撑的存储器器件。该段电路板可以包括PCA的组件，包括处理、通信、功率和/或附加存储组件。该段电路板通过电路板的结构折衷区域绑定在一个或多个侧上，实现该段电路板与剩余电路板的分离。该部分数据可以是通过编程或闪存而存储到存储器器件的存储器映像。在一些情形中，在被存储在非易失性存储器器件之前(例如，NAND闪存)，存储器映像可以存储在易失性存储器器件(例如，DRAM)中。

在本例子的上下文中，数据中继器124在PCA 104的NVM 128中存储从上游PCA 104接收的存储器映像216。假设在将存储器映像存储到NVM 128前，存储器映像216被存储在ASIC 212的DRAM(未示出)中。在DRAM中存储数据可以减小对于存储器映像216的验证和/或复制目的数据访问次数。

在406处，经由电路板的其他导电迹线从第二通信接口向目标设备传送数据。如上所述，这些导电迹线可以通过电路板的结构折衷区域。目标设备可以是第二通信端口的另一PCA下游。第二通信接口可以是与第一通信接口相同的类型或是这里描述的任意其他合适类型。

在传输前，可以修改向目标设备传送的数据。如上所述，数据可以包含存储器映射和/或寻址信息。在一些情形中，可以修改寻址信息以包括与产生地址关联的增量。该修改的寻址信息可以使得目标设备和其他下游设备产生唯一的地址。

继续正在进行的例子，数据中继器124从USB主机接口130向下一PCA 104下游传送包括增加的地址信息和存储器映像216的数据218。假设这里数据中继器124从ASIC 212的DRAM转发数据218，其允许在将存储器映像216完全存储到NVM 128之前传输该存储器映像216。这允许存储器映像216和相关联的数据比将存储器映像216逐个地在每个PCA 104的NAM 128之间来往复制更快地通过PCA104的链转发。

可选地，在408处，将状态信息经由电路板的导电迹线从第一通信接口向主机设备传送。该状态信息可以包括唯一地址信息和/或指示向下游目标设备存储或转发数据的进度。例如，状态信息可以指示接收到的数据存储在本地非易失性存储器中并且已将该数据成功地向下游目标设备传送。唯一地址信息可以允许主机确定级联的目标设备序列何时利用存储器映像或其他数据来编程或闪存存储。

总结该例子，数据中继器124向上游PCA 104传送包括PCA 104的唯一地址的状态信息。这里假设该状态信息指示存储器映像216已经存储到NVM 128并且数据218已经传送到下游PCA 104。该状态信息可以通过PCB面板200的PCA 104的链来中继，使得编程主机102能够监视每个PCA 104的状态和/或进度。

图5绘出用于经由多路复用连接对多目标组件进行编程的方法500，包括由图1的数据中继器124所执行的操作。

在502处，两个或更多个目标设备被配置成存储通过PCB的导电迹线从主机设备接收的数据。这些导电迹线可以穿过PCB的结构折衷区域，例如当印刷电路组件被加工成从PCB分离时创建的“熔塌”。主机设备可以是主编程主机，例如编程主机102或另一嵌入式设备。从主机设备接收的数据可以通过多路复用设备，该多路复用设备允许单个主机设备与多个目标设备(诸如集线器或交换机)通信。与主机设备的通信可以符合任意合适的协议或标准，例如USB、以太网、SPI等。

目标设备可以被配置成使用任意合适的手段来存储从主机设备接收的数据。在一些情形中，对存储数据的配置是响应于目标设备连接测试或编程夹具的管脚的。在其他情形中，对目标设备施加功率可以造成目标设备等待预定的时间量(例如5-10秒)以接收来自主机设备102的数据。替代地或附加地，目标设备可以通过GPIO或者寄存器位(例如，锁存复位(LoR)位)来配置，该位由目标设备驻留于其中的PCB面板的测试夹具触点或者附加导体来设置。

作为一个例子，考虑图3的上下文中的各个PCA 104，该图3示出连同其他PCA 104位于PCB面板300内的PCA 104。这里假设ASIC 308的启动ROM 126配置成检查与GPIO关联的寄存器，以便确定是否期待来自编程主机102的数据。另外也假设连接到该GPIO的PCB面板300内的附加导电迹线通过拉低GPIO来指示与编程主机102的附接。响应于寄存器的状态，数据中继器124配置以太网端点134用于与编程主机102通信，并且准备存储经由以太网端点134接收的数据。

在504处，将数据分组从主机设备的通信接口经由PCB的导电迹线向两个或更多个目标设备广播。一旦接收到，可以由两个或更多个目标设备存储广播的数据分组。由主机设备传送的数据分组可以通过允许单个的主机设备与多个目标设备通信的多路复用设备，例如集线器或交换机。例如，以太网交换机可以允许单个的编程主机向任意合适数目的目标设备传送数据。

在本例子的上下文中，编程器112从编程主机102的以太网端口118经由编程介质106向以太网集线器308传送数据316。这里假设数据包括针对PCA 104的NVM 128的存储器映像318。PCA 104的ASIC 308经由以太网端点134接收数据316并且将数据316存储到内部DRAM(未示出)。数据中继器124接着可以将存储器映像318从ASIC 308的DRAM编程到NVM 128，这可以覆写NVM 128内任意现有的代码。通过使得多个目标设备能够同时存储由单个主机广播的数据，当逐个对多个目标设备编程时所通常消耗的时间可以被显著减少。

可选地，在506处，从两个或更多个目标设备接收状态信息。两个或更多个目标设备中的每一个的状态信息可以通过与状态信息关联的地址信息来区分，例如MAC地址。在一些情形中，两个或更多个目标设备的每个可以具有从目标设备的组件的唯一信息生成的唯一MAC地址。在其他的情形中，MAC地址可以基于每个目标设备的GPIO输入，该GPIO输入通过PCB面板内的附加导电迹线或编程夹具的触点来进行配置。替代地或附加地，可以基于唯一地址信息向各个目标设备发送控制和命令信息。

总结该例子，状态信息由PCA 104的每个的相应数据中继器124在完成对存储器映像318的存储时传送状态信息。这里假设状态信息包括对与每个PCA 104通信有用的MAC地址信息。编程主机102接着可以使用该地址信息基于各个情况查询或测试PCB面板300的每个PCA 104。

图6绘出用于向目标设备提供代码以实现编程的方法600。

在602处，与配置成接收启动ROM代码的面板化目标设备建立连接。通过例子，目标设备可以参考图2和图3如上所述进行面板化。在一些情形中，目标设备可以配置成响应于寄存器或锁定设置接收启动ROM代码。在此类的情形中，施方(donor)SPI组件可以位于目标设备的外部，例如在测试或编程夹具上。目标设备也可以等待预定的时间量以接收启动ROM代码。与面板化目标设备的连接可以是任意合适的连接，例如启动SPI接口。

在604处，经由与面板化的目标设备的连接来加载启动ROM代码。可以通过任意合适的编程设备或主机来加载启动ROM代码。在一些情形中，可以从目标设备外部的的施方SPI存储器组件(例如位于编程或测试夹具上的SPI组件)来加载启动ROM代码。

在606处，面板化的目标设备被重启，以使得目标设备执行启动ROM代码。目标设备可以以任意合适的方式来复位，例如，加电循环整个PCB面板，其中目标设备是该PCB面板的一部分。在其他情形中，目标设备可以响应于完成加载启动ROM代码而复位。一旦目标设备开始执行加载的启动ROM代码，可以启用目标设备先前禁用或非运行的能力。例如，通过执行ROM代码(例如，以太网或无线连接)、使得附加的代码(例如，操作系统的代码)加载在面板化的目标设备上，通信接口可以被启用。

可选地，在608处，通过不同的连接发起与执行加载的启动ROM代码的面板化目标设备的通信。该不同的连接可以是任意合适的连接，例如如这里所述的USB连接或以太网连接。一旦发起与不同接口的连接，主机设备可以执行其他的编程或诊断活动。在一些情形中，不同的连接具有比用于加载启动ROM代码更高的带宽。在此类的情形中，使用更高带宽的连接可以减小运行诊断或其他存储器组件所需的时间量。

片上系统

图7示出片上系统(SoC)700，其可以实现这里所述的各种实施方式。SoC可以实现在任意合适的设备中，例如视频游戏控制台，支持IP的电视、台式计算机、膝上型计算机、平板计算机、服务器、支持网络的打印机、机顶盒、打印机、扫描仪、照相机、相框和/或可以实现无线连接技术的任意其他类型的设备。

SoC 700可以与提供用于设备(例如任意这里所列出的设备)的通信耦合所需的电子电路、微处理器、存储器、输入-输出(I/O)逻辑控制、通信接口和组件、其他硬件、固件、和/或软件相集成。SoC700也可以包括耦合SoC的各种组件以便在组件之间进行数据通信的集成数据总线(未示出)。包括SoC 700的无线通信设备也可以利用不同组件的许多组合来实现。在一些情形中，这些不同的组件可以配置成通过无线连接或接口实现这里所述的概念。

在该例子中，SoC 700包括例如输入输出(I/O)逻辑控制702(例如，包括电子电路)和微处理器704(例如，任意的微控制器或数字信号处理器)的各种组件。SoC 700也包括存储器706，其可以是任意类型的RAM、低延时非易失性存储器(例如，闪存存储器)、ROM和/或其他合适的电子数据存储器。SoC 700也可以包括各种固件和/或软件，例如操作系统708，其可以是由存储器706保持并且由微处理器704来执行的计算机可读指令。SoC 700也可以包括其他各种通信接口和组件、通信组件、其他硬件、固件和/或软件。

SoC 700包括数据中继器124、USB主机接口130、USB设备接口132和以太网端点134(实现为上面指出的分离或组合组件)。这些各种组件、功能和/或实体的例子以及他们的相应功能性参考图1和图2中示出的环境100的相应组件来描述。

数据中继器124(单独地或与其他实体组合)可以实现为由存储器706保持并且由微处理器704执行的计算机可读指令，以实现这里所述的各种实施方式和/或特征。数据中继器124也可以提供为与SoC的其他实体集成，例如与I/O逻辑控制器702之一或二者集成，或与SoC 700内的任意基于分组的接口集成。替代地或附加地，数据中继器124和其他组件可以实现为硬件、固件、固定逻辑电路或其任意的组合，该实现是结合SoC 700的I/O逻辑控制702和/或其他信号处理和控制电路来进行的。

尽管特定于结构特征和/或方法操作描述了主题，应当理解在所附权利要求中所限定的主题不必限于上述的特定特征或操作，包括它们被执行的顺序。

Claims

1.一种方法，包括：

在第一通信接口处，经由电路板的导电迹线接收来自主机设备的数据，所述电路板的导电迹线穿过所述电路板的结构折衷区域；

将所述数据的至少一部分存储到存储器器件，所述存储器器件由电路板的一段支撑，所述电路板的所述一段通过所述结构折衷区域绑定在至少一个边缘上；以及

经由第二通信接口将所述数据经由电路板的其他导电迹线向目标设备传输，所述电路板的其他导电迹线穿过所述电路板的所述结构折衷区域。

2.根据权利要求1所述的方法，其中所述电路板的结构折衷区域被钻孔、布线、刻划、倒角、倒圆或机器加工，使得支撑所述电路板的所述一段与所述电路板通过应力可分开。

3.根据权利要求1所述的方法，其中所述主机设备的组件和所述目标设备的组件定位在所述电路板上，并且每个设备的组件由所述电路板的至少一个附加结构折衷区域分开。

4.根据权利要求1所述的方法，其中所述电路板是印刷电路板，并且所述结构折衷区域形成支撑所述存储器器件的电路板的所述一段的周边。

5.根据权利要求1所述的方法，进一步包括基于从主机设备接收的地址信息生成地址，并且使用所述地址向所述主机传送与存储器器件关联的状态信息。

6.根据权利要求1所述的方法，其中所述存储器器件是易失性存储器，并且进一步使得所述数据的一部分从所述易失性存储器被复制到由所述电路板的所述一段所支撑的非易失性存储器器件。

7.根据权利要求1所述的方法，其中所述第一通信接口是通用串行总线(USB)设备接口，并且第二接口是USB主机接口。

8.根据权利要求1所述的方法，其中所述存储器是焊接到所述电路板的所述一段的非易失性存储器，并且所述数据的所述部分包括针对所述非易失性存储器的存储器映像。

9.一种方法，包括：

配置两个或更多个目标设备以存储从主机设备接收的数据，所述两个或更多个目标设备的组件定位在具有结构折衷区域的印刷电路板(PCB)上，所述结构折衷区域将两个或更多个目标设备中的每个目标设备的组件分开；以及

从所述主机设备的通信接口经由所述PCB的导电迹线向所述两个或更多个目标设备广播数据分组，所述PCB的导电迹线穿过所述PCB的结构折衷区域，由所述两个或更多个目标设备将广播的所述数据分组存储到两个或更多个相应的存储器组件。

10.根据权利要求9所述的方法，其中所述PCB的结构折衷区域被钻孔、布线、刻划、倒角、倒圆或机器加工，使得支撑所述目标设备之一的组件的所述PCB的一段与所述PCB通过应力可分开。

11.根据权利要求9所述的方法，其中从所述主机设备广播的所述数据分组根据IEEE 802.3通信标准进行通信。

12.根据权利要求11所述的方法，其中使用以太网集线器或交换机广播所述数据分组。

13.根据权利要求9所述的方法，其中所述两个或更多个目标设备是唯一可寻址的。

14.根据权利要求9所述的方法，其中所述两个或更多个目标设备中的每个目标设备包括只读存储器组件，所述只读存储器组件存储对配置每个目标设备以存储数据有用的信息。

15.一种片上系统(SoC)，包括：

第一通信接口，被配置为用于与编程主机通信；

第二通信接口，被配置为用于与可编程目标设备通信，所述可编程目标设备与SoC共同位于印刷电路板(PCB)上，并且与支撑所述SoC的PCB的一段在物理上是可分开的；

存储器，被配置为用于存储与所述第一通信接口或第二通信接口关联的数据；以及

数据中继器，被配置为用于：

经由所述第一通信接口从所述编程主机接收数据；

将来自所述编程主机的所述数据的至少一部分存储在所述存储器中；以及

经由所述第二通信接口向所述可编程目标设备传输所述数据的至少一部分。

16.根据权利要求15所述的片上系统，其中所述编程主机是与所述SoC共同位于所述PCB上的另一可编程目标设备。

17.根据权利要求15所述的片上系统，其中所述第一通信接口是通用串行总线(USB)设备接口，并且第二接口是USB主机接口。

18.根据权利要求15所述的片上系统，其中所述可编程目标包括包含另一SoC的印刷电路组件，并且与所述PCB在物理上是可分开的。

19.根据权利要求15所述的片上系统，其中所述存储器是易失性存储器，并且所述数据中继器进一步被配置为用于使得所述数据的至少一部分从所述易失性存储器被写到与所述SoC操作性耦合的非易失性存储器。

20.根据权利要求15所述的片上系统，其中所述PCB的导体被配置为用于使得将所述可编程目标设备与所述PCB在物理上分开会切断所述SoC的所述第二接口与所述可编程目标设备的通信链路。