CN102339868A - 带反型隔离层结构的金属半导体场效应晶体管及制作方法 - Google Patents
带反型隔离层结构的金属半导体场效应晶体管及制作方法 Download PDFInfo
- Publication number
- CN102339868A CN102339868A CN2011102575758A CN201110257575A CN102339868A CN 102339868 A CN102339868 A CN 102339868A CN 2011102575758 A CN2011102575758 A CN 2011102575758A CN 201110257575 A CN201110257575 A CN 201110257575A CN 102339868 A CN102339868 A CN 102339868A
- Authority
- CN
- China
- Prior art keywords
- layer
- transoid
- drain electrode
- separator
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
一种应用于微波射频电路的带反型隔离层结构的金属半导体场效应晶体管及制作方法,晶体管包括半绝缘衬底、缓冲层、沟道层与依次形成于沟道层之上的反型隔离层、源极帽层、漏极帽层以及源、漏、栅电极。其制作过程是:在半绝缘衬底上依次生长同质P型的缓冲层和同质N型的沟道层。在沟道层上生长同质P型的反型隔离层。对反型隔离层两端对应于源电极和漏电极位置的区域进行高浓度N型离子注入,形成源极帽层和漏极帽层。刻蚀掉反型隔离层对应于栅电极位置的部分,形成一个凹槽,使沟道层露出于表面。在源极帽层、漏极帽层上制作源电极和漏电极,在凹槽内的沟道层上制作栅电极。本发明的晶体管能提高微波射频电路的功率密度和增益。
Description
技术领域
本发明属于电子技术领域,更进一步涉及微电子技术领域中的带反型隔离层结构的金属半导体场效应晶体管及制作方法。本发明提供的晶体管可应用于微波功放电路,提高电路的功率密度和增益。
背景技术
随着无线通信技术的飞速发展,对大功率微波应用的需求日益迫切。近年来,金属半导体场效应晶体管在微波频段通信和雷达器件中获得了广泛的应用,电路与系统的性能得以不断的提升。目前,在高工作频率例如S波段(3GHz)和X波段(8GHz)实现高功率、高增益成为金属半导体场效应晶体管器件的主流方向。
当前提高器件功率密度的和工作频率的方法主要有两种:一种采取终端处理技术,改善电极边缘区域的电场分布,使器件具有更大的耐高压能力,进而提升器件的输出功率。例如,带场板结构的场效应晶体管就是在形成栅电极时通过引入栅场板来提高器件的击穿电压。第二种方法是在通过对沟道层的结构和参数进行优化来改善耗尽层在沟道层中的分布,进而减小沟道层的电阻和栅电容,提高器件的输出电流和工作频率。
M/A-COM公司申请的专利“双场板金属半导体场效应晶体管及其形成方法”(申请号200610064354.8,公开号CN 101005096A)提供了一种双场板金属半导体场效应晶体管和形成金属半导体场效应晶体管的方法。该结构引入栅极场板和漏极场板可以改善电极边缘的电场分布,从而提高了器件的击穿电压,并且能在一定程度上抑制表面陷阱对载流子的俘获作用,提高输出电流。但是,该专利申请存在的不足是:栅极场板和漏极场板会引入额外的栅漏电容,使器件的特征频率和最高震荡频率下降,影响器件的在高频段工作时的增益。
美商克立股份有限公司申请的专利“具有源极连接的场板的宽带隙场效应晶体管”(申请号200580014866.7,公开号CN 1998089A)公开了一种改进的场效应晶体管结构,该结构通过与源电极相连的场板调制了栅极边缘的电场分布,提高了器件的耐压,并且避免了引入较大的栅漏电容。该技术存在的不足是:该结构提出场板电极在版图布局上需要绕开栅电极来实现连接,增加了版图的复杂程度,进而降低了大栅宽器件的成品率;另一方面,该结构中有多个金属电极与介电材料存在电学连接关系,降低了器件的可靠性。
电子科技大学申请的专利“源漏双凹结构的金属半导体场效应晶体管”(申请号200710048733.2,公开号CN 101022129A)提出了一种应用在高频、大功率领域的金属半导体场效应晶体管结构。通过对栅源和栅漏之间的有源层进行刻蚀形成多个凹槽来实现对耗尽层的控制,并对漂移区的电场分布进行调制。该技术的不足是:在沟道层中引入了多个细线条的图形,破坏了原先沟道层平整的结构,使沟道层中的电势和电场分布变得复杂。对于近年来主流应用的场效应器件,难以进行复杂小图形的精确刻蚀,其结构与当前工艺水平的矛盾制约了该结构的实际应用。
发明内容
为了克服现有技术的不足,本发明的目的在于提供一种带反型隔离层结构的金属半导体场效应晶体管及制作方法,该结构与制作方法在可工艺上简单实现,本发明能提高微波射频电路的功率密度和增益。
带反型隔离层结构的金属半导体场效应晶体管,包括半绝缘衬底、缓冲层、沟道层、反型隔离层、源极帽层、漏极帽层、源电极、漏电极、栅电极。半绝缘衬底之上依次形成缓冲层、沟道层。沟道层之上依次形成反型隔离层、源极帽层、漏极帽层。反型隔离层的杂质类型与沟道层的杂质类型相反,反型隔离层与沟道层产生的耗尽层能实现沟道层中载流子与表面陷阱的隔离。反型隔离层的杂质浓度比沟道层的杂质浓度低2个数量级,以确保反型隔离层与沟道层产生的耗尽层主要扩展在反型隔离层中而对沟道层无负面影响。反型隔离层中形成一个与栅电极长度相等的凹槽,凹槽深至沟道层的上表面,使得栅电极能直接制作于沟道层上;源电极、漏电极分别形成于源极帽层、漏极帽层之上。栅电极形成于凹槽内的沟道层之上。
本发明晶体管的半绝缘衬底、缓冲层、沟道层、反型隔离层、源极帽层、漏极帽层的材料均为半导体材料,包括但不限于硅、锗、砷化镓、氮化镓、碳化硅、金刚石。
本发明的制作方法包括如下步骤:
(1)衬底预处理
1a)依次使用丙酮、甲醇、去离子水对半绝缘衬底样片进行清洗;
1b)采用微电子工艺中的标准RCA清洗工艺去除样片表面的杂质和氧化层;
(2)生长缓冲层:采用金属氧化物化学气相淀积方法在半绝缘衬底样片正面生长同质P型的缓冲层,掺杂杂质采用硼;
(3)生长沟道层:采用金属氧化物化学气相淀积方法在缓冲层上生长同质N型的沟道层,掺杂杂质采用磷;
(4)生长反型隔离层:采用金属氧化物化学气相淀积方法在沟道层上生长同质P型的反型隔离层,厚度为0.05~0.15微米,掺杂杂质采用硼,掺杂浓度为3×1015cm-3~7×1015cm-3;
(5)形成源极、漏极帽层:采用高浓度磷离子注入的方法对反型隔离层两端对应于源电极和漏电极位置区域进行高浓度掺杂,形成源极帽层和漏极帽层;
(6)刻蚀栅下缓冲:采用电感耦合等离子体刻蚀的方法刻蚀反型隔离层对应于栅电极位置的部分,在反型隔离中形成一个凹槽,凹槽的宽度等于栅电极长度,凹槽的深度等于反型隔离层厚度;
(7)制作源、漏电极
7a)采用等离子溅射的方法在源极帽层和漏极帽层上制作源电极和漏电极,
7b)在900~1200℃的氮气氛围中进行3~10分钟的退火,形成欧姆接触;
(8)制作栅电极:采用电子束蒸发的方法在反型隔离层凹槽内的沟道层上制作栅电极,栅电极是由镍/钛/金三层金属构成的多金属层结构,多层金属层的厚度为
本发明与现有技术相比具有以下优点:
第一,本发明通过在沟道层表面引入反型隔离层,抑制了表面陷阱对沟道层内载流子的俘获效应,进而增大了沟道电导,克服了现有技术通过引入场板来抑制陷阱俘获效应而引起其它负面效应,由此使得本发明在不引入额外的栅漏电容的情况下提高了器件的输出电流。
第二,本发明的反型隔离层与沟道层产生的耗尽层引入了新的耗尽层电场,改善了原先栅电极边缘单一电场峰值的分布情况,不需要引入额外的场板电极连接,克服了现有技术中通过栅极场板来调制电场分布而引入了寄生电容的和通过源极场板来调制电场分布而增加了电极连接路径的缺点,由此使得本发明在不引入额外的电容并且不增加版图的复杂程度的前提下提高器件的击穿电压。
第三,本发明的沟道层为平整结构,规避了现有技术中对沟道层进行多次细线条刻蚀以改变沟道形状的复杂工艺,由此使得本发明在不增加制造工艺难度的情况下改善器件的直流和交流特性。
附图说明
图1为本发明的结构示意图;
图2为本发明实施例的制作方法流程图
具体实施方式
下面结合附图对本发明做进一步详细描述。
图1所示的本发明结构图中,包括半绝缘衬底;缓冲层;沟道层;反型隔离层;源极帽层;漏极帽层;源电极;漏电极;栅电极。半绝缘衬底之上依次形成缓冲层、沟道层。沟道层之上依次形成反型隔离层、源极帽层、漏极帽层。反型隔离层的杂质类型与沟道层的杂质类型相反,反型隔离层与沟道层产生的耗尽层能实现沟道层中载流子与表面陷阱的隔离,反型隔离的厚度为0.05~0.15微米,以较好地实现其隔离作用。反型隔离层的杂质浓度为3×1015cm-3~7×1015cm-3,低于沟道层的杂质浓度2个数量级,以确保反型隔离层与沟道层产生的耗尽层主要扩展在反型隔离层中而对沟道层无负面影响。反型隔离层中形成一个与栅电极长度相等的凹槽,凹槽深度等于反型隔离层的厚度,使得栅电极能直接制作于沟道层上;源电极、漏电极分别形成于源极帽层、漏极帽层之上。栅电极形成于凹槽内的沟道层之上。本发明晶体管的半绝缘衬底、缓冲层、沟道层、反型隔离层、源极帽层、漏极帽层的材料均为半导体材料,包括但不限于硅、锗、砷化镓、氮化镓、碳化硅、金刚石。
参照图2,对本发明的制作方法通过以下三种实施例予以说明。
实施例1,包括如下步骤:
步骤1,衬底预处理。
依次采用丙酮、甲醇、去离子水对半绝缘衬底样片进行清洗,再用微电子工艺中的标准RCA清洗工艺对去除样片表面的杂质和氧化层。
步骤2,生长缓冲层。
在经过预处理的衬底样片正面通过金属氧化物半导体化学气相淀积的方法生长同质P型的缓冲层,缓冲层厚度为0.4微米,掺杂杂质采用硼,掺杂浓度为4×1015cm-3。
步骤3,生长沟道层。
在缓冲层上通过金属氧化物半导体化学气相淀积的方法生长同质N型的沟道层,厚度为0.2微米,掺杂杂质采用磷,掺杂浓度为1×1017cm-3。
步骤4,生长反型隔离冲层。
在缓冲层上通过金属氧化物半导体化学气相淀积的方法生长同质P型的反型隔离层,厚度为0.05微米,掺杂杂质采用硼,掺杂浓度为3×1015cm-3。
步骤5,形成源极、漏极帽层。
在反型隔离层两端用以制作源电极和漏电极的区域进行高浓度磷离子注入,形成高掺杂浓度的源极帽层和漏极帽层。注入能量为50KeV,注入剂量为2×1018cm-2。
步骤6,刻蚀反型隔离层。
采用电感耦合等离子体刻蚀的方法刻蚀掉反型隔离层对应于栅电极位置的部分,形成一个凹槽,刻蚀深度等于0.05微米,使沟道层露出于表面。
步骤7,制作源、漏电极。
步骤8,制作栅电极。
采用电子束蒸发的方法在反型隔离层上形成镍/钛/金的多层金属层的栅电极结构。栅电极包括直接与反型隔离层接触的肖特基接触层,肖特基接触层材料为钛,栅电极还还包括肖特基接触层之上的第一覆盖层,第一覆盖层材料为铂,栅电极还进一步包括第一覆盖层之上的第二覆盖层,第二覆盖层材料为金。镍/钛/金多层金属层的厚度为
实施例2,包括如下步骤:
步骤1,衬底预处理。
依次采用丙酮、甲醇、去离子水对半绝缘衬底样片进行清洗,再用微电子工艺中的标准RCA清洗工艺对去除样片表面的杂质和氧化层。
步骤2,生长缓冲层。
在经过预处理的衬底样片正面通过金属氧化物半导体化学气相淀积的方法生长同质P型的缓冲层,缓冲层厚度为0.5微米,掺杂杂质采用硼,掺杂浓度为5×1015cm-3。
步骤3,生长沟道层。
在缓冲层上通过金属氧化物半导体化学气相淀积的方法生长同质N型的沟道层,厚度为0.25微米,掺杂杂质采用磷,掺杂浓度为2×1017cm-3。
步骤4,生长反型隔离层。
在缓冲层上通过金属氧化物半导体化学气相淀积的方法生长同质P型的反型隔离层,厚度为0.1微米,掺杂杂质采用硼,掺杂浓度为5×1015cm-3。
步骤5,形成源极、漏极帽层。
在反型隔离层两端用以制作源电极和漏电极的区域进行高浓度磷离子注入,形成高掺杂浓度的源极帽层和漏极帽层。注入能量为50KeV,注入剂量为2×1018cm-2。
步骤6,刻蚀反型隔离层。
采用电感耦合等离子体刻蚀的方法刻蚀掉反型隔离层对应于栅电极位置的部分,形成一个凹槽,刻蚀深度等于0.1微米,使沟道层露出于表面。
步骤7,制作源、漏电极。
步骤8,制作栅电极。
采用电子束蒸发的方法在反型隔离层上形成镍/钛/金的多层金属层的栅电极结构。栅电极包括直接与反型隔离层接触的肖特基接触层,肖特基接触层材料为钛,栅电极还还包括肖特基接触层之上的第一覆盖层,第一覆盖层材料为铂,栅电极还进一步包括第一覆盖层之上的第二覆盖层,第二覆盖层材料为金。镍/钛/金多层金属层的厚度为
实施例3,包括如下步骤:
步骤1,衬底预处理。
依次采用丙酮、甲醇、去离子水对半绝缘衬底样片进行清洗,再用微电子工艺中的标准RCA清洗工艺对去除样片表面的杂质和氧化层。
步骤2,生长缓冲层。
在经过预处理的衬底样片正面通过金属氧化物半导体化学气相淀积的方法生长同质P型的缓冲层,缓冲层厚度为0.6微米,掺杂杂质采用硼,掺杂浓度为6×1015cm-3。
步骤3,生长沟道层。
在缓冲层上通过金属氧化物半导体化学气相淀积的方法生长同质N型的沟道层,厚度为0.3微米,掺杂杂质采用磷,掺杂浓度为3×1017cm-3。
步骤4,生长反型隔离层。
在缓冲层上通过金属氧化物半导体化学气相淀积的方法生长同质P型的反型隔离层,厚度为0.15微米,掺杂杂质采用蹦,掺杂浓度为7×1015cm-3。
步骤5,形成源极、漏极帽层。
在反型隔离层两端用以制作源电极和漏电极的区域进行高浓度磷离子注入,形成高掺杂浓度的源极帽层和漏极帽层。注入能量为50KeV,注入剂量为2×1018cm-2。
步骤6,刻蚀反型隔离层。
采用电感耦合等离子体刻蚀的方法刻蚀掉反型隔离层对应于栅电极位置的部分,形成一个凹槽,刻蚀深度等于0.15微米,使沟道层露出于表面。
步骤7,制作源、漏电极。
步骤8,制作栅电极。
采用电子束蒸发的方法在反型隔离层上形成镍/钛/金的多层金属层的栅电极结构。栅电极包括直接与反型隔离层接触的肖特基接触层,肖特基接触层材料为钛,栅电极还还包括肖特基接触层之上的第一覆盖层,第一覆盖层材料为铂,栅电极还进一步包括第一覆盖层之上的第二覆盖层,第二覆盖层材料为金。镍/钛/金多层金属层的厚度为
本发明的晶体管在实际应用中,反型隔离层与沟道层之间产生的耗尽层能实现对沟道层中的载流子与表面陷阱的隔离,抑制表明陷阱的俘获作用;并且由于反型隔离层的杂质浓度比沟道层的杂质浓度2个数量级,因此它们之间产生的耗尽层主要扩展在反型隔离层中而不是沟道层中,使得本发明在不引入负面效应的情况下对表面陷阱起到了良好的隔离效果,本发明的晶体管能提高微波功放电路增益。此外,本发明的晶体管在工作时,反型隔离层与沟道层之间产生的耗尽层能引入新的电场,改善了原先栅电极边缘单一电场峰值的分布情况,进而提高了器件的击穿电压,使得本发明的晶体管在应用中能提高微波功放电路的功率密度。
Claims (8)
1.带反型隔离层结构的金属半导体场效应晶体管,包括半绝缘衬底、缓冲层、沟道层、反型隔离层、源极帽层、漏极帽层、源电极、漏电极和栅电极,其特征在于,所述半绝缘衬底之上依次形成缓冲层、沟道层;沟道层之上依次形成反型隔离层、源极帽层、漏极帽层;反型隔离层中形成一个与栅电极长度相等的凹槽,凹槽深至沟道层的上表面;源电极、漏电极分别形成于源极帽层、漏极帽层之上;栅电极形成于凹槽内的沟道层之上。
2.根据权利要求1所述的带反型隔离层结构的金属半导体场效应晶体管,其特征在于,所述反型隔离层的杂质类型与沟道层的杂质类型相反。
3.根据权利要求1所述的带反型隔离层结构的金属半导体场效应晶体管,其特征在于,反型隔离层的杂质浓度比沟道层的杂质浓度低2个数量级。
4.根据权利要求1所述的带反型隔离层结构的金属半导体场效应晶体管,其特征在于,所述半绝缘衬底、缓冲层、沟道层、反型隔离层、源极帽层、漏极帽层的材料均为半导体材料。
5.带反型隔离层结构的金属半导体场效应晶体管制作方法,包括如下步骤:
(1)衬底预处理
1a)依次使用丙酮、甲醇、去离子水对半绝缘衬底样片进行清洗;
1b)采用微电子工艺中的标准RCA清洗工艺去除样片表面的杂质和氧化层;
(2)生长缓冲层:采用金属氧化物化学气相淀积方法在半绝缘衬底样片正面生长同质P型的缓冲层,掺杂杂质采用硼;
(3)生长沟道层:采用金属氧化物化学气相淀积方法在缓冲层上生长同质N型的沟道层,掺杂杂质采用磷;
(4)生长反型隔离层:采用金属氧化物化学气相淀积方法在沟道层上生长同质P型的反型隔离层,厚度为0.05~0.15微米,掺杂杂质采用硼,掺杂浓度为3×1015cm-3~7×1015cm-3;
(5)形成源极、漏极帽层:采用高浓度磷离子注入的方法对反型隔离层两端对应于源电极和漏电极位置区域进行高浓度掺杂,形成源极帽层和漏极帽层;
(6)刻蚀栅下缓冲:采用电感耦合等离子体刻蚀的方法刻蚀反型隔离层对应于栅电极位置的部分,在反型隔离中形成一个凹槽,凹槽的宽度等于栅电极长度,凹槽的深度等于反型隔离层厚度;
(7)制作源、漏电极
7a)采用等离子溅射的方法在源极帽层和漏极帽层上制作源电极和漏电极,
7b)在900~1200℃的氮气氛围中进行3~10分钟的退火,形成欧姆接触;
(8)制作栅电极:采用电子束蒸发的方法在反型隔离层凹槽内的沟道层上制作栅电极,所述的栅电极是由镍/钛/金三层金属构成的多金属层结构,多层金属层的厚度为
6.根据权利要求5所述的带反型隔离层结构的金属半导体场效应晶体管制作方法,其特征在于步骤(2)所述的缓冲层厚度为0.4~0.6微米,掺杂浓度为4×1015cm-3~6×1015cm-3。
7.根据权利要求5所述的带反型隔离层结构的金属半导体场效应晶体管制作方法,其特征在于步骤(3)所述的沟道层厚度为0.2~0.3微米,掺杂浓度为1×1017cm-3~3×1017cm-3。
8.根据权利要求5所述的带反型隔离层结构的金属半导体场效应晶体管制作方法,其特征在于步骤(5)所述离子注入的注入能量为50eV,注入剂量为2×1018cm-2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110257575 CN102339868B (zh) | 2011-09-01 | 2011-09-01 | 带反型隔离层结构的金属半导体场效应晶体管及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110257575 CN102339868B (zh) | 2011-09-01 | 2011-09-01 | 带反型隔离层结构的金属半导体场效应晶体管及制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102339868A true CN102339868A (zh) | 2012-02-01 |
CN102339868B CN102339868B (zh) | 2013-08-14 |
Family
ID=45515485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110257575 Expired - Fee Related CN102339868B (zh) | 2011-09-01 | 2011-09-01 | 带反型隔离层结构的金属半导体场效应晶体管及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102339868B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107546225A (zh) * | 2016-06-24 | 2018-01-05 | 恩智浦有限公司 | 半导体开关装置 |
CN114023805A (zh) * | 2021-10-18 | 2022-02-08 | 西安电子科技大学 | 具有P型掺杂区和凹陷缓冲层的4H-SiC金属半导体场效应管 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0518683A1 (en) * | 1991-06-14 | 1992-12-16 | Cree Research, Inc. | High power, high frequency metal-semiconductor field-effect transistor formed in silicon carbide |
US20030075719A1 (en) * | 2001-10-24 | 2003-04-24 | Saptharishi Sriram | Delta doped silicon carbide metal-semiconductor field effect transistors and methods of fabricating delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure |
CN101040387A (zh) * | 2004-03-12 | 2007-09-19 | 半南实验室公司 | 自对准碳化硅半导体器件 |
US20080303036A1 (en) * | 2007-06-08 | 2008-12-11 | Nissan Motor Co., Ltd. | Method of manufacturing semiconductor device and semiconductor device manufactured thereof |
-
2011
- 2011-09-01 CN CN 201110257575 patent/CN102339868B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0518683A1 (en) * | 1991-06-14 | 1992-12-16 | Cree Research, Inc. | High power, high frequency metal-semiconductor field-effect transistor formed in silicon carbide |
US20030075719A1 (en) * | 2001-10-24 | 2003-04-24 | Saptharishi Sriram | Delta doped silicon carbide metal-semiconductor field effect transistors and methods of fabricating delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure |
CN101040387A (zh) * | 2004-03-12 | 2007-09-19 | 半南实验室公司 | 自对准碳化硅半导体器件 |
US20080303036A1 (en) * | 2007-06-08 | 2008-12-11 | Nissan Motor Co., Ltd. | Method of manufacturing semiconductor device and semiconductor device manufactured thereof |
Non-Patent Citations (1)
Title |
---|
SONG KUN等: "Characteristics and optimization of 4H-SiC MESFET with a novel p-type spacer layer incorporated with a field-plate structure based on improved trap models", 《JOURNAL OF SEMICONDUCTORS》, vol. 32, no. 7, 31 July 2011 (2011-07-31) * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107546225A (zh) * | 2016-06-24 | 2018-01-05 | 恩智浦有限公司 | 半导体开关装置 |
CN114023805A (zh) * | 2021-10-18 | 2022-02-08 | 西安电子科技大学 | 具有P型掺杂区和凹陷缓冲层的4H-SiC金属半导体场效应管 |
Also Published As
Publication number | Publication date |
---|---|
CN102339868B (zh) | 2013-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110473916B (zh) | 一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法 | |
CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
CN102709320B (zh) | 纵向导通的GaN基MISFET 器件及其制作方法 | |
CN108417617B (zh) | 碳化硅沟槽型MOSFETs及其制备方法 | |
CN102184956A (zh) | 纵向导通的GaN增强型MISFET器件及其制作方法 | |
CN110571275A (zh) | 氧化镓mosfet的制备方法 | |
CN112864249A (zh) | 低栅漏电荷的沟槽型功率半导体器件及其制备方法 | |
CN117080269A (zh) | 一种碳化硅mosfet器件及其制备方法 | |
CN113314613A (zh) | 具有雪崩电荷渡越缓冲层的碳化硅mosfet器件及制备方法 | |
US6127695A (en) | Lateral field effect transistor of SiC, a method for production thereof and a use of such a transistor | |
CN107154426A (zh) | 一种提高硅基GaN HEMT关态击穿电压的器件结构及实现方法 | |
CN102290434B (zh) | 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法 | |
CN109950323A (zh) | 极化超结的ⅲ族氮化物二极管器件及其制作方法 | |
CN111739801B (zh) | 一种SOI基p-GaN增强型GaN功率开关器件的制备方法 | |
KR102626266B1 (ko) | 매립된 p형 층을 갖는 3족 질화물 고전자 이동도 트랜지스터 및 이를 제조하기 위한 공정 | |
CN102339868B (zh) | 带反型隔离层结构的金属半导体场效应晶体管及制作方法 | |
US20220367697A1 (en) | Group iii-nitride transistors with back barrier structures and buried p-type layers and methods thereof | |
CN115376919A (zh) | 一种增强型GaN功率器件及其制备方法 | |
CN113270474B (zh) | 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 | |
CN111739800B (zh) | 一种SOI基凹栅增强型GaN功率开关器件的制备方法 | |
CN115117151A (zh) | 一种具复合元胞结构的igbt芯片及其制作方法 | |
CN209766426U (zh) | 一种沉积多晶AlN的常关型HEMT器件 | |
CN111384171B (zh) | 高沟道迁移率垂直型umosfet器件及其制备方法 | |
EP1163696B1 (en) | A LATERAL FIELD EFFECT TRANSISTOR OF SiC, A METHOD FOR PRODUCTION THEREOF AND A USE OF SUCH A TRANSISTOR | |
CN220324465U (zh) | 一种耐压氮化镓器件的结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130814 Termination date: 20200901 |