CN102272792B - 用于输入数据的分段处理的数据处理装置、使用该装置的系统和用于数据传送的方法 - Google Patents

用于输入数据的分段处理的数据处理装置、使用该装置的系统和用于数据传送的方法 Download PDF

Info

Publication number
CN102272792B
CN102272792B CN200980154146.9A CN200980154146A CN102272792B CN 102272792 B CN102272792 B CN 102272792B CN 200980154146 A CN200980154146 A CN 200980154146A CN 102272792 B CN102272792 B CN 102272792B
Authority
CN
China
Prior art keywords
data
group
processor
data processing
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980154146.9A
Other languages
English (en)
Other versions
CN102272792A (zh
Inventor
尼克·墨菲
菲利普·劳斯
李泰齐
卓猷丁
保罗·波廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Creative Technology Ltd
Original Assignee
Creative Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Creative Technology Ltd filed Critical Creative Technology Ltd
Publication of CN102272792A publication Critical patent/CN102272792A/zh
Application granted granted Critical
Publication of CN102272792B publication Critical patent/CN102272792B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053Vector processors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

提供了一种用于输入数据的分段处理的数据处理装置。该装置包括:以串联结构连接的多个数据处理器,多个数据处理器能够通过视频总线来相互发送离散数据包,多个数据处理器被划分成多个数据处理组;以及中央控制器,其耦合到多个数据处理器,中央控制器用于控制输入数据向多个数据处理组的分配,中央控制器还用于控制输出数据从该装置的发送。该装置结合了用于数据处理器之间的数据传送的若干不同的方法并且具有将描述的若干应用。

Description

用于输入数据的分段处理的数据处理装置、使用该装置的系统和用于数据传送的方法
技术领域
本发明涉及一种用于数据处理的装置,主要涉及输入数据的分段处理。还公开了该装置的应用以及用于数据传送的方法。
背景技术
数据处理器的量化计算能力的提高已经导致了用于为用户再现媒体内容的装置的改进。通常,媒体内容可以说是高清晰格式的,其中高清晰与媒体内容的图像质量以及媒体内容的音频质量的清楚度有关。应当明白,高清晰图像质量通常被理解为是指至少1080p(1920x1080的分辨率)的分辨率,而高清晰音频质量通常被理解为是指收听者可以清楚地听到的音频质量(包括语言、背景音和特效)。还应当注意,媒体内容可以包括视频会议系统。
前述用于辅助高清晰媒体内容的再现的装置通常需要比从单个数据处理器可获得的性能更高的性能。通常,两个或更多个数据处理器被用来实现所需要的性能,但是如果数据不能以足够的速度(传输速率)在数据处理器之间传送,则会失败。为了管理前述装置的成本,被选择在装置中使用的处理器通常是低成本的处理器,这些处理器没有大量用作处理器到处理器连接的可用数据引脚。
通常,主要用于处理媒体内容的低成本处理器将具有用于驱动显示器的输出视频总线,并且将类似地具有用于从感测器接受数据的输入总线。一个处理器的输出视频总线可以连接到另一处理器的输入总线来形成数据传送信道,如果协议兼容的话。然而,视频总线被涉及为将数据连续地成流,并且不适合传送离散的数据包。此外,已知的视频的特性涉及其如何利用相同的定时重复每帧,并且该特性通常被用来在准备下一帧时以FIFO方式加载数据。视频传送的连续特质使得难以针对在需要时发生的没有周期性行为的传统的数据传送使用相同的协议。
因此,希望提供这样一种装置,其将视频总线用作数据传送信道来对媒体内容进行数据处理,而不遭受与装置的成本和性能二者有关的损害。
发明内容
在第一个方面,提供了一种数据处理装置,用于输入数据的分段处理。所述装置包括:多个数据处理器,所述多个数据处理器以串联结构连接,所述多个数据处理器能够通过视频总线来相互发送离散数据包,所述多个数据处理器被划分成多个数据处理组;以及中央控制器,该中央控制器耦合到所述多个数据处理器,该中央控制器用于控制输入数据向所述多个数据处理组的分配,中央控制器还用于控制输出数据从所述装置的发送。有利的是,所述多个数据处理组中的每个数据处理组用于处理该输入数据的至少一个片段。
通过所述视频总线发送离散数据包包括:发送数据到第一数据处理器的输出视频总线;在第二数据处理器的输入视频总线处接收所述数据;从所述第一数据处理器发送控制信号;以及在所述第二数据处理器处接收所述控制信号。优选地,控制信号决定去往所述第二数据处理器的数据的流。控制信号可以使用例如I2C总线、SPI总线和通用输入/输出引脚等中的至少一者来发送。
优选地,该装置还包括:当第一离散数据包在所述第二数据处理器处被接收到时被从所述第二数据处理器发送给所述第一数据处理器的中断,该中断用于向所述第一数据处理器指示所述第一离散数据包在第二数据处理器处被接收到。通过利用垂直消隐周期和水平消隐周期内的同步信号给予每个包垂直消隐周期和水平消隐周期二者,所述离散数据包被格式化为看起来就像是视频帧。
有利的是,所述多个数据处理器的数目决定该装置的量化处理能力。另外,多个数据处理组中的每个数据处理组可以包括组控制器,该组控制器是该数据处理组中的多个数据处理器中的一个数据处理器,该组控制器被永久或临时地指定。所述组控制器可以根据至少一个参数来在所述数据处理组的数据处理器之间分配用于处理的数据,参数例如是每个数据处理器上的逻辑负荷和每个数据处理器的物理位置等等。
在另一个方面,提供了一种视频会议系统,其采用前述装置,其中每个数据处理组至少一个任务,任务例如是对来自所述视频会议的参与方的输入数据进行解码,根据用户偏好或预定的呈现布置来合成用于传送给所述视频会议中的参与方的输出数据,将合成的输出数据编码为预定的质量,以及前述的任意组合等等。
有利的是,所述合成的输出数据的质量是根据至少一个参数来传送的,参数例如是每个接收方的视频会议系统配置和每个接收方的可用数据带宽等等。
还提供了一种用于采用前述装置使用射线跟踪来生成图像的系统。每个数据处理组被用于至少一个任务,任务例如是处理所述图像的离散部分,组合所述图像的离散部分,和处理后续图像的离散部分等等。有利的是,该系统使得多个射线跟踪的图像被以更快的速率显示,因为后续的图像已经被处理并且在等待显示。
另一个方面提供了一种用于通过视频总线在第一数据处理器和第二数据处理器之间传送离散数据包的方法。该方法包括:发送数据到所述第一数据处理器的输出视频总线;在所述第二数据处理器的输入视频总线处接收所述数据;从所述第一数据处理器发送控制信号;以及在所述第二数据处理器处接收所述控制信号。优选地,控制信号决定去往所述第二数据处理器的数据的流。控制信号使用例如I2C总线、SPI总线和通用输入/输出引脚等中的至少一者来发送。
该方法还可以包括当第一离散数据包在所述第二数据处理器处被接收到时被从所述第二数据处理器发送给所述第一数据处理器的中断,该中断用于向所述第一数据处理器指示所述第一离散数据包在第二数据处理器处被接收到。通过利用垂直消隐周期和水平消隐周期内的同步信号给予每个包垂直消隐周期和水平消隐周期二者,所述离散数据包可以被格式化为看起来就像是视频帧。优选的是,所述视频帧的行数使用{v*d/h}来确定并且所述视频帧的长度使用d/(所述视频帧的行数)来确定。
在最后一个方面中,提供了一种用于数据处理器之间的数据包的流控制的方法。该方法包括:从发送处理器发送数据;以及在接收处理器处接收数据,该接收处理向所述发送处理器输出两个信号,这两个信号指示四个状态:一个等待状态、两个就绪状态和一个错误状态。优选地,所述发送处理器,在所述两个信号中的一个信号处于“就绪”状态时发送新包,在所述两个信号中没有信号处于“就绪”状态时不发送新包,并且在两个信号都处于“就绪”状态时重新发送之前的数据包。
有利的是,针对所述等待状态和任何就绪状态之间或者所述错误状态和任何就绪状态之间的变迁,被指定给每个状态的值被格雷编码。任何就绪状态之间的信号变迁可以经历所述等待状态。有利的是,从就绪状态到所述等待状态的信号变迁指示所述发送处理器可以释放与最后发送的包相关联的资源。
附图说明
为了本发明可以被透彻理解并且易于付诸实践,现在将通过非限制性示例的方式来仅描述本发明的优选实施例,该描述参考附图进行。
图1示出本发明的装置的示意图。
图2示出在两个数据处理器之间通过视频总线进行的通信的示意图。
图3示出在三个数据处理器之间通过视频总线进行的通信的示意图。
图4示出如图3中所示的三个数据处理器之间的流控制的示意图。
图5示出图1的装置的第一应用的示意性概图。
图6示出图1的装置的第二应用的示意性概图。
图7示出控制信号的定时的示例。
图8示出本发明的数据传输的方法的处理流程。
图9示出在两个数据处理器之间使用握手处理的通信的示意图。
图10示出从接收处理器开始的各种状态中的可能路径。
图11示出其中就绪状态和等待和错误状态之间的变迁被格雷编码的逻辑表。
图12示出来自接收处理器的各种状态中避免就绪状态之间的直接变迁的可能路径。
图13示出本应用的流控制的处理流。
具体实施方式
参考图1,提供了用于输入数据28的分段处理的数据处理装置20的示意图。数据处理装置20可以包括以串联结构连接的多个数据处理器22。多个数据处理器22可以通过视频总线24相互传送离散的数据包。在多个数据处理器22中,控制信号可以从接收处理器被传送给传送处理器。
在说明书的随后部分中将更详细地描述离散数据包通过视频总线24从一个数据处理器向另一个数据处理的传送。类似地,在说明书的稍后部分中还将更详细地描述控制信号在多个数据处理器22之间的传送。应当明白,在数据处理器22之间的通过由串联连接提供的数据信道的数据传输速率通常在物理上受可用于内部处理器连接的引脚数的限制。装置20中所使用的数据处理器22可以是相同的或者不同的,并且可以使用不同数据处理器22,只要用于内部处理器连接的引脚的数目与数据处理器22相兼容(不一定匹配)即可。
如图1中所示,以串联结构连接的多个数据处理器22可被划分成多个数据处理组32、34和36。组1(32)、组2(34)和组N(36)被示出来图示出数据处理装置20中的数据处理组32、34和36。应当明白,在数据处理装置20中可以有多于三个的数据处理组。还应当明白,每个数据处理组中的许多数据处理器22可以是可变的。
数据处理装置20也可以包括中央控制器26,中央控制器26耦合到多个数据处理器22以用于控制数据向多个数据处理组32、34和36中的每一个的分配。应当明白,中央控制器26可以与装置200中所使用的处理器22相同或不同。中央控制器26可以确定输入数据28的哪个片段由哪个数据处理组32、34、36处理。此外,中央控制器26也可以向特定数据处理组分配(一个或多个)特定数据处理器22来支撑特定数据组的处理能力。这是有利的,这是因为如果对于所要执行的特定任务,数据处理组需要更多的处理能力,则因为用于每个数据处理组的处理能力是动态的并且取决于用于该数据处理组的处理需求所以其不会缺少所需要的处理能力。输入数据28的片段可以是输入数据28的一部分或一个分段。此外,中央控制器26也可以用于控制输出数据30从装置20的传送。输出数据30是已被多个数据处理组32、34、36处理后的数据。
图1示出以串联结构连接的多个数据处理器22。离散数据包经由每个数据处理器22的视频总线被从组1(32)中的数据处理器22传递到组2(34)中的对应数据处理器22。为了辅助离散数据包经由视频总线24的传输,通过利用垂直消隐和水平消隐周期内的同步信号给予每个包垂直消隐和水平消隐周期,离散数据包可以被格式化为看起来像视频帧。例如,来自(组1(32)中的)处理器2的数据被示出被传送给处理器6。随后,来自(组2(34)中的)处理器6的数据也被示出通过视频总线24被传送给(组N(36)中)处理器10。应当明白,从一个数据处理器22到另一数据处理器22的数据也可以使用数据处理器22之间的串联连接的数据信道来传送。
多个数据处理器22的数目可以决定装置20的量化处理能力。例如,10个处理速度为1GHz的数据处理器22的串联连接将意味着装置20的速率将为10GHz的处理速度(从10x 1GHz得出)。作为另一示例,8个0.5GHz的数据处理器22和12个1.2GHz的数据处理器22的串联连接将意味着装置20的速率将为18.4GHz的处理速度(从[8x 0.5GHz]+[12x 1.2GHz]得出)。装置20的量化处理能力可以使用多个数据处理器22的简单加算来确定,这是因为装置20使得多个数据处理器22能够实质上并行地而不是串行地处理数据。应当明白,装置20的量化处理能力可以通过使用更快的处理器或增加更多的处理器来增强。
在装置20中,多个数据处理组32、34、36中的每一个都包括组控制器,该组控制器是数据处理组32、34、36中的多个数据处理器22中的任一个。组控制器可以例如由中央控制器26指定并且将从中央控制器26接收用于控制该组控制器是其一部分的那个数据处理组的指令。应当明白,由中央控制器26进行的针对处理组32、34、36中任一个的组控制器的指定可以是永久的或临时的。应当注意,临时的应当理解成表示不是无限的一段时间。组控制器可以根据至少一个参数来在数据处理组的多个数据处理器22中分配用于处理的数据,参数例如是每个数据处理器22上的逻辑/工作负荷、装置20中的每个数据处理器22的物理位置等等。装置20中的每个数据处理器22的物理位置可能影响数据达到进行处理的数据处理器22所花费的时间,从而影响数据的处理时间。
以下部分将更详细地描述离散数据包如何通过视频总线24在数据处理器22之间被传送。当描述离散数据包如何通过视频总线24在多个数据处理器22之间被传送时,将参考图2至图4、图7和图8。
典型视频总线包括数据和定时信号,即垂直_同步、水平_同步、有效数据、数据和时钟。前述数据和定时信号可以统称为控制信号。在视频输出设备通常从图像捕获设备接收前述信号时,视频输出设备通常将前述信号推给显示器。定时信号(垂直_同步和水平_同步)通常被用来指示视频数据何时有效以及行和帧何时完成。
在图7中示出控制信号的形式的简化示例。参考图7中的“垂直_同步”行,当一帧开始时,该信号处于“1”状态。类似地,参考图7中的“水平_同步”行,当一行开始时,该信号处于“1”状态。在图7中,当“数据”信号携带所要接收的信息时,“数据有效”信号处于“1”状态。“数据有效”信号在数据传送的临时/周期暂停期间在一行内可以被设置为“0”状态。应当明白,前述信号的极性可以反转,因此“1”状态和“0”状态不是绝对的而是取决于信号的极性。
参考图2和图8,示出用于分别通过视频总线在第一数据处理器22(a)和第二数据处理器22(b)之间传送离散数据包的方法80的示意图和处理流程。方法80允许信号帧(数据的离散包)被传送。方法80用来将单个数据包从第一数据处理器22(a)传送至第二数据处理器22(b)。当随后的单个视频帧被发送时,下一数据包被发送。该方法80包括将数据(以包)发送到第一数据处理器22(a)的输出视频总线23(a)82。从第一数据处理器22(a)的输出视频总线23(a)发送的数据随后在第二数据处理器22(b)的输入视频总线25(b)处被接收。前述控制信号(图7中的样本图示)也从第一数据处理器22(a)通过第一数据处理器22(a)的输出视频总线23(a)被发送给第一数据处理器22(a)。从第一数据处理器22(a)的输出视频总线23(a)发送的控制信号可以在第二数据处理器22(b)的输入视频总线25(b)处被接收。应当明白,控制信号决定从第一数据处理器22(a)到第二数据处理器22(b)的数据流的速率。
再次参考图7,可以看到,当帧和行完成时(“垂直_同步”信号为“0”状态并且“水平_同步”信号为“0”状态),有效数据被发送。为了实现此,视频输出单元应当能够在数据发送之后并且在垂直同步脉冲之前的垂直消隐周期中停止,让视频总线留在当需要时下一发送可以从那儿干净地开始的状态中。中断27可以从第二数据处理器22(b)生成来向第一数据处理器22(a)指示包已经在第二数据处理器22(b)处被接收到并且第一数据处理器22(a)的视频输出总线23(a)可用于下一数据包。中断27可以是这样的流控制的形式,其在第二数据处理器22(b)未处于接收数据包的状态中时,防止数据包被从第一数据处理器22(a)发送。中断27可以由专用信号引脚或通用总线来完成,诸如I2C、SPI、其它单线或多线协议等。
图3示出将离散数据包通过视频总线从第一数据处理器22(a)发送给第二数据处理器22(b)再发送给第三数据处理器22(c)的示意性概图。将离散数据包从第二数据处理器22(b)发送到第三数据处理器22(c)的方法与之前针对离散数据包从第一数据处理器22(a)到第二数据处理器22(b)的发送描述的方法80相同。
通过利用垂直消隐周期和水平消隐周期内的同步信号给予每个包垂直消隐周期和水平消隐周期两者,由第二数据处理器22(b)的输入视频总线25(b)接收的进入包被格式化为看起来像视频帧。因为在消隐周期中没有数据被发送,所以每个“帧”(数据包)的尺寸应当被设置为使数据传输的效率最大化。不同视频单元对于所使用的水平消隐周期的时钟和垂直消隐周期的行的数目的需求可以不同,并且以下公式可以用来计算机最优帧尺寸:
行数={v*d/h}
并且
长度=d/行数
其中:
行数=活动视频的行数
长度=每行的有效数据的时钟数
v=垂直消隐周期的行数
h=水平消隐周期的时钟数
d=要发送的数据的时钟的总数
实现一些形式的防止数据包在接收数据处理器未处于接收数据包的状态中时被发送的流控制是重要的。流控制可以通过专用信号引脚或通过通用总线实现,诸如I2C、SPI、其它单线或多线协议等等。图4与图3相同,只是增加了流控制信号18。应当注意,流控制是由针对发送数据处理器的接收处理器控制的,并且在图4中这被示出为第三数据处理器22(c)控制第二数据处理器22(b),并且第二数据处理器22(b)控制第一数据处理器22(a)。
参考图9至图13,将提供针对多个数据处理器22之间的流控制的更多细节。图9示出主处理器22(p)和副处理器22(q)。其示出:将第一导线用于发送“信号_0”并且第二导线用于发送“信号_1”,这两条导线都用于管理数据的流,两条导线中的信号都被副处理器22(q)驱动并且被主处理器22(p)监控,主处理器22(p)也充当数据的发送器。对应地,副处理器22(q)充当数据的接收器。
处理器22(p)和22(q)之间的流控制通过图10中所示的4个状态298的循环来管理。在图13中示出流控制350的方法的处理流。数据被从主处理器22(p)发送352,其中数据在副处理器22(q)处被接收354。两个信号被从副处理器22(q)发送给主处理器22(p)以用于数据流的控制356。如果被发送给主处理器22(p)的这两个信号中的一个处于“就绪”状态358,则因此新的数据包被从主处理器22(p)发送给副处理器22(q)364。类似地,如果这两个信号中没有信号处于“就绪”状态360,则不从主处理器22(p)向副处理器22(q)发送数据包366。最后,如果这两个信号都处于“就绪”状态362,则前一数据包被从主处理器22(p)重传给副处理器22(q)368来解决当两个信号都处于“就绪”状态时的出错状态。
在正常操作中,接收器22(q)在“就绪_0”300和“就绪_1”302之间变迁。发送器22(p)可以针对其从接收器22(q)观测到的每个状态变迁仅发送一个数据包。对应地,发送器22(p)在接收器指示“就绪_0”300时发送一个包并且在发送下一包之前等待直到接收器示出“就绪_1”302的状态为止;随后,其在发送再下一包之前等待直到其接收到“就绪_0”300的状态为止。
当在接收到的数据包中检测到错误时,接收器进入“错误”306的状态并且发送器22(p)重新发送前一包。如果该包被正确地接收,则接收器22(q)或者进入随后的“就绪”状态,否则其返回前一“就绪”状态并且包被再次重传。
在当包被接收到并且接收器22(q)不能够接收下一包的情况中,其进入“等待”304状态直到其准备好接收包为止,此时其进入适当的“就绪”300、302状态。进入“等待”304状态有利地告知发送器22(p):该包已被正确接收并且不需要保持重传,并且这对应地允许存储器和其它资源被更早地释放。“等待”304状态是暂时的并且接收器22(q)待在“等待”304状态仅长到足以让其变为准备好接收包为止,所以发送器22(p)可能不能检测“等待”304状态。如果“等待”304状态未被发送器22(p)检测到,则发送器22(p)随后在下一“就绪”300、302状态上丢弃之前发送的包。在接收器22(q)经历了4个状态的复位时的情况中,接收器22(q)进入“等待”304状态直到其准备好接收数据包为止。
图11中列出的用于流控制的逻辑表示出一优选实施例,其中“就绪”300、302,“等待”304和“错误”306状态之间的变迁被格雷编码,即,在这些状态变迁的任一个中仅改变一个比特。两个“就绪”300、302状态之间的变迁不被格雷编码,但是在信号容易受定时失配的影响的情形中,对这4个状态之间的变迁的修改298可以通过在两个“就绪”300、302状态之间经历“等待”304状态来实现,这样可以避免被发送器22(p)检测到错误状态。图12示出避免“就绪”300、302状态之间的直接变迁的前述修改后的变迁图。
应当明白,数据包可以或者是数据引脚上的单个传送或者是根据总线的总体协议的多个传送。
现在将在随后的部分中描述利用方法80的装置20的应用。然而,应当明白,装置20的应用是说明性的并且不应当仅被限制于所描述的内容。
参考图5,示出采用装置20的视频会议系统100的示意性概图。视频会议系统100可以被视频会议服务提供者用来管理视频会议。视频会议系统100包括中央控制器102,中央控制器102处理输入数据104和输出数据106二者。中央控制器102与前述装置20的中央控制器26执行相同的功能。
示出了三个数据处理组,组1(108)、组2(110)和组3(112)。每个数据处理组102、110和112与之前针对装置20描述的数据处理组32、34、36类似。在样本实施例中,视频会议系统100的组1(108)可以充当用于对来自视频会议会话中所涉及的多个参与方的进入视频会议信号进行解码的解码器。应当明白,来自多个参与方的输入数据104(进入视频会议信号)至少由于系统配置以及针对多个参与方可用的数据带宽的不同而不同。在非限制性示例中,视频会议系统100的组1(108)可以进一步分解为数据处理器的子集,每个子集至少包括一个数据处理器,每个子集用于对来自视频会议的每方的进入视频会议信号进行解码。应当明白,输入数据104也可以以任何方式被分段以供组1(108)的子集来处理。
已经在组1(108)中被解码的信号随后使用方法80经由视频总线被传送到组2(110),其中解码后的信号被合成为由多个参与方在视频会议会话期间观看的视频(图像和语音数据)。视频可以根据用户偏好或预定的呈现布置而被合成。一旦视频已被合成,则合成后的视频随后使用方法80经由视频总线被传送到组3(112),其中合成后的视频的流被编码成多个传输比特率质量,组3(112)中的至少一个数据处理器用于特定的比特率质量,例如1024K、512K、256K等等。
各种比特率质量的合成视频流随后使用视频会议系统100中的视频总线被传送到中央控制器102,其中合成视频作为输出数据106根据接收端的至少一个参数被传送,参数例如是接收方的系统配置,接收方的可用数据带宽等等。因此,具有较高数据带宽能力的接收方能够接以较高比特率质量的视频流。这有利地为视频会议的每个接收方优化了视频会议体验,因为接收视频的质量是至少考虑了每个接收方的视频会议系统配置和每个接收方的可用数据带宽能力的尽可能最好的质量。
参考图6,示出用于采用装置20使用处理器-强化射线跟踪处理来生成图像的图像生成系统120的示意性概图。图像生成系统120包括中央控制器122,中央控制器122处理输入数据124和输出数据126二者。中央控制器122与前述装置20的中央控制器26执行相同的功能。
示出三个数据处理组,组1(128)、组2(130)和组N(132)。每个数据处理组128、130、132与之前针对装置20所描述的数据处理组32、34、36类似。在样本实施例中,图像生成系统120的组1(128)可以用于使用射线跟踪来处理第一图像的第一部分。第一部分可以是例如所要处理的图像的二维部分、所要处理的图像的行(或者水平的或者垂直的)。
已经在组1(128)中被处理的第一部分随后使用方法80经由视频总线被传送到组2(130),其中第一图像的第二部分使用射线跟踪来处理。第二部分可以是例如要使用射线跟踪来处理的图像的二维部分、垂直行或水平行,但是优选应当遵循第一部分的形式。组2(130)还将第一图像的第一部分与第一图像的第二部分组合。在组2(130)之后可以有随后的数据处理组以用于使用射线跟踪来处理第三部分并随后与之前的部分组合,使用射线跟踪来处理第四部分并随后与之前的部分组合,以此类推。一旦图像的最后部分使用射线跟踪被处理,完整的处理后的图像使用图像生成系统120中的视频总线被传送到中央控制器122,其中射线跟踪之后的第一图像作为输出数据126被输出。鉴于被传送给中央控制器122的数据量,应当经由视频总线将处理后的数据传送到中央控制器122。经由视频总线传送处理后的数据充分利用视频总线的较高带宽。
第二(后续)图像的第一部分使用方法80经由视频总线被传送到组N(132)。第二(后续)图像在组N(132)中使用射线跟踪被处理。第一部分可以是例如所要处理的图像的二维部分,所要处理的图像的行(或者垂直的或者水平的)。连接到组N(132)的最后的数据处理组可以用来处理第二(后续)图像的后续部分。由图像生成系统120使能的对第一图像的逐部分的处理有利地缩短了使用射线跟踪的图像处理时间。另外,对第二(后续)图像的并行的逐部分的处理也缩短了当使用射线跟踪的多个图像被显示时的处理时间。这样,图像生成系统120有利地以更快的速率来显示多个被射线跟踪的图像,因为后续的图像已经被处理并在等待显示。
应当明白,装置20可以以补充方式与其它数据处理设备一起使用,以便增强其它数据处理设备的能力。在这一点上,装置20可以用作增强模块,该增强模块能够插载在其它数据处理设备上以用于增强的数据处理能力。
尽管已经在以上描述中描述了本发明的优选实施例,但是本领域技术人员将理解,在不偏离本发明的情况下,可以在设计或构建的细节上进行许多变化和修改。

Claims (9)

1.一种数据处理装置,用于输入数据的分段处理,所述装置包括:
多个数据处理组,每个所述多个数据处理组包含多个数据处理器,来自一个数据处理组的一个数据处理器与来自另一个数据处理组的对应数据处理器以如下方式串联耦合:使得离散数据包从来自一个数据处理组的一个数据处理器传递到来自另一个数据处理组的对应数据处理器;以及
中央控制器,所述中央控制器配置为控制所述输入数据向所述多个数据处理组的分配,以决定输入数据的哪个片段被多个数据处理组中的哪个数据处理组处理,所述中央控制器还用于控制输出数据从所述装置的发送;
其中,所述多个数据处理组中的每个数据处理组处理所述输入数据的至少一个片段,并且其中,所述多个数据处理组中的每个数据处理组包括组控制器,所述组控制器是该数据处理组中的多个数据处理器中的一个数据处理器,所述组控制器被永久或临时地指定。
2.根据权利要求1所述的装置,其中,所述控制信号利用以下群组中的至少一者来发送,所述群组包括:I2C总线、SPI总线、通用输入/输出引脚。
3.根据权利要求1所述的装置,其中,通过利用垂直消隐周期和水平消隐周期内的同步信号向每个包赋予垂直消隐周期和水平消隐周期二者,从而使得所述离散数据包被格式化为具有视频帧的格式。
4.根据权利要求1所述的装置,其中,所述装置中的所有数据处理器的数目决定所述装置的量化处理能力。
5.根据权利要求1所述的装置,其中,所述组控制器根据从以下群组中选择的至少一个参数来在该数据处理组的数据处理器之间分配用于处理的数据,所述群组包括:每个数据处理器上的逻辑负荷、每个数据处理器的物理位置。
6.一种视频会议系统,采用权利要求1的装置,其中,每个数据处理组被用于从以下群组中选择的至少一个任务,所述群组包括:对来自所述视频会议的参与方的输入数据进行解码,根据用户偏好或预定的呈现布置来合成用于传送给所述视频会议中的参与方的输出数据,将合成的输出数据编码为预定的质量,以及前述的任意组合。
7.根据权利要求6所述的视频会议系统,其中,所述合成的输出数据的质量是根据从以下群组中选择的至少一个参数来传送的,所述群组包括:每个接收方的视频会议系统配置、每个接收方的可用数据带宽。
8.一种用于使用射线跟踪来生成图像的采用权利要求1的装置的系统,其中每个数据处理组被用于从以下群组中选择的至少一个任务,所述群组包括:处理所述图像的离散部分、组合所述图像的离散部分、处理后续图像的离散部分。
9.根据权利要求8所述的系统,其中,多个射线跟踪的图像被以更快的速率显示,因为后续图像已经被处理并且在等待显示。
CN200980154146.9A 2009-01-07 2009-09-11 用于输入数据的分段处理的数据处理装置、使用该装置的系统和用于数据传送的方法 Active CN102272792B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14307409P 2009-01-07 2009-01-07
US61/143,074 2009-01-07
PCT/SG2009/000327 WO2010080070A1 (en) 2009-01-07 2009-09-11 A data processing apparatus for segmental processing of input data, systems using the apparatus and methods for data transmittal

Publications (2)

Publication Number Publication Date
CN102272792A CN102272792A (zh) 2011-12-07
CN102272792B true CN102272792B (zh) 2014-11-12

Family

ID=42316661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980154146.9A Active CN102272792B (zh) 2009-01-07 2009-09-11 用于输入数据的分段处理的数据处理装置、使用该装置的系统和用于数据传送的方法

Country Status (6)

Country Link
US (1) US9098674B2 (zh)
EP (1) EP2382596B1 (zh)
CN (1) CN102272792B (zh)
SG (1) SG172861A1 (zh)
TW (1) TWI534753B (zh)
WO (1) WO2010080070A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI578164B (zh) * 2012-05-04 2017-04-11 緯創資通股份有限公司 資料傳輸系統、資料傳送方法以及資料接收方法
JP6604782B2 (ja) * 2015-09-08 2019-11-13 キヤノン株式会社 画像処理装置
EP3535956B1 (en) * 2016-12-09 2021-02-17 Zhejiang Dahua Technology Co., Ltd Methods and systems for data transmission

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0605054A2 (en) * 1992-12-30 1994-07-06 Koninklijke Philips Electronics N.V. Multi-processor video display apparatus
US6473087B1 (en) * 1999-12-15 2002-10-29 Silicon Magic Corporation Method and system for concurrent processing of slices of a bitstream in a multiprocessor (MP) system

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4363104A (en) * 1980-09-22 1982-12-07 Hughes Aircraft Company Imaging system having multiple image copying and hierarchical busing
DE69221338T2 (de) 1991-01-18 1998-03-19 Nat Semiconductor Corp Steuervorrichtung für Wiederholerschnittstelle
JP3040529B2 (ja) * 1991-05-23 2000-05-15 富士通株式会社 動画像処理装置
US5387941A (en) * 1991-06-14 1995-02-07 Wavephore, Inc. Data with video transmitter
US5838664A (en) * 1997-07-17 1998-11-17 Videoserver, Inc. Video teleconferencing system with digital transcoding
JPH0926949A (ja) * 1995-07-10 1997-01-28 Sharp Corp データ駆動型情報処理装置
US6763390B1 (en) * 2000-01-24 2004-07-13 Ati Technologies, Inc. Method and system for receiving and framing packetized data
US20060271717A1 (en) * 2005-05-27 2006-11-30 Raja Koduri Frame synchronization in multiple video processing unit (VPU) systems
US8773494B2 (en) * 2006-08-29 2014-07-08 Microsoft Corporation Techniques for managing visual compositions for a multimedia conference call
US7912302B2 (en) * 2006-09-21 2011-03-22 Analog Devices, Inc. Multiprocessor decoder system and method
WO2008062164A2 (en) 2006-11-20 2008-05-29 Codian Limited Hardware architecure for video conferencing
US8416857B2 (en) * 2007-03-29 2013-04-09 James Au Parallel or pipelined macroblock processing
US8072460B2 (en) * 2007-10-17 2011-12-06 Nvidia Corporation System, method, and computer program product for generating a ray tracing data structure utilizing a parallel processor architecture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0605054A2 (en) * 1992-12-30 1994-07-06 Koninklijke Philips Electronics N.V. Multi-processor video display apparatus
US6473087B1 (en) * 1999-12-15 2002-10-29 Silicon Magic Corporation Method and system for concurrent processing of slices of a bitstream in a multiprocessor (MP) system

Also Published As

Publication number Publication date
US20120026281A1 (en) 2012-02-02
TWI534753B (zh) 2016-05-21
WO2010080070A1 (en) 2010-07-15
SG172861A1 (en) 2011-08-29
CN102272792A (zh) 2011-12-07
US9098674B2 (en) 2015-08-04
TW201030670A (en) 2010-08-16
EP2382596B1 (en) 2018-10-24
EP2382596A1 (en) 2011-11-02
EP2382596A4 (en) 2013-08-14
WO2010080070A9 (en) 2010-12-23

Similar Documents

Publication Publication Date Title
CN102883134B (zh) 用于视频会议系统的屏幕共享及控制方法
CN1100422C (zh) 家庭多媒体网络结构
CN1098020C (zh) 置顶电子设备和网络接口单元设备
CN102457492B (zh) 流媒体文件的协同传输方法、系统以及设备
CN102480613B (zh) 会议电视系统的终端的视频监控方法、装置及系统
KR20080109780A (ko) 미디어 스트림들의 생성 및 선택
CN101404748B (zh) 用于大规模高清网络视频会议的视频数据传输系统及方法
CN102497534B (zh) 分布式网络全高清视频矩阵系统
TWI511542B (zh) 用於切換即時媒體串流的設備與方法
CN105704580A (zh) 一种视频传输方法
CN103260052A (zh) 自适应显示流
CN101895718A (zh) 视频会议系统多画面广播方法及其装置和系统
CN108881955A (zh) 一种实现分布式节点设备视频同步输出的方法及系统
CN103856809A (zh) 一种多点同屏方法、系统及终端设备
CN102272792B (zh) 用于输入数据的分段处理的数据处理装置、使用该装置的系统和用于数据传送的方法
CN102006452A (zh) 通过ip网络监控终端的方法及mcu
CN101350908A (zh) 用于网络视频会议的视频数据传输系统及方法
CN113014858A (zh) 一种改变分辨率的方法、系统和装置
CN102123268A (zh) 一种视频会议终端及系统
CN101316352B (zh) 会议电视系统多画面的实现方法及装置、视频网关及其实现方法
US20110088069A1 (en) Network device, information processing apparatus, stream switching method, information processing method, program, and content distribution system
CN112055159A (zh) 画质处理装置和显示设备
CN107241325A (zh) 一种ip视频超低延时传输方法及装置
CN101937362B (zh) 一种支持多嵌入式设备计算迁移的系统和方法
CN105578263A (zh) 播放、传输直播节目的方法及智能播放设备、直播设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant