CN102208361B - 无电镀形成的半导体装置的接触组件及用减少的剪力移除过多的材料 - Google Patents

Abstract

本发明涉及一种无电镀形成的半导体装置的接触组件及用减少的剪力移除过多的材料。以例如无电镀的选择性沉积技术为基础，形成半导体装置接触阶层中的接触组件，其中达到接触阶层有效的平面化，而不需要施加过度机械压力至所述接触组件。在一些实施例中，可避免接触开口的过度填充，以及用非关键抛光工艺为基础完成表面的平面化。在其他例子中，使用电化学蚀刻技术结合传导牺牲电流分布层，用来移除接触组件的任何过多材料，而不会诱导过度的机械压力。

Description

无电镀形成的半导体装置的接触组件及用减少的剪力移除过多的材料

技术领域

本发明是关于集成电路的制造，更特别地，是关于半导体装置的接触阶层，其中接触区域，例如栅极电极及汲极与源极区域，通过电化学沉积技术形成的接触组件，连接至半导体装置的金属化系统。

背景技术

在现在集成电路中，例如微处理器、储存装置等，在受限的芯片区域上，提供许多电路组件，特别是晶体管。关于电路组件的效能增加与尺寸减小，虽然近年来已经发展许多方法，对于电子装置增强的功能性需求促使半导体制造者稳定减小电子组件的特征尺寸以及增加运作速度。然而，特征尺寸的持续缩小涉及努力重新设计工艺技术与发展新工艺方法与工具，因而符合新的设计规则。一般而言，在包含复杂逻辑部分的复杂电路中，有鉴于装置效能与/或功率消耗与/或成本效率，MOS技术是较佳的制造技术。在包含MOS技术制造的逻辑部分的集成电路中，许多场效晶体管(FETs)典型地是以切换模式运作，亦即这些装置具有高传导状态(开启状)与高阻抗状态(关闭状)。场效晶体管的状态是由栅极电极控制，在使用适当控制电压之后，控制在汲极终端与源极终端之间形成的通道的传导性。

在场校晶体管的基础上，可组成更复杂的电路组件，例如逆变器(inverter)等，因而形成复杂的逻辑电路、内存装置等。由于尺寸减小，电路组件的运作速度已经随着每个新装置世代增加，然而，其中复杂集成电路最终达到运作速度的限制因子不再是个别晶体管组件，但是在包含实际半导体电路组件，例如晶体管与类似物，的装置阶层上方形成复杂线网络的电效能。典型地，由于现在集成电路的许多电路组件与所需要的复杂布局，无法在相同装置阶层上建立个别电路组件的电连接，在其上制造电路组件，但是需要一或多个额外金属化层，通常包括含金属线，用于内部阶层电连接，以及也包括多个阶层间连接，亦指为通孔。这些互结构包括适当的金属，并且提供个别电路组件与不同堆栈金属层的电连接。

再者，为了建立电路组件与金属化层的连接，提供适当垂直接触结构，连接至电路组件的个别接触区域，例如晶体管的栅极电极与/或汲极与源极区域，以及金属层中的个别金属线。所述接触结构可包括接触组件或是包围与钝化电路组件的层间借电材料中形成的接触插头。在缩小装置阶层中电路组件的关键尺寸之后，金属线的尺寸、通孔与接触组件必须用于减小的尺寸，因而需要精密的含金属材料与介电材料，用来降低金属化层中的寄生电容，以及对个别金属线与通孔提供足够的高传导性。例如，在复杂的金属化系统中，典型使用铜与低k借电材料，介电材料的介电常数约为3.0更小，用来达到集成电路信赖性所需要的电效能与电迁移作用。根据装置阶层中电路组件的密度，在下方的金属化层中，必须提供具有大小约100纳米或更小的金属线与通孔，用来达到所需要的“封装密度”。

在进一步减小电路组件的尺寸之后，例如使用关键尺寸50纳米或更小，在接触阶层中的接触组件可必须具有相同程度的适当尺寸。接触组件典型代表插头、沟槽与类似物，形成适当金属或是金属组成物，其中在精密半导体装置中，已经证明钨结合适当障蔽材料是可实行的接触金属。当形成以钨为基础的接触组件时，可先形成典型层间介电材料，并被图案化，用来接收接触开口，可延伸穿过所述层间介电材料至电路组件的对应接触区域。为达此目的，具有非常不同深度的开口必须形成在层间介电材料中，用来接触栅极电极结构或是在半导体层上方形成的任何其他传导线，而其他接触开口必须向下延伸至半导体层，亦即形成在其中的任何接触区域。特别地，在高密度封装的装置区域中，汲极与源极区域的侧向尺寸与接触区域可获得面积可为100纳米或更小，因而需要非常复杂的微影蚀刻与蚀刻技术，用来形成具有已定义侧向尺寸与高程度对准准确的接触开口，而蚀刻深度的差异可额外贡献至图案化工艺的整体复杂性。在暴露接触区域之后，在金属硅化物区域的形式中通常必须提供障蔽材料，例如在含有钛与氮化钛的材料系统形式中，其中钛材料可提供所需要的附着特性，而氮化钛材料可在后续沉积钨材料过程中保持层间介电材料的完整，由精密CVD技术完成沉积，其中要避免二氧化硅为基础与沉积钨材料之间的直接接触。典型地，可用在钨的基础上沉积成核层，进行钨材料的实际沉积，这可由沉积步骤完成，而后可提供实际填充材料。在沉积这些材料之后，用CMP(化学机械破坏)移除任何过多材料，因而在层间介电材料中形成绝缘接触组件。虽然形成图案化接触开口且用障蔽材料填充这些开口的工艺顺序造成尺寸为50nm的半导体装置具有所要的接触阻抗的接触组件，更进一步减小晶体管的尺寸可造成接触阻抗增加，这不再与装置需求兼容。亦即在进一步装置尺寸化之后，因习知钨接触方式造成增加的接触阻抗可呈现集成电路运作速度的限制因子，因而至少部分抵销装置阶层中尺寸减小所得的许多优点。

钨接触技术中较差的接触阻抗理由之一是需要障蔽材料，可能结合集核层，相较于后续的钨填充材料更具增加阻抗。由于障蔽材料与集核层的厚度不被任意减少而不破坏材料系统的效应，所以与钨材料相关的较低传导材料的量可因而增加，因而超比例贡献增加的接触阻抗。为了这些理由，已经建议使用其他材料或沉积方法，其中可避免降低传导性的障蔽材料存在。例如，已经提出使用湿化学沉积技术，例如无电镀工艺形式中的电化学沉积，用来填充适当的金属材料，因而得到非常好的填充作用，以避免产生任何空隙或是其他沉积相关的不平整，这在复杂的CVD技术中常可见到，其中复杂材料系统可必须沉积在精密的接触开口中，特别是当这些开口具有非常不同的深度。虽然无电沉积技术对于缺口填充与选择适当接触材料非常有利，因而提供避免任何障蔽材料的可能性，但发现选择性的材料成长产生过多金属的非连续层，而后可造成显着的接触失误，参阅图1a至1c的细节。

图1图标说明半导体装置100的横切面，包括基板101与半导体层102。半导体层102可包括任何适当的半导体材料，例如硅、硅/锗与类似物，这是用于形成内部与上方电路组件150所需要的，例如在晶体管的形式中，图1a说明平面场效晶体管。应理解当在半导体102与基板101之间提供包埋的绝缘材料(未显示)时，基板101与半导体层102可代表SOI(绝缘体上的硅或半导体)架构。在其他例子中，层102的半导体材料可直接连接至基板101的结晶半导体材料，因而形成块状结构。取决于装置需求，半导体层102包括多个半导体区域或是主动区域102A…102C，是由隔离结构(未显示)侧向画分或是可表示连续的半导体区域。主动区域102A…102C被理解为半导体区域，其中依不同组件电路组件，例如晶体管150，的需求而建立适当的掺质状况。例如，根据晶体管150所需要的电子特性，汲极与源极区域151可具有适当的垂直与侧向掺质状况。再者，汲极与源极区域151可具有超高传导性的区域，例如提供金属硅化物，例如镍硅化物，如152所指，可至少部分作为接触区域，用于连接至后续制造阶段中形成的接触组件。再者，电路组件150，例如场效晶体管，也可包括形成在半导体层102上方的组件，例如栅极电极结构152，在施加适当的控制电压之后，可控制晶体管150中的电流。栅极电极结构152可具有任何适当的架构，亦即可包括适当的栅极介电材料，例如二氧化硅、氧氮化硅、具有介电常数10.0或更高的高k介电材料。再者，可提供适当的电极材料，例如掺杂的半导体材料、包含例如金属硅化物的金属材料、电极金属与类似物。

再者，在图1a中所示的制造阶段中，在中间制造阶段中提供接触阶层120。接触阶层120是半导体装置100的装置阶层，用于在半导体层102中与上方形成的电路组件150提供适当的隔离与钝化，而同时将接触组件150连接至接触阶层120上方形成的金属化系统(未显示)，它包括具有多个金属化层的金属特征，这是为了形成装置100的电路布局所需的复杂互连结构。所述接触阶层120包括一或多个适当的介电材料，例如介电层120，例如氮化硅材料、含氮丰富的碳化硅材料与类似物，结合二氧化硅层122，这些材料是已建立用于半导体装置100接触阶层的介电材料。再者，制造阶段中所述的接触阶层120，其中提供接触开口123A、132B，延伸至半导体层102，亦即延伸至半导体层102中所形成的任何接触区域，例如金属硅化物区域152。应理解其他的接触开口(未显示)可延伸至栅极电极结构152，而在其他例子中，在提供接触开口123A、123B之前或之后，可形成任何接触组件延伸至半导体装置100中不同的栅极阶层。

可使用以下工艺方法形成图1a所示的半导体装置100。为了在半导体层102中形成沟渠，在形成适当的隔离结构(未显示)之后，可使用精密的微影蚀刻、图案化、沉积与平面化技术而完成主动区域102A…102C，向下延伸所要的深度，并且用适当的介电材料填充沟渠。如调整接触组件150的基础电子特性所需要，在形成隔离结构之前或之后，可将掺质物种导入主动区域102A…102C。接着，取决于所要的栅极电极结构152的架构，使用适当的工艺方法，形成栅极电极结构152。例如，可形成适当的栅极介电材料，而后沉积电极材料，而后用精密的微影蚀刻与蚀刻技术进行图案化。而后，例如用离子植入等方法，可形成汲极与源极区域151，以及在任何退火工艺之后，使用已知的硅化技术，形成金属硅化物区域152。取决于整体工艺方法，若需要，则在栅极电极结构152中形成金属硅化物区域。接着，例如使用等梨子CVD(化学蒸气沉积)技术、高气压CVD、高密度等离子CVD与类似方法，可形成介电材料121、122。如果有需要，可使用例如已知的CMP(化学机械抛光)技术，进行材料122的平面化，其中已知的工艺方法可用于移除一部分的材料122，例如二氧化硅材料，因而得到接触阶层120的实质平面表面。接着，为了提供蚀刻屏蔽(未显示)，若有需要，例如在硬屏蔽材料上实施微影蚀刻工艺，定义接触开口123A、123B的侧向位置与尺寸。接着，可使用复杂蚀刻顺序，而蚀刻通过介电材料122、121，因而最后暴露金属硅化物区域152的一部分，因此做为接触区域。

如前所述，接触开口123A、123B的侧向，至少一个方向，例如图1a中的水平方向，必须用于电路组件150的减小的侧向尺寸，例如考虑栅极电极结构152的长度，晶体管尺寸为50纳米或更小。因此，接触开口123A、123B也必须有相似的垂直尺寸，如上所述，当使用已知钨与CVD沉积技术为基础的工艺方法，逐渐造成增加的接触阻抗而引起的装置效能下降。结果，与CVD为基础的钨沉积方法相关，为了避免复杂障蔽材料与种子材料的沉积，已经提出用于接触阶层120的新材料与沉积方法。所以，已经发展选择性的沉积技术，其中可在接触区域154上直接形成适当的材料而不需要接触开口123A、123B侧壁上额外的障蔽与种子材料。例如，无电镀是电化学沉积技术，其中提供适当的电解液，包括还原剂与包含金属成分的盐以及其他化学剂。结果，在适当表面上，例如在接触区域154上，进行金属沉积，因而作为催化剂材料，因而避免使用外部的电力以及避免使用额外的种子材料。结果，在沉积工艺过程中，金属材料以自催化反应为基础，渐渐成长在接触区域154上，其中在进一步的工艺过程中，适当的还原剂提供接触金属沉积在先前沉积的接触金属上。因此，通过无电镀工艺，完成自底部至顶部的超成长作用，因而避免任何的不规则，例如空缺与裂缝，造成接触金属非常一致。由于缺少其他额外的障蔽与种子材料，可得到接触组件的高传导性，即使相较于例如纯钨材料，接触金属的比电阻(specific resistivity)有点较高。例如，可直接在金属硅化物区域，例如接触区域154，有效率沉积钴，因而得到高传导性的接触组件，虽然钴比钨具有较高的比电阻。

图1b图标概述更进一步制造阶段中的半导体装置100。如图所示，用无电镀工艺，在接触开口123A、123B中形成接触组件123，其中考虑补偿工艺与装置不一致性，例如不同深度的开口，不同局部成长条件造成的不同成长速度，这与接触开口的不同密度有关，选择性成长作用以及提供某种程度的快速成长造成接触组件123的“蘑菇”状架构。换句话说，传导接触金属可在接触阶层120的介电材料上方延伸，并且可沿着接触阶层的一部分侧向延伸，然而，不形成通过接触阶层120整个表面的连续金属层。然而，当使用已知的CMP技术从接触阶层120移除任何过多金属时，接触组件123过多材料的不连续架构明显影响装置100的后续工艺。

图1c图示说明当进行CMP工艺103移除接触组件123任何过多材料时，半导体装置100一部分的横切面。为了方便，说明抛光工艺103过程中的单一接触组件123，其中由于组件123的“蘑菇”形状，明显的力103F作用在接触组件123上。例如，明显减小的剪力可造成对应的力矩力，而后造成接触组件123的移位，如虚线所示。因此，在CMP工艺103过程中，产生明显的接触错误，造成无法接受的良率损失。为了这些理由，目前努力辨识适当的工艺参数用于CMP工艺103，例如下向的力、泥浆材料等，用来在使用CMP工艺进行钨沉积时，减少接触错误，其中接触层120上形成连续的钨层。

本申请揭露内容是关于多种方法可避免或至少减少上述一或多个问题的效应。

发明内容

以下呈现本发明的简述内容，提供基本了解本发明。这概述内容并不是本案整体的细节。并不是用来辨识本发明的关键组件或是描述本发明的范围。目的是用简单的形式呈现本发明的一些观念，详细说明讨论在后。

一般而言，本发明揭露内容提供制造技术，其中用选择性沉积技术，例如无电镀，形成半导体装置的接触组件，其中在接触金属沉积后，在接触阶层的平面化过程可避免任何过度的机械压力。为达此目的，在一些实施例中，接触金属可适当包埋在适当的材料中，例如接触阶层的介电材料，可能与其他牺牲材料结合，造成接触阶层的平面化而不用施加过度的机械压力至接触金属。例如，适当选择接触阶层的介电材料初始厚度，可避免接触开口的任何过度填充，因此用蚀刻工艺与/或抛光工艺，进行接触阶层的平面化，可移除接触阶层的任何过多材料而不会机械应变所述接触金属。在其他实施例中，用电化学蚀刻工艺，移除接触金属的过多材料，完成接触阶层的平面化，因而也有效率地避免接触组件的任何过度机械压力。因此，选择性的沉积技术，例如无电镀，可有效用于沉积具有高一致性的接触金属，同时避免接触阶层平面化过程中过度的接触错误。

本案所揭露的一种方法是关于在半导体装置中形成接触组件。所述方法包括在接触阶层的介电材料中形成的接触开口中，进行选择性沉积工艺，形成金属，其中所述接触开口连接电路组件的接触区域，所述电路组件是至少部分形成在半导体装置的半导体层中。所述方法更包括从所述金属形成接触组件，被侧向包埋。此外，所述方法包括在侧向包埋的接触组件上进行平面化工艺，用来提供所述接触阶层的后续平坦表面。

本案所揭露的另一种方法包括在半导体装置的接触阶层的介电材料中，形成接触开口。再者，所述方法包括在所述接触开口内选择性形成传导材料，不过度填充所述接触开口。此外，所述方法包括移除所述介电材料的一部分，用以提供所述接触阶层的平面表面。

本案所揭露的另一种方法包括在半导体装置的接触阶层的介电材料中，形成接触开口，其中接触开口延伸至电路组件的接触区域。所述方法更包括进行选择性沉积工艺，用传导材料填充所述接触开口。再者，所述方法包括在所述介电材料与所述传导材料上方，形成牺牲材料层。此外，所述方法包括进行蚀刻工艺，在所述牺牲材料曾存在下开始，平面化所述接触阶层的表面。

附图说明

参考以下说明与附随图式以了解本揭露内容，其中相同组件符号是指相同组件。

图1a-1c图标说明用无电路工艺形成接触组件以及用习知的CMP工艺移除接触组件的任何过多材料，在不同制造阶段过程中半导体装置的横切面。

图2a-2c是根据实施例，图示说明用选择性沉积技术形成接触组件的制造阶段中半导体装置的横切面，其中可通过侧向包埋接触阶层的介电材料中的接触金属，完成接触阶层的平面化，不需要施加过度机械压力至接触组件。

图2d-2e是根据实施例，图标说明半导体装置的横切面，其中接触组件可包埋在牺牲填充材料，用以在平面化所述接触阶层后减少过度机械压力。

图2f-2k是根据实施例，图标说明使用电化学蚀刻工艺平面化半导体装置接触阶层的工艺方法。

虽然本申请揭露的主题可有各种修饰与变化形式，但图式已经说明特定的实施例，并且详细叙述这耶实施例。然而，应理解特定实施例的描述并不是用来将本发明限制为特定形式，而是涵盖权利要求书定义本发明的精神与范围内所有的修饰、均等物与变化。

具体实施方式

本发明的不同实施例如下所述。为了清楚说明，并不是所有实际执行的特征都描述在说明书中。可理解在发展任何实际实施中，必须有许多执行上特定的决定用来达到发展者的特定目标，例如符合系统相关与商业相关的规范，不同实施之间会有变化。再者，可理解这样的发展努力可能很复杂且耗时，但是对于熟知此技艺的人士，在本案揭露内容的基础上则属例行公事。

本发明的描述参阅所附图式。图式中描述的不同结构、系统与装置仅作为解释，熟知此技艺的人士已知的细节并不混淆本申请揭露内容。然而，附加的图式是描述与解释本发明揭露内容的例子。本申请使用的文字与语词应被理解且解释与熟知此技艺的人士已知的文字与语词意义一致。在本申请中语词的使用，用词无特别定义，亦即不同于熟知此技艺的人士惯用语的定义。具有特别意义的用词，亦即与熟知此技艺的人士理解的意思不同，此特别定义会用定义的方式清楚描述在说明书中，直接且明确提供用词的特别定义。

本申请揭露内容提供制造方法，其中通过使用选择性沉积技术，例如无电镀与类似的方法，在接触阶层的介电材料中形成半导体装置的接触组件，可完成接触阶层的平面化而不需要施加过度的机械压力置所述接触组件。在本申请的一些实施例中，接触阶层的初始介电材料可具有过多高度，因而接触金属可被填充置所述接触开口中，而可靠地避免接触开口的任何过度填充。因此，可用任何适当的材料移除工艺，进行接触阶层的后续平面化，在一些实施例中，只有一种介电材料需要移除，例如用CMP工艺，而同时所述接触金属被侧向包埋在介电材料中。在其他实施例中，除了在接触阶层的初始介电材料中侧向包埋接触组件外，可使用牺牲填充材料，例如平面化材料的形式，并且在接触阶层的平面化过程中使用牺牲填充材料，因而提供接触组件更多的限制。可使用蚀刻工艺或是抛光工艺或是二者结合，移除所述牺牲填充材料与接触阶层的介电材料的过多材料。

在本申请的其他实施例中，使用工艺参数沉积接触金属，造成一些程度的过度填充，提供牺牲平面化或填充材料，完成接触金属的有效包埋。而后，在牺牲材料存在时，进行适当的平面化工艺，而后在平面化工艺过程中有效移除。平面化工艺可包括蚀刻工艺、抛光工艺或是二者结合，其中当使用抛光工艺十，所述牺牲材料可减少任何的侧向剪力。

在本申请的其他实施例中，接触金属可包埋在传导材料，例如金属材料，它是在用适当沉积技术提供实际接触金属后而被沉积，用来在接触阶层的介电材料上，提供连续传导层。基于所述连续传导层，可使用电化学蚀刻工艺，移除接触组件的过多材料，因而提供接触阶层的实质平坦表面。

在一些实施例中，可在额外的牺牲材料上进行电化学蚀刻工艺，造成较高的工艺条件，例如在电化学蚀刻工艺的初始相，覆盖传导层的一部分。

结果，由于可进行接触阶层的平面化，其中可避免例如由习知CMP形成的过度机械压力，因此可高弹性有效使用选择性沉积技术，例如无电镀工艺，提供接触金属的概念，例如关于过度填充任何接触开口。

参阅图2a-2k，更详细说明其他实施例，其中需要参阅图1a-1c。

图2a图标说明半导体装置200的横切面，包括基板201与半导体层202，在其中与上方形成半导体为基础的电路组件250。如前所述并参考半导体装置100，基板201与半导体层202可具有任何适当的架构，例如SOI架构、块架构与类似架构。再者，电路组件250可以是在半导体层202的半导体材料上形成的任何电路组件，例如场效晶体管、电阻、电容与类似物，其中至少一些组件可形成在半导体层202中。例如，掺杂区251，例如场效晶体管的汲极或源极区，可形成在半导体层202中，并且可以成为电路组件250的一部分。再者，可在半导体层202中提供接触区域252，例如金属硅化物材料，作为电路组件250的一部分。应理解上述的任何标准与参考半导体装置100及对应的电路组件150也可用于电路组件150。更需注意电路组件250也可包括任何组件，例如栅极电极结构与类似物，形成在半导体层202上方，以及可需要适当的转接接触组件，如上所述。

再者，半导体装置200可包括接触阶层220，被理解作为介电材料222，可包含两个或多个个别的材料层，取决于接触阶层220的整体需求与架构。如上所述并且参考半导体装置100，接触阶层220与介电材料222可形成于上方且侧向相邻于任何半导体电路组件，因而提供电路组件250所要的钝化。为了方便，介电材料222成为连续材料系统，例如参考上述半导体装置100，图案化接触阶层220需要提供两个或多个个别层，例如蚀刻停止层与类似层。在一些例子里，当接触阶层220的应力阶层可在半导体层202的一部分中提供更高的电荷载体移动性，介电材料222或是至少一部分可具有高内部应力阶层，用来增加电路组件，例如晶体管与类似物，的效能。在图2a的实施例与对应的制造阶段中，说明接触阶层220，介电材料222可包括额外部分222E，可以是接触阶层220的牺牲材料部分，这在后续的制造阶段中会被移除。再者，在接触阶层220中提供接触组件223，连接至半导体层202中的接触区域252，在其他例子中，除了接触组件223，可提供任何其他的接触组件，可连接至形成在半导体层202上方的其他电路组件，例如栅极电极结构与类似物，如前所述。接触组件223可以是接触开口223A、223B中的传导材料，延伸至所要的高度阶层，而不会过度填充接触开口223A、223B。在一些实施例中，接触组件223的传导材是实质一致的材料，因而提供更高的传导性以及接触阶层220更高的接触阻抗。在这例子中，接触组件223中不提供额外的障蔽材料与类似物。为了达到这个目的，可提供任何适当的传导材料，例如钴或是任何其他适当的金属例如铝与类似物。

如图2a所示，可用以下工艺形成半导体装置200。可使用上述的工艺技术并参考半导体装置100，在半导体层202中与上方完成电路组件250之后，可沉积介电材料或接触阶层220的材料，其中相较于前述的习知方法，可增加接触阶层220的最终材料层厚度或是提供个别的材料层而形成牺牲部分222E，其中选择额外部分222E的厚度，因而用任何适当图案化方法进行图案化之后，传导材料可确实限制在接触开口223A、223B中。也就是选择接触阶层220的初始总高度，因而当必须形成任何接触开口延伸至较低深度时，例如连接至栅极电极结构与类似物时，选择性沉积接触组件223的传导材料不会造成接触开口223A、223B的过度填充，不考虑任何工艺相关的变化或是不考虑接触开口的任何深度差。在图案化接触开口223A、223B之后，可进行选择性沉积工艺，例如无电镀工艺，其中接触区域252的暴露部分可作为催化材料，因而免除分别提供催化材料在接触区域252上。例如，可用已知的电化学沉积方法，在金属硅化物上直接形成金属，例如钴。因此，在电路组件223的传导材料沉积过程中，当减小的侧向尺寸的接触开口被填充时，可完成所想要的较好的底部至顶部填充作用，而免除或至少减少CVD技术典型发生的任何沉积相关的不规则。再者，在选择性沉积的过程中，可控制工艺时间，达到在接触开口223A、223B中想要的填充高度，不考虑接触开口的初始深度。在另一方面，由于有额外部分222E，接触开口223A、223可具有适当深度，在所想要的沉积时间之内，避免接触开口的任何过度填充。应理解可先决定沉积速度，例如依照实验，因而可估计需要的工艺时间，在任何的接触开口223A、223B中得到填充高度，对应于接触组件223所要的高度。

图2b图示说明为了提供接触阶层220的平坦表面，当进行平面化工艺203时的半导体装置200。在一些实施例中，可用CMP工艺进行平面化工艺203，其中可移除接触阶层220的主要材料，亦即过多的或牺牲材料部分222E。为了达到这个目的，有多种已知的CMP工艺方法，其中完成材料移除不需要过度影响接触组件223，因为这些组件被有效包埋在接触阶层220中。例如，当提供材料222与222E成为二氧化硅材料的形式时，可使用已知的CMP技术，用来移除二氧化硅材料。结果，在平面化工艺203的过程中，至少在移除工艺203的大部分过程中，单一材料必须被移除，因而最终暴露接触组件223的顶部表面。在一些实施例中，可继续用CMP工艺进行平面化工艺203，移除一部分的材料222，如222D所指，用来补偿接触开口223A、223B中接触组件223高度差。使用某程度的过度抛光，可完成接触阶层一部分的对应移除，其中可适当调整接触阶层220的初始高度或厚度考虑对应材料损失。应理解由于接触组件223仍侧向包埋在接触阶层220的介电材料中，因此在平面化工艺203最终相过程中，可避免关于接触组件223的任何明显剪力。

图2c根据其他实施例图标说明半导体装置200，其中可在进行平面化工艺203之前，在接触阶层220上方，提供额外的牺牲材料224。为了这个目的，牺牲材料224可为平面化材料的形式，亦即可用于旋涂技术的材料，因而提供较平坦的表面，例如完全填充接触开口223A、223B。为了达到这个目的，有多个聚合物材料，可用在低黏性状态并且随后可被硬化，因而提供实质平坦的表面。在一些实施例中，可用蚀刻工艺203A进行平面化工艺203，其中材料224以及蚀刻工艺203A过程中的材料222E可被移除，而不会过度暴露接触组件223至工艺203A的反应工艺环境。例如，材料24与材料222E具有类似的蚀刻作用，因而造成更好的表面。在其他例子中，平面化工艺203可包括抛光工艺203B，其中材料224以及最终材料222E可被有效移除，而提供接触组件223的更高的完整性，在抛光工艺203B最终相可被暴露，因而避免工艺203B与接触组件223的过度反应。在其他实施例中，可用工艺203A与203B进行平面化工艺203，例如先蚀刻材料224、222E，以及后续使用抛光工艺203B，在这过程中，可减少接触组件223的高度差，如前所述并且参考图2b。

图2d是根据其他实施例图标说明半导体装置200。如图所示，接触阶层220可包括具有实质“蘑菇”状架构的接触组件223，是在选择性沉积工艺过程中某程度过度填充接触开口223A、223B造成的，如前所述并参考半导体装置100。再者，可在接触阶层220上方形成牺牲材料225，例如平面化材料，因而接触组件223被包埋，亦即被侧向包埋在接触阶层220的介电材料222与牺牲材料225中。为了达到这个目的，在形成理想过度填充的接触组件223之后，可用例如旋涂技术与类似方法沉积材料225，提供较好的平坦表面。在其他例子中，可用任何其他沉积技术结合例如抛光工艺的平面化工艺，提供材料225。以图2d所示的架构为基础，可使用其他的平面化工艺，对接触阶层220提供平坦表面。

图2e图示说明平坦化工艺203中间阶段进行蚀刻工艺203A与/或抛光工艺203B的半导体装置200。例如，当使用蚀刻工艺203A时，可使用适当的蚀刻方法，例如等离子辅助蚀刻工艺、湿化学蚀刻工艺，其中材料225与接触组件223的传导材料可具有非常相似的移除速度。因此，在图2e所示的蚀刻工艺203A中，可同时移除材料225与接触组件223的材料，其中可在材料222上控制对应的蚀刻工艺，它可作为有效的蚀刻停止材料。在其他的实施例中，可进行抛光工艺203B，其中材料225与接触组件223可得到实质相同的移除速度。例如，当提供聚合物材料时，进行适当的处理，与/或当使用其他材料时，选择适当的基本材料组合，可有效调整牺牲材料225的特性，例如硬度。例如，接触组件223的传导材料可以是均质金属，可具有较小的厚度，因此聚合物材料可适合用于抛光方法具有相似的移除速度，其中以实质物理移除机制为主。因此，可避免工艺20B过程中任何过度的剪力，因而降低产生接触错误的可能性，如前所述。再者，在其他实施例中，可使用蚀刻工艺与抛光工艺的结合。

图2f是根据其他实施例图标说明半导体装置200，其中在接触阶层220上方，接触组件223可形成不连续材料系统，例如由某种程度的过度填充造成的，如上所述，其中牺牲材料226可以是连续传导材料层的形式。为达这个目的，在用选择性沉积工艺形成接触组件223之后，可提供连续传导层226，例如使用任何适当的沉积技术，例如CVD、溅镀沉积与类似方法，因而接触组件223可被介电材料222与传导材料层226包埋。传导材料层226可由任何适当的传导材料组成，例如金属层与类似物，可作为电流分布层，用于电化学机制的移除工艺。

图2g图标说明电化学系统260，用以接收基板201，在图2f所示包括传导牺牲层22的接触阶层220上进行电化学平面化工艺。系统260可包括支持系统262，用来接收基板201，其中在实施例中，可在反应器或容器中提供待处理的表面，亦即接触阶层220。再者，系统260可包括电极组264，可以是可移动的电极组，通过基板201被扫瞄，因而形成待处理表面接触阶层220与移动电极组264之间的可移动间隙(movable gap)。再者，电极组264可提供一或多个适当流体的喷出物，如265所指，例如用于提供电解质溶液或是起始电化学材料移除工艺所需要的任何其他合适工艺流体。例如，电解质265可包含顿性溶剂与非氧化酸盐的混合物。再者，可提供功率来源263，用来在作为阳极的表面220与作为阴极的可移动电极组26之间，施加电压与电流脉冲。结果，在起始适当电压或一系列电压脉冲之后，可通过工艺流体265，在包括传导层226与接触组件223(图2f)过多材料的传导阶层220待处理表面与可移动电极组264之间，建立电流。以对应的扫描速度为基础，可起始电压脉冲系列、电解质溶液或工艺流体265的组合物、层226与接触组件223过多材料的有效材料移除，其中形成在接触阶层220上方具有厚度增加的金属部分可进行材料移除。因此，在电化学蚀刻工艺过程中，整体表面可逐渐平面化，例如通过基板201扫描数次，使用不同的工艺条件，例如脉冲顺序、扫描速度等。

图2h图标说明在电化学蚀刻工艺267过程中的基板201，其中可以工艺参数例如电压与脉冲的形状及频率、沿着方向266的扫描速度为基础，沿着扫描方向266，移除可移动电极组264。

图2i图标说明在电化学蚀刻工艺267另一阶段中的基板201，其中可在接近基板201的中心，定位可移动的电极组264。结果，扫描通过基板201一或数次，可移除接触组件223与牺牲传导材料层226(图2f)的任何过多材料，因而形成实质平坦的表面。应理解可进行电化学蚀刻工艺，用不同的工艺参数以及观察不同参数设定的移除作用与平面化效果，建立适当的工艺参数。

图2j图标说明半导体装置200具有平坦表面，如220S所指。在这例子哩，接触组件223具有理想的平坦架构，不需要施加任何过度的机械压力至接触组件223。

图2k是根据另一实施例，图标说明半导体装置200，其中可在传导材料层226上方形成另一牺牲材料227。另一牺牲材料227可为平面化材料，例如聚合物才疗，并且可在使用之后被回蚀，在接触组件223外部的接触阶层220表面部分覆盖材料226，这在进行湿化学蚀刻工艺267是有益的，如上所述。亦即可用任何适当工艺参数开始电化学蚀刻工艺，其中由于有另一牺牲材料227存在，所以可压抑层226的初始材料移除。因此，在电化学蚀刻工艺的对应相中，材料层226的暴露部分与接触组件223的过多材料较佳可被移除，因而更促进电化学工艺的平面化效果。湿化学蚀刻工艺具有实质自身限制作用，接触组件223附近的传导材料可被移除，最后中断接触组件223附近的传导层226。而后，可移除层227，例如用湿化学蚀刻技术、等离子辅助的蚀刻工艺，接着可用湿化学蚀刻工艺、CMP或类似方法，移除层226的剩余部分。在其他例子中，在达到某种程度的平面化之后，可中断湿化学蚀刻工艺，用以移除材料227，而后关于层226与接触组件223之间的高度差，以较不精密的工艺条件为基础，继续湿化学蚀刻工艺，移除剩余的材料226与接触组件223任何不想要的过多材料。结果，本发明揭露内容提供的工艺方法中，可用选择行沉积技术，例如无电镀，形成接触组件，其中可完成接触阶层的后续平面化，而不需要在接触组件中诱导过度的机械压力。为了达到这个目的，在一些实施例中，避免对应接触开口的过度填充与/或提供牺牲材料，可达到适当包埋接触组件的接触金属，在平面化工艺过程中，例如在蚀刻工艺、抛光工艺或两种工艺结合中，可保持接触组件的完整性。在其他实施例中，可用电化学蚀刻工艺完成移除接触组件的任何过多材料，其中牺牲传导层可作为电流分布层。因此，在接触阶层的平坦表面上继续其他工艺，而后形成金属化系统的第一金属化层，适当连接至接触阶层中的接触组件，由于使用选择性沉积技术形成接触组件的金属，所以具有高传导性。

上述的特定实施例是用来说明本申请案，对于熟知此技艺的人士而言，在本申请的教导后，本发明的不同修饰与实施是显而易见的。例如，可用不同的顺序进行上述的工艺步骤。再者，本申请的详细说明或设计除了权利要求书的内容之外，并没有特别限制。因此，上述的特定实施例可被改变或修饰，并且这些变化都属于本发明的范围与精神之内。因此，本发明的保护范围如权利要求书中所述。

Claims (17)

1.一种在半导体装置中形成接触组件的方法，所述方法包括：

进行选择性沉积工艺，在接触阶层的介电材料的接触开口中形成金属，所述接触开口连接至电路组件的接触区域，所述电路组件至少部分形成在所述半导体装置的半导体层中；

从所述金属形成接触组件，所述接触组件被侧向包埋；以及

在所述侧向包埋的接触组件基础上进行平面化工艺，提供所述接触阶层的实质平坦表面；

其中形成所述接触组件包括过度填充所述接触开口，以及形成至少侧向相邻所述接触组件的牺牲材料，

其中形成所述牺牲材料包括提供连续传导材料层，以及

其中进行所述平面化工艺包括使用所述连续传导材料层作为电流分布层，进行电化学蚀刻工艺。

2.如权利要求1所述的方法，其中形成所述接触组件包括填充所述接触开口至一高度阶层，低于所述接触阶层的所述介电材料的表面的高度接层。

3.如权利要求2所述的方法，其中进行所述平面化工艺包括进行化学机械抛光工艺，移除所述介电材料的一部分。

4.如权利要求2所述的方法，更包括在形成所述金属之后以及进行所述平面化工艺之前，在所述介电材料上方形成牺牲填充材料。

5.如权利要求4所述的方法，其中进行所述平面化工艺包括进行蚀刻工艺与抛光工艺至少其中一种。

6.如权利要求1所述的方法，其中所述牺牲材料是平面化材料形式，以及其中进行所述平面化工艺包括在所述平面化材料存在时，进行蚀刻工艺与抛光工艺至少其中一种。

7.如权利要求1所述的方法，其中形成所述牺牲材料更包括形成平面化层。

8.如权利要求1所述的方法，其中进行所述选择性沉积工艺包括进行无电镀工艺以及使用所述接触区域作为催化材料。

9.一种制造集成电路的方法，包括：

在半导体装置的接触阶层的介电材料中，形成接触开口；

在所述接触开口内选择性形成传导材料，而不过度填充所述接触开口；以及

移除所述介电材料的一部分到达所述接触开口内的传导材料，用来提供所述接触阶层的平坦表面。

10.如权利要求9所述的方法，其中进行无电镀工艺，在所述接触开口中，选择性形成所述传导材料。

11.如权利要求9所述的方法，其中移除所述介电材料的一部份包括进行抛光工艺。

12.如权利要求10所述的方法，其中进行所述无电镀工艺包括直接沉积金属在半导体区域中形成的接触区域上。

13.如权利要求9所述的方法，更包括在移除所述介电材料的一部份之前，在所述传导材料上方，形成牺牲平面化材料。

14.如权利要求13所述的方法，其中移除所述介电材料的一部份包括在所述牺牲平面化材料存在时，进行蚀刻工艺与抛光工艺至少其中一种。

15.一种制造集成电路的方法，包括：

在半导体装置的接触阶层的介电材料中，形成接触开口，所述接触开口延伸至电路组件的接触区域；

进行选择性沉积工艺，用传导材料填充所述接触开口；

在所述介电材料与所述传导材料上方，形成连续传导层；

在所述连续传导层上方，形成牺牲材料层；以及

进行蚀刻工艺，平面化所述接触阶层的表面，在所述牺牲材料层存在中开始所述蚀刻工艺。

16.如权利要求15所述的方法，其中进行蚀刻工艺包括进行电化学蚀刻工艺。

17.如权利要求16所述的方法，其中形成所述牺牲材料层包括在所述介电材料上方，形成含金属层，以及在所述含金属层上方，形成平面化材料。