CN102196660A - 线路结构 - Google Patents
线路结构 Download PDFInfo
- Publication number
- CN102196660A CN102196660A CN 201010130039 CN201010130039A CN102196660A CN 102196660 A CN102196660 A CN 102196660A CN 201010130039 CN201010130039 CN 201010130039 CN 201010130039 A CN201010130039 A CN 201010130039A CN 102196660 A CN102196660 A CN 102196660A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- insulating barrier
- channel
- line construction
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明公开一种线路结构,其包括一线路板、一绝缘层、一导电通道、一可镀介电层以及一导电图案。绝缘层配置于线路板上并覆盖线路板的一线路层。导电通道贯穿绝缘层并与线路层相连,且导电通道突出于绝缘层的一表面。可镀介电层配置于绝缘层的表面上,并具有一沟槽图案,且导电通道的突出于表面的部分位于沟槽图案中,可镀介电层的材质包括一可被化学镀的材料。导电图案位于沟槽图案中,并与导电通道相连,其中导电图案与导电通道之间存在一交界面,且交界面突出于绝缘层的表面。
Description
技术领域
本发明涉及一种线路结构,且特别是涉及一种具有细线路的线路结构。
背景技术
近年来随着电子工业的生产技术的突飞猛进,线路基板可搭载各种电子零件,以广泛地应用于各种不同功能的电子产品中。目前,电子产品朝向多功能化及小型化的方向发展。在此趋势下,线路基板需大幅提升其布线密度,以搭载更多且更精密的电子零件,而提升布线密度无非是通过缩小线宽以及线距来达成。
在现有技术中,线路层的形成方式是先在基板上全面电镀一金属层,之后再以光刻蚀刻的方式图案化金属层。然而,现有技术受限于电镀制作工艺所形成的金属层的均匀度以及光刻蚀刻制作工艺的精准度等制作工艺能力的限制,而不易制作线宽低于40微米的线路,以致于产品合格率低且制作成本高。
发明内容
本发明的目的在于提供一种线路结构,具有较小的线宽。
本发明提出一种线路结构,其包括一线路板、一绝缘层、一导电通道、一可镀介电层以及一导电图案。绝缘层配置于线路板上并覆盖线路板的一线路层。导电通道贯穿绝缘层并与线路层相连,且导电通道突出于绝缘层的一第一表面。可镀介电层配置于绝缘层的第一表面上,并具有一沟槽图案,且导电通道的突出于第一表面的部分位于沟槽图案中,可镀介电层的材质包括一可被化学镀的材料。导电图案位于沟槽图案中,并与导电通道相连,其中导电图案与导电通道之间存在一交界面。
在本发明的一实施例中,可镀介电层具有一朝向远离线路板的第二表面,且第二表面具有沟槽图案,线路结构更包括一抗镀介电层,其配置于第二表面上且位于沟槽图案外,抗镀介电层的材质包括一抗化学镀的材料。
在本发明的一实施例中,抗镀介电层的材质包括不含羟基(OH)官能基团或羧基(COOH)官能基团的高分子材料。
在本发明的一实施例中,高分子材料包括环氧树脂、聚亚醯胺、液晶聚合物、甲基丙烯酸酯型树脂、乙烯苯基型树脂、烯丙基型树脂、聚丙烯酸酯型树脂、聚醚型树脂、聚烯烃型树脂、聚胺型树脂、聚硅氧烷型树脂或前述的组合。
在本发明的一实施例中,抗镀介电层的材质包括一易激光加工的材料。
在本发明的一实施例中,可镀介电层的材质包括高分子材料。
在本发明的一实施例中,高分子材料包括环氧树脂、聚亚醯胺、液晶聚合物或前述的组合。
在本发明的一实施例中,可镀介电层的材质包括一易激光加工的材料。
在本发明的一实施例中,绝缘层的材质包括树脂、聚亚醯胺或液晶聚合物。
在本发明的一实施例中,绝缘层的材质包括玻璃纤维。
在本发明的一实施例中,导电图案覆盖导电通道。
在本发明的一实施例中,导电图案的最小线宽约为40微米以下。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附附图作详细说明如下。
附图说明
图1为本发明一实施例的线路结构的剖视图;
图2为图1的线路结构的一种变化。
主要元件符号说明
100:线路结构
110:线路板
112:线路层
120:绝缘层
122、142、152:表面
130:导电通道
140:可镀介电层
150:导电图案
160:抗镀介电层
R:沟槽图案
S:交界面
具体实施方式
图1为本发明一实施例的线路结构的剖视图,图2为图1的线路结构的一种变化。
请参照图1,本实施例的线路结构100包括一线路板110、一绝缘层120、一导电通道130、一可镀介电层140以及一导电图案150。
绝缘层120配置于线路板110上并覆盖线路板110的一线路层112。在本实施例中,绝缘层120的材质包括树脂、聚亚醯胺、液晶聚合物或芳香族聚醯胺(Aramid)。在本实施例中,绝缘层120例如为一胶片(prepreg),绝缘层120的材质可包括玻璃纤维。导电通道130贯穿绝缘层120并与线路层112相连,且导电通道130突出于绝缘层120的一表面122,其中表面122朝向远离线路板110的方向。
可镀介电层140配置于绝缘层120的表面122上,并具有一沟槽图案R,且沟槽图案R并未贯穿可镀介电层140。导电通道130的突出于表面122的部分位于沟槽图案R中,可镀介电层140的材质包括一可被化学镀的材料。详细而言,在本实施例中,『可被化学镀的材料』是代表在化学镀制作工艺中会吸附催化剂的材料。可镀介电层140的材质例如为高分子材料,其中高分子材料包括环氧树脂、聚亚醯胺、液晶聚合物或前述的组合。在本实施例中,可镀介电层140的材质可为一易激光加工的材料,亦即容易在激光烧蚀的过程中被移除的材料。
详细而言,可镀介电层140具有一朝向远离线路板110的表面142,且表面142具有沟槽图案R。在本实施例中,可在沟槽图案R外的表面142上配置一抗镀介电层160(如图2所示),抗镀介电层160的材质包括一抗化学镀的材料。详细而言,在本实施例中,『抗化学镀的材料』是代表在化学镀制作工艺中不会吸附催化剂的材料。抗镀介电层160的材质例如为不含羟基(OH)官能基团或羧基(COOH)官能基团的高分子材料(亦即疏水性高分子材料),其中高分子材料包括环氧树脂、聚亚醯胺、液晶聚合物、甲基丙烯酸酯型树脂、乙烯苯基型树脂、烯丙基型树脂、聚丙烯酸酯型树脂、聚醚型树脂、聚烯烃型树脂、聚胺型树脂、聚硅氧烷型树脂或前述的组合。在本实施例中,抗镀介电层160的材质可为一易激光加工的材料。
请再次参照图1,导电图案150位于沟槽图案R中,并与导电通道130相连,其中导电图案150与导电通道130之间存在一交界面S,且交界面S例如为非平面,交界面S突出于绝缘层120的表面122。在本实施例中,导电图案150覆盖导电通道130。换言之,突出于绝缘层120的表面122的导电通道130是以类似榫接的方式与导电图案150接合。在其他实施例中,导电通道130的一朝向远离线路板110的方向的端部(未绘示)可齐平于导电图案150的表面152。
值得注意的是,请参照图2,本实施例的导电图案150的制作方式可以是先在线路板110上形成绝缘层120、可镀介电层140与抗镀介电层160之后,进行一化学镀制作工艺,以在沟槽图案R中形成导电图案150。由于导电图案150只会形成在沟槽图案R所暴露出的可镀介电层140上,因此,导电图案150只会填满于沟槽图案R中。如此一来,本实施例可通过沟槽图案R来定义出导电图案150,进而可通过控制沟槽图案R的最小沟槽宽度来调整形成在沟槽图案R中的导电图案150的最小线宽。再者,由于可镀介电层140与抗镀介电层160皆可为易激光加工的材料,故可以激光烧蚀的方式形成沟槽图案R。如此一来,本实施例毋须通过光刻蚀刻的方式来形成线路层,故可缩小导电图案150的最小线宽(例如将最小线宽缩小至40微米以下)、提高制作工艺合格率并降低制作成本。
详细而言,相比较于现有以减成法制作线路时,会受限于光刻蚀刻制作工艺的精准度等制作工艺能力的限制而不易制作线宽低于40微米的线路,以致于产品合格率低导致制作成本高,本实施例是形成沟槽图案R,并在沟槽图案R中形成线路(即导电图案150),因此,沟槽图案R的沟槽最小宽度可等同于导电图案150的最小线宽,而由于可镀介电层140与抗镀介电层160皆可为易激光加工的材料,故本实施例可采用激光烧蚀的方式形成沟槽图案R以使沟槽最小宽度小于40微米,从而使得导电图案150的最小线宽可小于40微米。
虽然结合以上实施例揭露了本发明,然而其并非用以限定本发明,任何所属技术领域中熟悉此技术者,在不脱离本发明的精神和范围内,可作些许的更动与润饰,故本发明的保护范围应以附上的权利要求所界定的为准。
Claims (11)
1.一种线路结构,包括:
线路板;
绝缘层,配置于该线路板上并覆盖该线路板的一线路层;
导电通道,贯穿该绝缘层并与该线路层相连,且该导电通道突出于该绝缘层的一第一表面;
可镀介电层,配置于该绝缘层的该第一表面上,并具有一沟槽图案,且该导电通道的突出于该第一表面的部分位于该沟槽图案中,该可镀介电层的材质包括一可被化学镀的材料;以及
导电图案,位于该沟槽图案中,并与该导电通道相连,其中该导电图案与该导电通道之间存在一交界面,且该交界面突出于该绝缘层的该第一表面。
2.如权利要求1所述的线路结构,其中该可镀介电层的材质包括高分子材料。
3.如权利要求2所述的线路结构,其中该高分子材料包括环氧树脂、聚亚醯胺、液晶聚合物或前述的组合。
4.如权利要求1所述的线路结构,其中该可镀介电层具有一朝向远离该线路板的第二表面,且该第二表面具有该沟槽图案,该线路结构还包括:
抗镀介电层,配置于该第二表面上且位于该沟槽图案外,该抗镀介电层的材质包括一抗化学镀的材料。
5.如权利要求4所述的线路结构,其中该抗镀介电层的材质包括不含羟基官能基团或羧基官能基团的高分子材料。
6.如权利要求5所述的线路结构,其中该高分子材料包括环氧树脂、聚亚醯胺、液晶聚合物、甲基丙烯酸酯型树脂、乙烯苯基型树脂、烯丙基型树脂、聚丙烯酸酯型树脂、聚醚型树脂、聚烯烃型树脂、聚胺型树脂、聚硅氧烷型树脂或前述的组合。
7.如权利要求4、5或6所述的线路结构,其中该抗镀介电层的材质包括一易激光加工的材料。
8.如权利要求1、2、4、5或6所述的线路结构,其中该绝缘层的材质包括树脂、聚亚醯胺或液晶聚合物。
9.如权利要求8所述的线路结构,其中该绝缘层的材质包括玻璃纤维。
10.如权利要求1所述的线路结构,其中该导电图案覆盖该导电通道。
11.如权利要求1或10所述的线路结构,其中该导电图案的最小线宽约为40微米以下。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010130039 CN102196660B (zh) | 2010-03-05 | 2010-03-05 | 线路结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010130039 CN102196660B (zh) | 2010-03-05 | 2010-03-05 | 线路结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102196660A true CN102196660A (zh) | 2011-09-21 |
CN102196660B CN102196660B (zh) | 2013-09-11 |
Family
ID=44603845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010130039 Active CN102196660B (zh) | 2010-03-05 | 2010-03-05 | 线路结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102196660B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1772948A (zh) * | 2005-11-17 | 2006-05-17 | 上海交通大学 | 聚酰亚胺薄膜上激光诱导选择性化学镀的方法 |
US20080023065A1 (en) * | 2006-07-25 | 2008-01-31 | Borden Peter G | Thin film photovoltaic module wiring for improved efficiency |
US20080052904A1 (en) * | 2004-07-28 | 2008-03-06 | Reinhard Schneider | Method Of Manufacturing An Electronic Circuit Assembly |
CN101409982A (zh) * | 2007-10-09 | 2009-04-15 | 南亚电路板股份有限公司 | 电路板的制造方法 |
-
2010
- 2010-03-05 CN CN 201010130039 patent/CN102196660B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080052904A1 (en) * | 2004-07-28 | 2008-03-06 | Reinhard Schneider | Method Of Manufacturing An Electronic Circuit Assembly |
CN1772948A (zh) * | 2005-11-17 | 2006-05-17 | 上海交通大学 | 聚酰亚胺薄膜上激光诱导选择性化学镀的方法 |
US20080023065A1 (en) * | 2006-07-25 | 2008-01-31 | Borden Peter G | Thin film photovoltaic module wiring for improved efficiency |
CN101409982A (zh) * | 2007-10-09 | 2009-04-15 | 南亚电路板股份有限公司 | 电路板的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102196660B (zh) | 2013-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11160166B2 (en) | Printed circuit board with high-capacity copper circuit | |
US20090260868A1 (en) | Printed circuit board and method of manufacturing the same | |
US8288662B2 (en) | Circuit structure | |
US20130118009A1 (en) | Method for manufacturing printed circuit board | |
TWI806865B (zh) | 印刷電路板 | |
CN103167728A (zh) | 印刷电路板及其制造方法 | |
KR20140041084A (ko) | 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법 | |
KR101189131B1 (ko) | 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법 | |
US8161638B2 (en) | Manufacturing method of circuit structure | |
KR101109323B1 (ko) | 인쇄회로기판의 제조방법 | |
US10405431B2 (en) | Flexible printed circuit board | |
CN102196660B (zh) | 线路结构 | |
CN104470195A (zh) | 印刷电路板及其制造方法 | |
CN102196673B (zh) | 线路结构的制作方法 | |
US20110097553A1 (en) | Trench substrate and method of fabricating the same | |
US8280204B2 (en) | Optical wiring board and manufacturing method thereof | |
CN101765341A (zh) | 激光辅助基板线路成型结构与方法 | |
US20200163229A1 (en) | Circuit board and method of making circuit board | |
KR20140041081A (ko) | 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법 | |
US9832888B1 (en) | Circuit board and method for making the same | |
JP2009141129A (ja) | フレキシブルプリント配線板およびその製造方法 | |
CN101002366A (zh) | 用于镀敷pci express(pcie)边缘连接器的设计及方法 | |
US8171626B1 (en) | Method for forming embedded circuit | |
KR101086838B1 (ko) | 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법 | |
US20120055800A1 (en) | Method for forming plating layer of printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |