CN101943854B - 半灰阶掩模板半曝光区的设计方法及其制造方法 - Google Patents

半灰阶掩模板半曝光区的设计方法及其制造方法 Download PDF

Info

Publication number
CN101943854B
CN101943854B CN2009101085862A CN200910108586A CN101943854B CN 101943854 B CN101943854 B CN 101943854B CN 2009101085862 A CN2009101085862 A CN 2009101085862A CN 200910108586 A CN200910108586 A CN 200910108586A CN 101943854 B CN101943854 B CN 101943854B
Authority
CN
China
Prior art keywords
half
exposure
rete
gray
transmittance section
Prior art date
Application number
CN2009101085862A
Other languages
English (en)
Other versions
CN101943854A (zh
Inventor
李春兰
熊启龙
邓振玉
洪志华
侯宏浩
谭景霞
戴海哲
Original Assignee
深圳清溢光电股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳清溢光电股份有限公司 filed Critical 深圳清溢光电股份有限公司
Priority to CN2009101085862A priority Critical patent/CN101943854B/zh
Publication of CN101943854A publication Critical patent/CN101943854A/zh
Application granted granted Critical
Publication of CN101943854B publication Critical patent/CN101943854B/zh

Links

Abstract

本发明提供一种半灰阶掩模板半曝光区的设计方法及其制造方法,将半灰阶掩模板的半曝光区设计形成曝光数据图,所述曝光数据图具有半曝光设计区,根据具有半透过膜层的掩模材料在所述半曝光区仅一次曝光所需的光透过量,来设计半曝光设计区的图形形状。通过控制半曝光设计区光透过量,调整半曝光区的光刻胶膜层厚度,从而使曝光后光刻胶膜层厚度明显减薄。与现有技术二次曝光、二次对位流程对比,本技术方案只需要一次曝光、一次对位,解决了普通制造方法二次对位偏差问题,简化了制造工艺流程,而且掩模板材料本身具有半透过膜层,不需要进行二次沉积半透过膜层工序,使半灰阶掩模板的制作工艺流程更加简单。

Description

半灰阶掩模板半曝光区的设计方法及其制造方法

技术领域

[0001] 本发明属于掩模板制造领域,尤其涉及半灰阶掩模板半曝光区的设计方法及其制造方法。

背景技术

[0002] 随着工艺技术的发展,为了提高效率,减少エ艺步骤,目前很多TFT-LCD公司都从五次光刻转到四次光刻,又从四次光刻减化到三次光刻。相应的,制造过程中使用的掩模板 (MASK)也从原来使用的两张掩模板,转化为使用一张灰阶掩模板GTM(Gray Tone Mask)或者半灰阶掩模板(HTM =Half Tone Mask)。

[0003] 对于用于制造如TFT-LCD、OLED用半灰阶掩模板(HTM),一般的TFT(Thin Film Transistor,薄膜晶体管)半灰阶掩模制板数据结构如图1所示,其包括栅电极501、信号线电极502、源电极503、漏电极504、通孔505和像素电极506。其中,源电极503与漏电极 504之间形成TFT沟道602,501栅电极源电极503、漏电极504等部分形成TFT开关器件 601。目前半灰阶掩模板一般采用的原材料结构如图2所示,包括石英玻璃301,金属铬及氧化铬薄膜302和光刻胶层303。其制作エ艺流程如图3所示,即投入如图2的原材料,开始第一次曝光,曝光所需数据图形如图4,第一次显影,第一次刻蚀,形成如图4所需的图形, 剥离光刻胶,进行掩模板清洗,然后沉积半透过膜层,涂敷光刻胶,进行二次曝光对位,二次曝光,曝光数据如图5,二次显影,二次刻蚀,形成如图6所需图形,二次去掉光刻胶,清洗掩模板,缺陷检查,修复与贴膜,最后包装出货,共需要17步エ序完成。エ艺比较复杂,且浪费 エ时。同吋,我们也发现在两次曝光过程中,模板中半透过膜区域与数据设计值存在二次对位偏差现象。

发明内容

[0004] 本发明所要解决的技术问题是,提供一种半灰阶掩模板半曝光区设计方法及半灰阶掩模板制造方法,能够使掩模板制造エ艺流程简单,且解决二次对位偏差的问题。

[0005] 为了解决上述技术问题,本发明实施例提供一种半灰阶掩模板半曝光区的设计方法,将半灰阶掩模板的半曝光区设计形成曝光数据图,所述曝光数据图具有半曝光设计区, 根据具有半透过膜层的掩模材料在所述半曝光区仅一次曝光所需的光透过量,来设计半曝光设计区的图形形状;所述半曝光设计区具有透光部和非透光部,通过调整非透光部的形状、间距、大小或排布方式调节所述的光透过量,或通过对半曝光区的边缘形状的设计来满足半曝光区的光透过量。

[0006] 本发明实施例还提供一种半灰阶掩模板制造方法,在二次刻蚀エ艺之前采用以下处理流程:

[0007] (1)投入掩模材料,所述掩模材料具有半透过膜层和光刻胶膜层;所述掩模材料包括依次设置的石英玻璃层、半透过膜层、ES层、铬与氧化铬膜层和光刻胶膜层;

[0008] (2)采用上述曝光数据图形进行一次曝光;[0009] (3) 一次显影;

[0010] (4) 一次刻蚀;

[0011] (5)掩模板清洗;

[0012] (6)灰化工艺。

[0013] 经过所述灰化工艺后,进行二次刻蚀,经二次刻蚀后将露出附在于半透过膜层上面的薄膜层去掉,保留所述半透过膜层。

[0014] 根据曝光所需的光透过量来设计半曝光设计区的形状,以控制半曝光设计区的光透过量,以调整半曝光区的光刻胶膜层的厚度,以便一次曝光、曝光后的光刻胶膜层的厚度明显减薄。一次显影、一次刻蚀工序后,将掩模板清洗后,再经灰化工艺把半曝光区变薄的光刻胶膜层去掉,并经二次刻蚀,把半曝光区的非半透过膜层去掉,显露半透过膜层。与现有技术二次曝光、二次对位流程对比,本技术方案只需要一次曝光、一次对位,解决了普通制造方法二次对位偏差问题,简化了制造工艺流程,而且掩模板材料本身具有半透过膜层, 不需要进行二次沉积半透过膜层工序,使半灰阶掩模板的制作工艺流程更加简单。

附图说明

[0015] 图1是现有技术提供的一种半灰阶掩模板数据结构示意图;

[0016] 图2是现有技术提供的一种半灰阶掩模板材料的结构示意图;

[0017] 图3是现有技术提供的一种半灰阶掩模板的制造流程示意图;

[0018] 图4是现有技术提供的一种半灰阶掩模板一次曝光所需的曝光数据图;

[0019] 图5是现有技术提供的一种半灰阶掩模板二次曝光所需的曝光数据图;

[0020] 图6是现有技术提供的经过二次曝光后的一种半灰阶掩模板的成品结构示意图;

[0021] 图7是本发明实施例提供的一种半灰阶掩模板材料的结构示意图;

[0022] 图8是本发明实施例提供的一种曝光数据图的结构示意图;

[0023] 图9是本发明实施例提供的一种半灰阶掩模板的成品的结构示意图;

[0024] 图10是本发明实施例提供的一种半灰阶掩模板的曝光数据图采用X方向排布的结构示意图;

[0025] 图11是本发明实施例提供的一种半灰阶掩模板的曝光数据图采用Y方向排布的结构示意图;

[0026] 图12是本发明实施例提供的一种半灰阶掩模板的曝光数据图采用XY方向排布的结构示意图;

[0027] 图13是本发明实施例提供的一种半灰阶掩模板的曝光数据图采用马赛克方式排布的结构示意图;

[0028] 图14是本发明实施例提供的一种半灰阶掩模板的曝光数据图采用斜线方式排布的结构示意图;

[0029] 图15是本发明实施例提供的一种半灰阶掩模板的曝光数据图采用混合方式排布的结构示意图;

[0030] 图16是本发明实施例提供的曝光数据图的透光部或非透光部为圆形的结构示意图;

[0031] 图17是本发明实施例提供的曝光数据图的透光部或非透光部为方形的结构示意图;

[0032] 图18是本发明实施例提供的曝光数据图的透光部或非透光部为椭圆形的结构示意图;

[0033] 图19是本发明实施例提供的曝光数据图的透光部或非透光部为环形的结构示意图;

[0034] 图20是本发明实施例提供的一种采用“U”形沟道的曝光数据图的结构示意图;

[0035] 图21是本发明实施例提供的一种半灰阶掩模板的制造流程示意图;

[0036] 图22是本发明实施例提供的一种曝光前制板数据示意图。

具体实施方式

[0037] 为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。

[0038] 本发明实施例提供一种半灰阶掩模板的制造方法,在二次刻蚀工艺之前采用以下流程:

[0039] (1)在开始曝光前,将制板数据进行设计形成曝光数据图,投入掩模材料,如图7 所示,该掩模材料包括依次设置的石英玻璃层401、半透过膜层402、ES (Etch Stop,刻蚀阻挡)层403、铬与氧化铬薄膜层404和光刻胶膜层405 ;

[0040] (2)采用曝光数据图进行曝光;

[0041] (3) —次显影;

[0042] (4) 一次刻蚀;

[0043] (5)掩模板清洗;

[0044] (6)灰化工艺。

[0045] 上述步骤(1)中,曝光前制板数据(如图22所示),经设计后形成曝光数据图形如图8所示。

[0046] 该曝光数据图具有半曝光设计区102,根据掩模材料半曝光区103所需的光透过量,来设计半曝光设计区102的形状。本实施例中所采用的曝光数据图如图8所示,其包括源电极203、漏电极204和沟道(半曝光区103在TFT结构中即为沟道),沟道位于漏电极 204和源电极203之间,在沟道内包含有半曝光设计区102,半曝光设计区102的形状、大小、间隙、排布方式与曝光所需的光透过量相适应。

[0047] 其中,半曝光设计区102具有透光部105和非透光部104,通过调整非透光部104 形状、间距、大小或排布方式等来调节光透过量。光照射于半曝光设计区102后,经过透光部105能够照射于光刻胶膜层405,使光刻胶膜层405的厚度减薄,而非透光部104上,通过对其设计图形的形状、大小、间隙或排布方式而对光造成了阻挡,但由于设计的非透光部 104图形小于曝光机的分辨率而没有把光完全遮住,所以非透光部104上附有的光刻胶膜层405也会减薄。同时,源电极203、漏电极204上的光刻胶膜层405由于光被源电极203 及漏电极204完全遮住,其上面的光刻胶膜层405几乎没有发生变化,而半曝光区103、漏电极204和源电极203以外的区域,经一次曝光后其上面的光刻胶膜层405完全被曝光掉了。 因此,掩模材料经过一次曝光后,在半曝光区103处的光刻胶膜层405与源电极203、漏电极204处的光刻胶膜层405就形成凹凸不平的表面。且半曝光设计区102中的透光部105与非透光部104上的光刻胶膜层405也可以形成凹凸不平的表面。

[0048] 这样,掩模材料经过步骤(¾ 一次曝光后,半曝光区103的光刻胶膜层405厚度比源电极203、漏电极204区域的光刻胶膜层405厚度减薄,形成的凹凸不平表面再经过步骤 (3) 一次显影后,去除半曝光区103、漏电极204和源电极203区域外完全被曝光掉的的光刻胶;经过步骤(4) 一次刻蚀,去除源电极203、漏电极204及半曝光区103区域外的铬与氧化铬薄膜层404、ES层403与半透过膜层402 ;然后经过步骤(¾将掩模板清洗,清除掩模板上的反应液和反应残留物。清洗后的掩模板可以看出,在其半曝光区103上的光刻胶膜层405比源电极203、漏电极204上的光刻胶膜层405的厚度明显减薄,且呈现凹凸不平的表面。掩模板清洗后,经步骤(6)灰化工艺,把变薄的半曝光区103区域的光刻胶去棹, 经过二次刻蚀后,再把半曝光区103的铬与氧化铬薄膜层404与ES层403去棹,留下半透过膜层402,形成如图9所示的半灰阶掩模板。

[0049] 后序的エ序中,将掩模板经过光刻胶剥离、掩模板清洗、检查修复、贴膜后即可包装出货。(主要制造流程如图21所示)

[0050] 因此,对于本发明实施例半灰阶掩模板半曝光区的设计方法及其制造方法,将制板数据在曝光前进行设计,通过对图形形状、大小、间隙或排布方式设计,形成曝光数据图, 掩模材料采用曝光数据图形进行曝光,通过控制光的透过量,来调整光刻胶膜层405的厚度,经过一次显影、一次刻蚀后,光刻胶膜层405的厚度明显减薄,将掩模板清洗后,再经灰化工艺把半曝光区103内变薄的光刻胶膜层405去棹,并经二次刻蚀,去除铬与氧化铬薄膜层404和ES层403,显露半透过膜层402。因此,与现有技术二次曝光、二次对位流程对比, 本技术方案只需要一次曝光、一次对位,解决了普通制造方法二次对位偏差问题,简化了制造エ艺流程,而且掩模板材料本身具有半透过层,不需要进行二次沉积半透过膜层エ序,使半灰阶掩模板的制作エ艺流程更加简单。对于本发明实施例提供的用于半灰阶掩模板半曝光区设计方法中的上述曝光数据图,为了使半曝光区103光透过量满足曝光后所需光刻胶的厚度,可通过调整半曝光设计区102上的透光部105和非透光部104的形状、间距、大小或排布方式来调节光透过量。

[0051] 本实施例中,如图10和图11所示,在半曝光设计区102内,该透光部105或非透光部104可沿X方向或者Y方向设置,使透光部105和非透光部104平行相间排列;如图12 所示,透光部105或非透光部104还可沿XY方向设置;或者如图13所示,采用马赛克方式; 或者如图14所示,采用斜线方式;或者如图15所示,采用混合排布的方式设置。通过调整透光部105和非透光部104之间的间距和排列方式,来调节半曝光设计区102的光透过量。

[0052] 其中,还可调节上述非透光部104的大小、形状来进ー步调节半曝光设计区102 的光透过量,本实施例中,透光部105或非透光部104可呈圆形(如图16所示)、或者方形 (如图17所示)、或者椭圆形(如图18所示)、或者环形(如图19所示)或者这些形状的

混-ロ。

[0053] 本发明实施例提供的透光部105和非透光部104的排布方式并不限于上述几种方式,只要其设置能够满足半曝光区103的光透过量,均在本发明的保护范围之内。并且对于透光部105与非透光部104的形状,也不限于本实施例列举的这几种,同样只要通过调节透光部105与非透光部104的形状,能够满足半曝光区103的光透过量,也均在本发明的保护范围之内。

[0054] 而且,该半灰阶掩模板半曝光区103的设计方法,并不完全仅指对半曝光设计区 102内透光部105与非透光部104的图形形状、大小、间隙或排布方式设计,也可以通过对半曝光区103的边缘形状的设计来改变其图形形状,以满足半曝光区103的光透过量,当然这种对半曝光区103的边缘形状设计也在本发明的保护范围之内。

[0055] 半曝光区103的形状除了可以为如图8所示的“C”形结构,或者为如图10所示的 “I”形结构,还可以为如图20所示的“U”形结构。当然,半曝光区103并不完全局限于沟道各种形状,但只要是采用了该种半灰阶掩模板半曝光区设计方法,无论是采用何种形状的半曝光区103,均在本发明保护范围之内。

[0056] 此外,该半灰阶掩模板制造中还可以采用其他类型的掩模材料,只要掩模材料中具有半透过膜层402,均在本发明的保护范围之内。

[0057] 因此,对于半灰阶掩模板制造方法中所提及的曝光数据图,由于半曝光设计区102 包含在半曝光区103中,根据曝光所需的光透过量来设计半曝光设计区102的形状,从而控制半曝光设计区102光透过量,以调整半曝光区103的光刻胶膜层405的厚度,经一次曝光后半曝光区103的光刻胶膜层405厚度与源电极203、漏电极204上的光刻胶膜层405厚度相比明显减薄。半曝光区103与源电极203、漏电极204区呈现凹凸不平表面,经一次显影、一次刻蚀、灰化工艺后,将半曝光区的光刻胶去掉,再经二次刻蚀后,把半曝光区的铬与氧化铬膜层404和ES层403去掉,显露出半透过膜层402。使该半灰阶掩模板的处理工艺流程更加简单。且解决二次对位偏差问题。

[0058] 本发明实施例提供的半灰阶掩模板半曝光区的设计方法及半灰阶掩模板制造方法可用于TFT_LCD ARRAY、TFT_LCD CF及OLED或者其他领域的掩模板制造。

[0059] 以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (8)

1. 一种半灰阶掩模板半曝光区的设计方法,将半灰阶掩模板的半曝光区设计形成曝光数据图,所述曝光数据图具有半曝光设计区,根据具有半透过膜层的掩模材料在所述半曝光区仅一次曝光所需的光透过量,来设计半曝光设计区的图形形状;所述半曝光设计区具有透光部和非透光部,通过调整非透光部的形状、间距、大小或排布方式调节所述的光透过量,或通过对半曝光区的边缘形状的设计来改变所述半曝光区的光透过量。
2.如权利要求1所述的半灰阶掩模板半曝光区的设计方法,其特征在于,所述透光部或非透光部沿X方向,或者Y方向,或者XY方向,或者马赛克方式、或者斜线方式、或者混合排布的方式。
3.如权利要求1所述的半灰阶掩模板半曝光区的设计方法,其特征在于,所述透光部或非透光部呈圆形、或者环形、或者方形、或者椭圆形。
4. 一种半灰阶掩模板制造方法,包括二次刻蚀工艺步骤,其特征在于,在二次刻蚀工艺之前采用以下处理流程:(1)投入掩模材料,所述掩模材料具有半透过膜层和光刻胶膜层;所述掩模材料包括依次设置的石英玻璃层、半透过膜层、ES层、铬与氧化铬膜层和光刻胶膜层;(2)采用如权利要求1所述的曝光数据图进行一次曝光;(3) —次显影;(4) 一次刻蚀;(5)掩模板清洗;(6)灰化工艺;经过所述灰化工艺后,进行二次刻蚀,经二次刻蚀后将露出附在于半透过膜层上面的薄膜层去掉,保留所述半透过膜层。
5.如权利要求4所述的半灰阶掩模板制造方法,其特征在于,所述曝光数据图的半曝光设计区具有透光部和非透光部,所述透光部或非透光部通过调整形状、间距、大小或排布方式来调节所述光透过量。
6.如权利要求5所述的半灰阶掩模板制造方法,其特征在于,经过灰化工艺后,将半曝光区的光刻胶去掉,露出紧附于光刻胶膜层下面的薄膜层;再进行二次刻蚀。
7.如权利要求4所述的半灰阶掩模板制造方法,其特征在于,所述掩模材料包括依次设置的石英玻璃层、半透过膜层、ES层、铬与氧化铬膜层和光刻胶膜层。
8.如权利要求4-7任一项所述的半灰阶掩模板制造方法,其特征在于,所述二次刻蚀工艺后,还包含以下处理工艺:光刻胶剥离、掩模板清洗、检查修复、贴膜和包装出货工序。
CN2009101085862A 2009-07-03 2009-07-03 半灰阶掩模板半曝光区的设计方法及其制造方法 CN101943854B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101085862A CN101943854B (zh) 2009-07-03 2009-07-03 半灰阶掩模板半曝光区的设计方法及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101085862A CN101943854B (zh) 2009-07-03 2009-07-03 半灰阶掩模板半曝光区的设计方法及其制造方法

Publications (2)

Publication Number Publication Date
CN101943854A CN101943854A (zh) 2011-01-12
CN101943854B true CN101943854B (zh) 2012-07-04

Family

ID=43435907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101085862A CN101943854B (zh) 2009-07-03 2009-07-03 半灰阶掩模板半曝光区的设计方法及其制造方法

Country Status (1)

Country Link
CN (1) CN101943854B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102819181A (zh) * 2012-08-10 2012-12-12 京东方科技集团股份有限公司 灰阶掩膜版及利用其形成的柱状隔垫物
CN104777710B (zh) * 2015-04-24 2019-10-29 昆山龙腾光电有限公司 掩膜板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577085A (zh) * 2003-06-30 2005-02-09 Hoya株式会社 灰调掩模的制造方法和灰调掩模
CN101258442A (zh) * 2005-09-06 2008-09-03 富士通株式会社 图案复制掩模、焦距变动测定方法及装置、半导体器件的制造方法
CN101256349A (zh) * 2007-02-28 2008-09-03 Hoya株式会社 灰阶掩模的缺陷修正方法和制造方法以及灰阶掩模
CN101276140A (zh) * 2007-03-31 2008-10-01 Hoya株式会社 灰阶掩模的缺陷修正方法和制造方法、灰阶掩模及图案转印方法
CN101349864A (zh) * 2007-07-19 2009-01-21 Hoya株式会社 光掩模及其制造方法和图案转印方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577085A (zh) * 2003-06-30 2005-02-09 Hoya株式会社 灰调掩模的制造方法和灰调掩模
CN101258442A (zh) * 2005-09-06 2008-09-03 富士通株式会社 图案复制掩模、焦距变动测定方法及装置、半导体器件的制造方法
CN101256349A (zh) * 2007-02-28 2008-09-03 Hoya株式会社 灰阶掩模的缺陷修正方法和制造方法以及灰阶掩模
CN101276140A (zh) * 2007-03-31 2008-10-01 Hoya株式会社 灰阶掩模的缺陷修正方法和制造方法、灰阶掩模及图案转印方法
CN101349864A (zh) * 2007-07-19 2009-01-21 Hoya株式会社 光掩模及其制造方法和图案转印方法

Also Published As

Publication number Publication date
CN101943854A (zh) 2011-01-12

Similar Documents

Publication Publication Date Title
JP5095865B2 (ja) アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法
KR101390910B1 (ko) 박막 트랜지스터 액정디스플레이 어레이기판 및 그 제조방법
US9746707B2 (en) Method for manufacturing display substrate, display substrate and display device
US8716710B2 (en) Thin-film transistor array substrate and method of fabricating the same
TWI528072B (zh) 液晶顯示裝置及其製造方法
US8318390B2 (en) Halftone mask having shielding parts and plural overapping halftone patterns of different widths
KR100759627B1 (ko) 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법
JP5079392B2 (ja) Tft−lcdアレイ基板構造及びその製造方法
US8842231B2 (en) Array substrate and manufacturing method thereof
US7553707B2 (en) Method for manufacturing a Liquid crystal display device
US8755018B2 (en) Liquid crystal display mother panel comprising primary spacers and secondary spacers wherein the primary spacers are surrounded by a primary sealant element
KR101215742B1 (ko) 그레이 톤 마스크의 제조 방법 및 그레이 톤 마스크
JP4919220B2 (ja) グレートーンマスク
JP4468093B2 (ja) 階調フォトマスクの製造方法
JP4393290B2 (ja) グレートーンマスクの製造方法及び薄膜トランジスタ基板の製造方法
US8735888B2 (en) TFT-LCD array substrate and manufacturing method thereof
JP2010271718A (ja) Tft−lcdアレイ基板およびその製造方法
JP4795921B2 (ja) 液晶表示装置及びその製造方法
JP5555789B2 (ja) フォトマスク及びその製造方法、並びにパターン転写方法
US9379148B2 (en) Array substrate and method of manufacturing the same, and display device
KR20070122158A (ko) Tft lcd 어레이 기판 및 그 제조 방법
CN102646634B (zh) Tft-lcd阵列基板制造方法
US20040180480A1 (en) Thin film transistor substrate and method for fabricating the same
TWI247965B (en) Method for manufacturing gray tone mask
JP2008046623A (ja) 階調マスク

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
GR01 Patent grant
C14 Grant of patent or utility model