CN101825916A - 电脑系统 - Google Patents

Abstract

一种电脑系统，包括一机箱电源、一时序控制电路及一南桥芯片，所述时序控制电路包括一延时模块，所述机箱电源用于为所述电脑系统提供电源并产生一第一系统电压及一用于表示所述机箱电源状态的第一状态信号，所述时序控制电路用于根据所述第一状态信号产生一第二状态信号并输出给所述南桥芯片以启动所述电脑系统，其中，所述第一系统电压达到额定值后再延时一第一时间后，所述第一状态信号有效；所述第一状态信号有效后经所述延时模块延时一第二时间后，所述第二状态信号有效，且所述第二时间不小于100ms。所述电脑系统满足目前新的芯片组对于上电时序的要求。

Description

电脑系统

技术领域

本发明涉及一种电脑系统，特别涉及一种满足上电时序要求上的电脑系统。

背景技术

众所周知，电脑的机箱电源所输出的电源通过电路的转换，为电脑主板上的芯片组提供所需的电源，因此，为了保证提供给电脑主板各个芯片的电源足够稳定，须先保证机箱电源输出的电源都足够稳定。而且，随着Intel公司新芯片组的推出，电脑的上电时序也有了更新的要求，其中对于提供给南桥的PWROK_SB(表示南桥芯片的供电电源的状态)信号，要求必须是在机箱电源所输出的所有电压都达到其额定值之后再延迟一定时间后才有效，否则电脑便无法正常工作。也就是说，只有机箱电源所输出的电源都达到其额定电压之后再延迟一定时间后，南桥芯片才能够接收到有效的PWROK_SB信号。然而，传统的电脑上电时序的往往无法满足这一要求。

发明内容

鉴于以上内容，有必要提供一种电脑系统，可满足新的上电时序的要求。

一种电脑系统，包括一机箱电源、一时序控制电路及一南桥芯片，所述时序控制电路包括一延时模块，所述机箱电源用于为所述电脑系统提供电源并产生一第一系统电压及一用于表示所述机箱电源状态的第一状态信号，所述时序控制电路用于根据所述第一状态信号产生一第二状态信号并输出给所述南桥芯片以启动所述电脑系统，其中，所述第一系统电压达到额定值后再延时一第一时间后，所述第一状态信号有效；所述第一状态信号有效后经所述延时模块延时一第二时间后，所述第二状态信号有效，且所述第二时间不小于100ms。

一种电脑系统的上电方法，所述电脑系统包括一机箱电源、一时序控制电路及一南桥芯片，所述时序控制电路包括一延时模块，所述电脑系统的上电方法包括以下步骤：

所述机箱电源输出一系统电压及一第一状态信号；

所述系统电压达到额定值后延时一第一时间后所述第一状态信号有效，表示所述机箱电源输出的所有电源都已准备好；

所述延时模块将所述第一状态信号延时至少100ms后，所述时序控制电路提供一有效的第二状态信号给所述南桥芯片，表示所述南桥芯片的供电电源已准备好。

所述电脑系统及其上电方法实现了当用于表示所述机箱电源状态的第一状态信号有效后再延时至少100ms，所述南桥芯片才能接收到有效的第二状态信号以进入工作状态，不仅满足目前新的芯片组对于上电时序的要求，且避免了所述电脑系统的上电时序的错乱。

附图说明

图1是本发明电脑系统较佳实施方式的电路图。

图2是利用图1中的电路所得到的所述电脑系统的上电时序图。

具体实施方式

下面结合附图及较佳实施方式对本发明作进一步详细描述：

请参照图1，本发明电脑系统的较佳实施方式包括一时序控制电路1、一机箱电源2及一南桥芯片3，所述时序控制电路1用于控制所述电脑系统的上电时序，所述时序控制电路1包括一延时模块10、一基准电压产生模块20、一比较器30、一两级反相模块40及一控制模块50。

所述延时模块10包括一电阻R11及一电容C11，所述电阻R11的一端作为所述延时模块10的输入端，用于从所述机箱电源2接收一第一状态信号PWRGD_ATX，所述第一状态信号PWRGD_ATX用于表示所述机箱电源2的状态，所述电阻R11的另一端连接至所述电容C11的一端，其连接节点作为所述延时模块10的输出端，所述电容C11的另一端接地。

所述基准电压产生模块20及比较器30组成一处理模块，所述基准电压产生模块20包括电阻R21及R22，所述电阻R21连接至所述电脑系统的一待机电源5V_SB，所述电阻R21的另一端连接至所述比较器30的一反相输入端，并通过所述电阻R22接地，所述比较器30的一同相输入端作为所述处理模块的输入端，用于连接所述延时模块10的输出端，所述比较器30的电源端连接所述电脑系统的一系统电压VCC12V，所述比较器30的接地端接地，所述处理模块还包括一电阻R43，所述电阻R43的一端连接至所述比较器30的输出端，另一端作为所述处理模块的输出端，连接至所述两级反相模块40的输入端。

所述两级反相模块40包括场效应管Q41、Q42、电阻R41及R42，所述场效应管Q41的栅极为所述两级反相模块40的输入端，所述场效应管Q41的漏极连接至所述场效应管Q42的栅极，并通过所述电阻R41连接至所述待机电源5V_SB，所述场效应管Q42的漏极作为所述两级反相模块40的输出端，连接至所述南桥芯片3，并通过所述电阻R42连接至所述电脑系统的一系统电源VCC3V，所述场效应管Q41及Q42的源极均接地。

所述控制模块50包括一场效应管Q51及电阻R51，所述场效应管Q51的栅极用于接收所述机箱电源2的开机信号PS_ON_ATX，并通过所述电阻R51连接至所述待机电源5V_SB，所述场效应管Q51的漏极连接至所述两级反相模块40的输入端，所述场效应管Q51的源极接地。

本实施方式中，所述机箱电源2的开机信号PS_ON_ATX低电平有效，当所述第一状态信号PWRGD_ATX为高电平时表示所述机箱电源2所输出的电源均已准备好，所述延时模块10用于延时所述第一状态信号PWRGD_ATX，所述处理模块用于根据所述第一状态信号PWRGD_ATX输出一电平信号，所述两级反相模块用于对所述电平信号进行两级反相，以为所述南桥芯片3提供一第二状态信号PWROK_SB，当所述第二状态信号PWROK_SB为高电平时，表示所述南桥芯片3的供电电源已准备好，所述电脑系统即被启动，所述场效应管Q41、Q42及Q51均为N沟道MOS型场效应管。

当所述电脑系统待机时，所述待机电源5V_SB输出5V电压，所述电脑系统的系统电源VCC12V无电压输出，此时所述比较器30不工作，其输出端无信输出，使所述场效应管Q41处于截止状态，所述场效应管Q42导通，此时所述第二状态信号PWROK_SB为低电平。

当所述电脑系统开始上电开机时，所述机箱电源2的开机信号PS_ON_ATX立即由高电平变为低电平，使所述场效应管Q51截止，所述系统电压VCC12V从0开始上升，当所述系统电压VCC12V上升至其额定值时，所述比较器30开始工作，但由于在电脑系统上电时，所述第一状态信号PWRGD_ATX是在所述机箱电源2输出的一5V系统电压VCC5V达到额定值后延时500-600ms后才有效，因此，所述第一状态信号PWRGD_ATX此时依然为低电平，且所述待机电源5V_SB输出的电压经所述电阻R21及R22的分压后产生一基准电压传送给所述比较器30的反相输入端，因此所述比较器30同相输入端的电压低于其反相输入端的电压，所述比较器30仍然输出低电平信号，所述两级反相模块40对所述比较器30输出的低电平信号进行两级反相后，输出的第二状态信号PWROK_SB为低电平。

当所述机箱电源2的所有电源均已稳定时，所述第一状态信号PWRGD_ATX变为高电平，经所述延时模块10延时一定时间之后，输出到所述比较器30的同相输入端，此时所述比较器30同相输入端的电压高于其反相输入端的电压，所述比较器30输出高电平，使所述场效应管Q41导通，所述场效应管Q42截止，所述两级反相模块40的输出端输出的所述第二状态信号PWROK_SB为高电平，用以表示所述南桥芯片3的供电电源已准备好。

当所述电脑系统关机时，所述机箱电源2的开机信号PS_ON_ATX立即由低电平变为高电平，所述场效应管Q51导通，使所述场效应管Q41的栅极为低电平，所述场效应管Q41截止，所述场效应管Q42导通，所述第二状态信号PWROK_SB也立即变为低电平。

请参考图2，其为本发明电脑系统的上电时序图，其中当所述电脑系统开始上电开机时，所述机箱电源2的开机信号PS_ON_ATX立即由高电平变为低电平，所述机箱电源2输出的电压均由0开始上升，其中包括所述5V系统电压VCC5V，所述第一状态信号PWRGD_ATX在所述5V系统电压VCC5V上升至额定值(图2中A点处表示5V系统电压VCC5V的额定值)之后方有效，其相对于所述系统电压VCC5V达到额定值的时刻延时时间为T1，本实施方式中，T1的值为500-600ms；所述第二状态信号PWROK_SB是所述第一状态信号PWRGD_ATX经所述延时模块10延时T2之后才有效，即，所述第二状态信号PWROK_SB的有效时刻相对于所述第一状态信号PWRGD_ATX的有效时刻延时时间为T2，其中T2可通过改变所述延时模块10中的电阻R11及电容C11的值进行设定，从而使T2的值至少为100ms，本实施方式中，T2的值为200ms-300ms。当所述电脑系统关机时，所述机箱电源2的开机信号PS_ON_ATX立即由低电平变为高电平，所述第二状态信号PWROK_SB随着所述机箱电源2的开机信号PS_ON_ATX也立即变为低电平，所述第一状态信号PWRGD_ATX在所述5V系统电压VCC5V下降至其额定值后变为低电平。

因此，上述电脑系统只需设定所述电阻R11以及电容C11的值，使所述第一状态信号PWRGD_ATX有效后再延时至少100ms后，所述南桥芯片3才能接收到有效的第二状态信号PWROK_SB以进入工作状态，不仅满足目前新的芯片组对于电脑系统上电时序的要求，且避免了所述电脑系统的上电时序的错乱。另外，在所述电脑系统关机时，所述第二状态信号PWROK_SB在所述控制模块50的控制下，会立即由高电平变为低电平，而避免了延时，保证了电脑系统的正常工作。其中，所述时序控制电路1使得当所述第一状态信号PWRGD_ATX变为高电平之后再延时T2后，所述第二状态信号PWROK_SB也变为高电平；当所述第一状态信号PWRGD_ATX为低电平时，所述第二状态信号PWROK_SB也为低电平。其他实施方式中，所述时序控制电路1也可以采用其他本领域技术人员所习知的其他电路结构，只要其能实现上述功能即可。

Claims (8)

1.一种电脑系统，包括一机箱电源、一时序控制电路及一南桥芯片，所述时序控制电路包括一延时模块，所述机箱电源用于为所述电脑系统提供电源并产生一第一系统电压及一用于表示所述机箱电源状态的第一状态信号，所述时序控制电路用于根据所述第一状态信号产生一第二状态信号并输出给所述南桥芯片以启动所述电脑系统，其中，所述第一系统电压达到额定值后再延时一第一时间后，所述第一状态信号有效；所述第一状态信号有效后经所述延时模块延时一第二时间后，所述第二状态信号有效，且所述第二时间不小于100ms。

2.如权利要求1所述的电脑系统，其特征在于：所述时序控制电路还包括一处理模块及一两级反相模块，所述处理模块连接至所述延时模块，以根据延时后的所述第一状态信号输出一电平信号，所述电平信号经所述两级反相模块二次反相后输出一第二状态信号以表示所述南桥芯片的供电电源的状态，当所述第一状态信号为低电平时，所述处理模块输出低电平，所述第二状态信号为低电平，用以表示所述南桥芯片的供电电源没有准备好，当所述第一状态信号为高电平时，所述第一状态信号经所述延时模块延时所述第二时间后输出至所述处理模块，所述处理模块输出高电平，所述第二状态信号为高电平，用以表示所述南桥芯片的供电电源已准备好，以启动所述电脑系统。

3.如权利要求2所述的电脑系统，其特征在于：所述处理模块包括一基准电压产生模块、一比较器及一第一电阻，所述基准电压产生电路包括一第二电阻及一第三电阻，所述第二电阻的一端连接至所述电脑系统的一待机电源，另一端连接至所述比较器的一反相输入端，并通过所述第三电阻接地，所述比较器的同相输入端作为所述处理模块的输入端，用于连接所述延时模块的输出端，所述第一电阻的一端连接至所述比较器的输出端，另一端作为所述处理模块的输出端，用于输出所述电平信号，当所述电脑系统待机时，所述待机电源输出电压，所述比较器的输出端输出低电平；当所述电脑系统开始上电开机时，所述第一状态信号为低电平，所述比较器输出低电平；当所述机箱电源的所有电源均已稳定时，所述第一状态信号变为高电平，经所述延时模块延时一定时间之后，输出到所述比较器的同相输入端，所述比较器输出高电平。

4.如权利要求3所述的电脑系统，其特征在于：所述两级反相模块包括一第一场效应管、一第二场效应管一第四电阻及一第五电阻，所述第一场效应管的栅极作为所述两级反相模块的输入端，连接至所述处理模块的输出端，漏极连接至所述第二场效应管的栅极，并通过所述第四电阻连接至所述待机电源，所述第二场效应管的漏极作为所述两级反相模块的输出端，用于输出所述第二状态信号，并通过所述第五电阻连接至一第二系统电压，所述第一、第二场效应管的源极均接地，当所述处理模块输出低电平，所述第一场效应管截止，所述第二场效应管导通，所述第二状态信号为低电平，当所述处理模块输出高电平，所述第一场效应管导通，所述第二场效应管截止，所述第二状态信号为高电平。

5.如权利要求4所述的电脑系统，其特征在于：所述第二系统电压为一3V系统电压。

6.如权利要求1所述的电脑系统，其特征在于：所述延时模块包括一电阻及一电容，所述电阻的一端为所述延时模块的输入端，另一端为所述延时模块的输出端，并连接至所述电容的一端，所述电容的另一端接地。

7.如权利要求1所述的电脑系统，其特征在于：所述第一系统电压为一5V系统电压。

8.一种电脑系统的上电方法，所述电脑系统包括一机箱电源、一时序控制电路及一南桥芯片，所述时序控制电路包括一延时模块，所述电脑系统的上电方法包括以下步骤：

所述机箱电源输出一系统电压及一第一状态信号；

所述系统电压达到额定值后延时一第一时间后所述第一状态信号有效，表示所述机箱电源输出的所有电源都已准备好；

所述延时模块将所述第一状态信号延时至少100ms后，所述时序控制电路提供一有效的第二状态信号给所述南桥芯片，表示所述南桥芯片的供电电源已准备好。

Images