CN101794728B - 制造半导体器件的方法和半导体器件 - Google Patents

制造半导体器件的方法和半导体器件 Download PDF

Info

Publication number
CN101794728B
CN101794728B CN2009102590341A CN200910259034A CN101794728B CN 101794728 B CN101794728 B CN 101794728B CN 2009102590341 A CN2009102590341 A CN 2009102590341A CN 200910259034 A CN200910259034 A CN 200910259034A CN 101794728 B CN101794728 B CN 101794728B
Authority
CN
China
Prior art keywords
groove
projection
angle
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009102590341A
Other languages
English (en)
Other versions
CN101794728A (zh
Inventor
田岛一久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101794728A publication Critical patent/CN101794728A/zh
Application granted granted Critical
Publication of CN101794728B publication Critical patent/CN101794728B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及制造半导体器件的方法和半导体器件。制造本发明的半导体器件的方法包括下述步骤：在衬底上形成第一沟槽和与第一沟槽相交的第二沟槽；在衬底的整个表面的上方形成膜以使得填充第一沟槽和第二沟槽；以及移除位于衬底的顶表面的上方的膜的部分，以使得将膜留在第一沟槽和第二沟槽中；其中在形成第一沟槽和第二沟槽的步骤中，在第一沟槽和第二沟槽的交叉的部分中形成凸起，以使得在平视图中从交叉的部分的一个角朝着其中心延伸。

Description

制造半导体器件的方法和半导体器件
本申请基于日本专利申请No.2008-318100，其内容在此通过引用全部并入。
技术领域
本发明涉及制造半导体器件的方法，和这样制造的半导体器件。
背景技术
作为具有不同电势的电气地隔离相邻的元件形成区域(器件隔离)的方法，已知下述方法，即形成具有被覆盖有绝缘层的侧壁的沟槽，并且然后使用多晶硅膜等等填充沟槽。在使用多晶硅膜等等填充沟槽的工艺中，在衬底的整个表面的上方形成多晶硅膜以使得填充沟槽，并且然后通常通过干法蚀刻移除位于衬底的顶表面上方的多晶硅膜的部分。
在使用膜填充沟槽的工艺中，通常必须形成等于或者大于沟槽的开口的宽度的一半的厚度的膜。另一方面，在沟槽相交的交叉的部分处，沟槽的宽度基本上宽于其它部分(如果沟槽直角相交，大约1.4倍)。因此，被形成在沟槽上方的膜有可能在沟槽的交叉的部分的中心处产生深的凹陷。在衬底上方形成绝缘膜的后续工艺中，未移除的剩余的凹陷可能没有被完全地填充有绝缘膜，反而在绝缘膜中留下空隙。
例如，在日本公开的专利申请A-H04-127148中已经公开抑制上述空隙的方法。根据此方法，当沟槽被形成在衬底中时在交叉的部分中形成具有小于沟槽的交叉的部分的面积的岛状图案。
本发明人已经有下述认识，如果半导体器件的设计规则进一步缩小，那么在日本公开的专利申请A-H04-127148中描述的岛状图案将会缩小。在这样的情况下，被用于形成岛状图案的抗蚀图案将具有较大的高度相对于基底的面积的比率，使自身变得不稳定，并且更有可能下降。因此半导体器件的产量可能因此降低。
发明内容
在一个实施例中，提供了一种制造半导体器件的方法，其包括：在衬底上形成第一沟槽和与第一沟槽相交的第二沟槽；在衬底的整个表面的上方形成膜以使得填充第一沟槽和第二沟槽；以及移除位于衬底的顶表面的上方的膜的部分，以使得将膜留在第一沟槽和第二沟槽中；其中在形成第一沟槽和第二沟槽的步骤中，在第一沟槽和第二沟槽的交叉的部分中形成凸起，以使得在平视图中从交叉的部分的一个角朝着其中心延伸。
根据制造半导体器件的方法，在第一沟槽和第二沟槽的交叉的部分中形成凸起，以使得在平视图中从交叉的部分的一个角朝着其中心延伸。因此，处于交叉的部分处的沟槽的实际宽度可以变窄。因此，在使用膜填充第一沟槽和第二沟槽的工艺中，可以防止膜在交叉的部分的中心处产生深的凹陷。另外，由于没有隔离被用于形成凸起的抗蚀图案，从而抗蚀图案不再是不稳定的，并且从而抑制半导体器件的产量下降。
在另一个实施例中，还提供了一种半导体器件，其包括衬底；形成在衬底中的第一沟槽；第二沟槽，该第二沟槽被形成在衬底中以与第一沟槽相交；凸起，该凸起被形成在第一沟槽和第二沟槽的交叉的部分中，以使得在平视图中从交叉的部分的一个角朝着其中心延伸；以及膜，该膜被形成为填充第一沟槽和第二沟槽。
根据本发明，成功地抑制在沟槽的交叉的部分的中心处产生凹陷的形成，并且从而可以防止半导体器件的产量下降。
附图说明
结合附图，根据某些优选实施例的以下描述，本发明的以上和其它方面、优点和特征将更加明显，其中：
图1是解释根据一个实施例的制造半导体器件的方法的平面图；
图2至图4是解释根据实施例的制造半导体器件的方法的截面图；以及
图5是解释根据实施例的制造半导体器件的方法的平面图。
具体实施方式
现在在此将参考示例性实施例来描述本发明。本领域的技术人员将会理解能够使用本发明的教导能够完成许多替代实施例并且本发明不限于为解释性目的而示出的实施例。
在下面将会参考附图解释本发明的实施例。注意的是，在所有的附图中任何相似的组件将会给予相似的附图标记或者符号，并且因此将不会重复对其的解释。
图1至图5是解释一个实施例的制造半导体器件的方法的图。图1和图5是平面图，并且图2、图3以及图4是沿着图1和图5的线c-a-b截取的截面图。制造半导体器件的方法具有下述步骤：在半导体衬底100中形成第一沟槽110和与第一沟槽110相交的第二沟槽120；在半导体衬底100的整个表面的上方形成膜200以使得填充第一沟槽110和第二沟槽120；以及移除位于衬底100的顶表面的上方的膜200的部分以使得将膜200留在第一沟槽110和第二沟槽120中。在形成第一沟槽110和第二沟槽120的步骤中，在第一沟槽110和第二沟槽120的交叉130的部分中形成凸起140，以使得在平面图中从交叉130的部分的一个角朝着其中心延伸。在下面将会进行详细的描述。
首先，如图1和图2中所示，在通常由硅衬底组成的半导体衬底100上，形成树脂膜(未示出)，并且然后将其曝光并且显影。从而抗蚀图案被形成在半导体衬底100的上方。接下来，蚀刻由抗蚀图案掩模的半导体衬底100。因此，第一沟槽110、第二沟槽120、以及凸起140被形成在半导体衬底100中。
在此工艺中，没有隔离用于形成凸起140的抗蚀图案的部分，而是使其形成为与其它的部分连续。因此，抗蚀图案不再是不稳定的，并且从而抑制半导体器件的产量降低。
在附图中示出的示例中，第一沟槽110和第二沟槽120在平视图中直角相交，并且凸起140与第一沟槽110的延伸的方向成45°延伸。注意的是，对于第一沟槽110和第二沟槽120没有直角相交的情况，凸起140将会以与第一沟槽110的延伸的方向成不同于45°的角度延伸。
凸起140几乎是矩形的。交叉130的部分的四个角102中的每一个平行于凸起的侧面中与之相对的任何一个去角。
在本实施例中，从交叉130的部分的除了被连接到凸起140的一个角102之外的三个角102中的每一个到凸起140的相对的侧面中的任何一个的距离B被设置为对于所有所述三个角102相等。第一沟槽110和第二沟槽120具有相同的宽度A，其中从角102到凸起140的距离B不大于第一沟槽110和第二沟槽120的宽度A，并且优选等于宽度A。
在通过蚀刻半导体衬底100形成第一沟槽110、第二沟槽120以及凸起140的工艺中，可以采用通常由氮化硅膜组成的硬质掩模替代抗蚀图案。在这样的情况下，上述抗蚀图案被用于在先前形成在半导体衬底100上方的硬质掩模中形成开口图案。
接下来，如图3中所示，绝缘层104被形成在半导体衬底100的表面和底面的上方以及第一沟槽110、第二沟槽120、三个角102和凸起140的侧面上。绝缘层104是通常由热氧化物膜组成，但是可以通过等离子体CVD工艺形成。对于半导体衬底100是硅衬底的情况，绝缘层104是硅氧化物膜。
接下来，通常通过等离子体CVD，在绝缘层104上方形成膜200。对于半导体衬底100是硅衬底的情况，膜200通常是多晶硅膜。由于凸起140在交叉130的部分中延伸，从而交叉130的部分的开口的宽度保持较小。因此，可以防止在使用膜200填充第一沟槽110和第二沟槽120的工艺中被形成在交叉130的部分的中心处的凹陷204加深。例如，凹陷204的深度几乎等于被形成在第一沟槽110的中心处的凹陷202的深度。
其后，如图4和图5中所示，通常通过回蚀工艺移除被形成在半导体衬底100的顶表面的上方的膜的部分。如上所述，可以防止被形成在交叉130的部分的中心处的凹陷204加深。因此，防止在回蚀工艺之后剩余任何深的凹陷204。对于膜200是多晶硅膜的情况，膜200可以用作用于接地的互连。
在下面将会解释本发明的效果。如上所述，凸起140从交叉130的部分的一个角到交叉130的部分的中心延伸。因此，没有隔离用于形成凸起140的抗蚀图案，而是将其形成为与抗蚀图案的其它部分连续。因此，抗蚀图案不再是不稳定的，并且从而抑制半导体器件的产量降低。
由于凸起140在交叉130的部分中延伸，从而交叉130的部分的开口的宽度保持较小。因此，可以防止在使用膜200填充第一沟槽110和第二沟槽120的工艺中被形成在交叉130的部分的中心处的凹陷204加深。
特别地，对于凸起140具有矩形的平面几何形状，并且凸起130的部分的除了与凸起140相连接的一个角102之外的三个角102中的每一个被平行于凸起140的侧面中与其相对的任何一个切角的情况，由于可以抑制交叉130的部分不成功地填充有膜200，并且可以抑制交叉130的部分在交叉130的部分中部分地加宽(例如，距离B可以被设置为小于第一沟槽110的宽度A)，所以可以增强上述效果。
凸起140的几何形状不限于本实施例中示出的示例。交叉130的部分的角可以不被切角。膜200还可以是硅氧化物膜。
已经参考附图解释了本发明的实施例，仅为了例证本发明的目的，允许采取除了上述之外的各种构造。
显然的是，本发明不限于上述实施例，但是可以在不脱离本发明的范围和精神的情况下进行修改和变化。

Claims (10)

1.一种制造半导体器件的方法，包括：
在衬底中，形成第一沟槽和与所述第一沟槽相交的第二沟槽；
在所述衬底的整个表面的上方形成膜以使得填充所述第一沟槽和所述第二沟槽；以及
移除位于所述衬底的顶表面的上方的一部分所述膜，以使得保留所述第一沟槽和所述第二沟槽中的所述膜；
其中，在所述形成所述第一沟槽和所述第二沟槽中，在所述第一沟槽和所述第二沟槽的交叉的部分中形成凸起，以使得在平视图中所述凸起从所述交叉的部分的一个角朝着其中心延伸。
2.根据权利要求1所述的制造半导体器件的方法，
其中，在所述形成所述第一沟槽和所述第二沟槽中，所述第一沟槽和所述第二沟槽被形成为相互垂直相交，并且
所述凸起沿偏离于所述第一沟槽的延伸的方向成45°的角度上延伸。
3.根据权利要求1所述的制造半导体器件的方法，
其中，在所述形成所述第一沟槽和所述第二沟槽中，
所述凸起在平视图中被构造成为矩形，并且
除了与所述凸起相连接的一个角之外的、所述相交的部分的三个角中的每个角被平行于与所述三个角中的该每一个角相对的、所述凸起的侧面中的相对应的侧面来切角。
4.根据权利要求3所述的制造半导体器件的方法，
其中，在所述形成所述第一沟槽和所述第二沟槽中，
所述第一沟槽和所述第二沟槽被形成为包括相同的宽度；并且
从除了与所述凸起相连接的一个角之外的三个角中的每一个角到与所述三个角中的该每一个角相对的、所述凸起的侧面中的相对应的侧面的距离被设置为等于所述第一沟槽的宽度。
5.根据权利要求1所述的制造半导体器件的方法，
其中，所述衬底是硅衬底，并且
所述膜是多晶硅膜，
所述方法进一步包括：
在所述形成所述第一沟槽和所述第二沟槽之后并且在所述形成所述膜之前，形成硅氧化物膜。
6.一种半导体器件，包括：
衬底；
形成在所述衬底中的第一沟槽；
形成在所述衬底中以与所述第一沟槽相交的第二沟槽；
凸起，所述凸起被形成在所述第一沟槽和所述第二沟槽的交叉的部分中，以使得在平视图中所述凸起从所述交叉的部分的一个角朝着其中心延伸；以及
膜，所述膜被形成为填充所述第一沟槽和所述第二沟槽。
7.根据权利要求6所述的半导体器件，
其中，所述第一沟槽与所述第二沟槽垂直相交；并且
所述凸起在平视图中沿偏离于所述第一沟槽的延伸的方向成45°的角度上延伸。
8.根据权利要求6所述的半导体器件，
其中，所述凸起在平视图中为矩形，并且
除了与所述凸起相连接的一个角之外的、所述交叉的部分的三个角中的每一个角被平行于与所述三个角中的该每一个角相对的、所述凸起的侧面中的相对应的侧面来切角。
9.根据权利要求8所述的半导体器件，
其中，所述第一沟槽和所述第二沟槽包括相同的宽度；并且
从除了与所述凸起相连接的一个角之外的三个角中的每一个角到与所述三个角中的该每一个相对的、所述凸起的侧面中的相对应的侧面的距离被设置为等于所述第一沟槽的宽度。
10.根据权利要求6所述的半导体器件，所述半导体器件进一步包括：
形成在所述第一沟槽和所述第二沟槽的底表面和侧壁上的硅氧化物膜，
其中，所述衬底是硅衬底，并且
所述膜是多晶硅膜。
CN2009102590341A 2008-12-15 2009-12-09 制造半导体器件的方法和半导体器件 Expired - Fee Related CN101794728B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-318100 2008-12-15
JP2008318100A JP5527964B2 (ja) 2008-12-15 2008-12-15 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
CN101794728A CN101794728A (zh) 2010-08-04
CN101794728B true CN101794728B (zh) 2013-05-08

Family

ID=42239502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102590341A Expired - Fee Related CN101794728B (zh) 2008-12-15 2009-12-09 制造半导体器件的方法和半导体器件

Country Status (3)

Country Link
US (1) US8377794B2 (zh)
JP (1) JP5527964B2 (zh)
CN (1) CN101794728B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391001B2 (en) 2013-08-26 2016-07-12 Micron Technology, Inc. Semiconductor constructions
KR20210092916A (ko) 2020-01-17 2021-07-27 삼성전자주식회사 배선 구조물 및 이를 포함하는 수직형 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140207A (en) * 1998-03-06 2000-10-31 Lg Semicon Co., Ltd. Method of isolating semiconductor devices
CN1691305A (zh) * 2004-04-19 2005-11-02 海力士半导体有限公司 半导体器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5094973A (en) * 1987-11-23 1992-03-10 Texas Instrument Incorporated Trench pillar for wafer processing
JPH04127148A (ja) 1990-09-19 1992-04-28 Hitachi Ltd マスクおよびそれを用いた半導体装置の製造方法
JPH04264752A (ja) * 1991-02-20 1992-09-21 Fujitsu Ltd フォトマスク及び半導体装置の製造方法
JPH04274344A (ja) * 1991-03-01 1992-09-30 Matsushita Electron Corp 半導体装置の製造方法
JPH10308443A (ja) * 1997-05-02 1998-11-17 Nec Corp 半導体集積回路装置
JP4127148B2 (ja) 2003-07-14 2008-07-30 富士ゼロックス株式会社 画像読取装置
DE102005059034B4 (de) * 2005-12-10 2007-10-11 X-Fab Semiconductor Foundries Ag SOI-Isolationsgrabenstrukturen
DE102005059035B4 (de) * 2005-12-10 2007-11-08 X-Fab Semiconductor Foundries Ag Isolationsgrabenstrukturen für hohe Spannungen
JP2008130826A (ja) * 2006-11-21 2008-06-05 Rohm Co Ltd 半導体装置および半導体装置の製造方法
DE102008029235B3 (de) * 2008-06-19 2009-10-08 X-Fab Semiconductor Foundries Ag Kreuzungen von Isolationsgräben der SOI-Technologie

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140207A (en) * 1998-03-06 2000-10-31 Lg Semicon Co., Ltd. Method of isolating semiconductor devices
CN1691305A (zh) * 2004-04-19 2005-11-02 海力士半导体有限公司 半导体器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平4-127148A 1992.04.28

Also Published As

Publication number Publication date
JP5527964B2 (ja) 2014-06-25
US20100148299A1 (en) 2010-06-17
JP2010141231A (ja) 2010-06-24
CN101794728A (zh) 2010-08-04
US8377794B2 (en) 2013-02-19

Similar Documents

Publication Publication Date Title
US7375029B2 (en) Method for fabricating contact holes in a semiconductor body and a semiconductor structure
US8471305B2 (en) Semiconductor device and method of manufacturing the same
CN101335231B (zh) 半导体器件的制造方法
CN100502012C (zh) 具有欧米加栅的半导体器件及制造半导体器件的方法
US11830911B2 (en) Semiconductor device including isolation regions
CN101794728B (zh) 制造半导体器件的方法和半导体器件
KR101917605B1 (ko) 반도체 장치 및 그 제조 방법
KR101959388B1 (ko) 반도체 소자 및 그 제조 방법
CN111627820A (zh) 屏蔽栅场效应晶体管及其制备方法
CN103633094A (zh) 存储器制造工艺及以其制造的存储器结构
KR20060112853A (ko) 반도체 소자의 형성방법
US20090294893A1 (en) Isolation trench intersection structure with reduced gap width
US8530999B2 (en) Semiconductor component with isolation trench intersections
KR100281658B1 (ko) 반도체 장치의 제조 방법
JP2014056867A (ja) 半導体装置の製造方法
CN112309983A (zh) 动态随机存取存储器及其制造方法
KR20140141347A (ko) 반도체 장치 및 그의 제조 방법
CN101656228A (zh) 半导体结构与绝缘结构的形成方法
CN103579087B (zh) 一种三维集成电路结构的制作方法和三维集成电路结构
CN102222617B (zh) 高密度沟槽式功率半导体结构的制造方法
KR101097473B1 (ko) 반도체 장치의 수직 채널 트랜지스터 형성 방법
WO2021215503A1 (ja) 半導体装置及び半導体装置の製造方法
KR102547112B1 (ko) 반도체 소자의 제조 방법
TWI509368B (zh) 於基底中形成圖案的方法
KR100929643B1 (ko) 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20101110

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20101110

Address after: Kanagawa, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130508

Termination date: 20161209