CN101794326B - 用于对集成电路(ic)布局中的多边形设定尺寸的方法和系统 - Google Patents
用于对集成电路(ic)布局中的多边形设定尺寸的方法和系统 Download PDFInfo
- Publication number
- CN101794326B CN101794326B CN200910208101.7A CN200910208101A CN101794326B CN 101794326 B CN101794326 B CN 101794326B CN 200910208101 A CN200910208101 A CN 200910208101A CN 101794326 B CN101794326 B CN 101794326B
- Authority
- CN
- China
- Prior art keywords
- summit
- size
- polygon
- replacement
- outstanding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Image Generation (AREA)
- Electron Beam Exposure (AREA)
Abstract
本发明的一个实施例提供一种对布局中的多边形设定尺寸的系统。在操作期间,系统接收将要按照尺寸设定数量来设定尺寸的多边形。系统然后选择多边形的一个或者多个顶点。接着,系统用取代顶点集合取代各所选顶点并且随后向取代顶点集合中的各取代顶点分配突出路径。系统接着根据尺寸设定数量对多边形进行尺寸设定操作。在尺寸设定操作期间,系统沿着分配的突出路径移动取代顶点集合中的各取代顶点,由此产生对与所选顶点关联的角的裁减。另外,这一尺寸设定操作是连续的:针对类似的尺寸设定数量获得类似的输出多边形。
Description
技术领域
本发明的实施例主要地涉及用于设计和制造集成电路(IC)的技术。具体而言,本发明的实施例涉及一种用于在掩模数据预备期间对掩模布局中的多边形正确地设定尺寸的技术。
背景技术
近年来,由于半导体设计和制造技术的相应改进,集成电路(IC)集成密度的巨大改进已经很大程度上变为可能。
一种这样的设计和制造技术涉及到在掩模数据预备期间对IC掩模布局(下文称为“布局”)中的多边形设定尺寸(即收缩/减小尺寸或者增长/增大尺寸)。为了改变多边形的尺寸,初始几何形状中的各边可以按恒定速度移位以实现恒定的尺寸设定距离。一些应用要求尺寸重新设定的多边形的形状基本上类似于原多边形。例如,这是在生成派生层时或者将蚀刻偏置应用于边时的要求。
然而,常规的多边形尺寸设定技术常常基于试探法(heuristics),并且当它们用来处理尺寸设定距离大的多边形几何形状时,它们可能明显修改形状。例如,当使用常规的尺寸设定技术以减小包含与锐角关联的凹顶的多边形的尺寸时,凹顶可能在多边形上自相交,这将原多边形拆分成两个新多边形(称为“拆分”事件)。这样的拆分事件改变原多边形几何形状。另一方面,当这些技术用来增大包含锐角凹顶的多边形的尺寸时,锐角可能从原几何形状突出很远,这也造成对于多边形形状不可接受的改变。
因此,需要一种可以用来对多边形重新设定尺寸而无上述问题的多边形尺寸设定工具。
发明内容
本发明的一个实施例提供一种对布局中的多边形设定尺寸的系统。在操作期间,系统接收将要按照尺寸设定数量来设定尺寸的多边形。系统然后选择多边形的一个或者多个顶点。接着,系统用取代顶点集合取代各所选顶点并且随后向取代顶点集合中的各取代顶点分配突出路径。系统接着根据尺寸设定数量对多边形进行尺寸设定操作。在尺寸设定操作期间,系统沿着分配的突出路径移动取代顶点集合中的各取代顶点,由此产生对与所选顶点关联的角的裁减。另外,这一尺寸设定操作是连续的:针对类似的尺寸设定数量获得类似的输出多边形。
在一种变化中,系统通过选择多边形中的锐角的顶点来选择多边形的顶点。
在一种变化中,系统根据一个或者多个规则来选择多边形的顶点。
在一种变化中,系统通过在一对取代顶点之间生成多边形中的新的边来对多边形进行尺寸设定操作。
在一种变化中,系统在对多边形进行尺寸设定操作之前向取代顶点集合中的各取代顶点分配突出速度。接着,在对多边形设定尺寸期间,系统按照分配的突出速度沿着分配的突出路径移动取代顶点集合中的各取代顶点。
在又一变化中,系统接收用于与所选顶点关联的角的裁减准则集合。系统随后基于裁减准则集合来确定用于取代顶点集合中的各取代顶点的突出路径和突出速度。
在一种变化中,用于取代顶点集合中的第一取代顶点的第一突出路径不同于用于取代顶点集合中的第二取代顶点的第二突出路径。
在又一变化中,系统控制第一突出路径与第二突出路径之间的角以控制对与所选顶点关联的角的裁减数量。
在一种变化中,系统通过以下操作之一对多边形来进行尺寸设定操作:按照尺寸设定数量来增大多边形尺寸;或者按照尺寸设定数量来减小多边形尺寸。
在一种变化中,系统通过在与多边形的边垂直的方向上传播边来对多边形进行尺寸设定操作,由此在尺寸设定期间维持多边形的拓扑结构。
在一种变化中,系统通过沿着关联角的等分线方向移动多边形的未被选择的顶点来对多边形进行尺寸设定操作。
附图说明
图1图示了在设计和制作集成电路时的各种阶段。
图2图示了基于波前尺寸设定过程的示例多边形尺寸设定操作。
图3A图示了未进行裁剪操作的按照小的尺寸设定距离来对输入多边形设定尺寸的过程。
图3B图示了通过后处理裁剪操作来裁剪尺寸设定的多边形中的锐角。
图3C图示了在不进行裁剪操作的情况下按照大的尺寸设定距离来对输入多边形设定尺寸的过程。
图3D图示了尝试在利用大的尺寸设定距离来对输入多边形设定尺寸之后进行后处理裁剪操作。
图4A图示了在不使用预处理裁剪的情况下对多边形的典型波前尺寸设定操作。
图4B图示了根据本发明的一个实施例的结合预处理裁剪、使用修改的波前尺寸设定操作来对多边形设定尺寸。
图5A图示了根据本发明的一个实施例的利用小的尺寸设定距离对预处理的输入多边形的修改的波前尺寸设定的过程。
图5B图示了根据本发明的一个实施例的利用大的尺寸设定距离对预处理的输入多边形的修改的波前尺寸设定的过程。
图5C图示了根据本发明的一个实施例当连续改变尺寸设定距离时对预处理的输入多边形的修改的波前尺寸设定的过程。
图6图示了根据本发明的一个实施例的对预处理输入多边形中的所选顶点的一些变化以及与这些变化关联的不同裁剪样式。
图7呈现了对根据本发明的一个实施例的示出用于对输入多边形设定尺寸的过程的流程图。
图8呈现了对根据本发明的一个实施例的示出由图7中的尺寸设定模块进行的尺寸设定过程的流程图。
图9图示了根据本发明的一个实施例的对布局中的多边形进行尺寸设定操作的装置。
具体实施方式
呈现以下描述以使本领域技术人员能够实现和利用本发明,并且在特定应用及其要求的背景下提供该描述。本领域技术人员将容易清楚对公开的实施例的各种修改,并且这里限定的一般原理可以适用于其它实施例和应用而不脱离本发明的精神实质和范围。因此,本发明不限于所示实施例而是将被赋予以与权利要求一致的最广范围。
在本具体实施方式中描述的数据结构和代码通常存储于计算机可读存储介质上,该介质可以是能够存储用于由计算机系统使用的代码和/或数据的任何设备或者介质。这包括但不限于易失性存储器、非易失性存储器、磁和光存储设备(比如盘驱动、磁带、CD(压缩盘)、DVD(数字通用盘或者数字视频盘)或者现在已知或者以后开发的能够存储计算机可读介质的其它介质。
集成电路设计流程
图1图示了在设计和制作集成电路时的各种步骤。该过程从使用电子设计自动化(EDA)软件设计处理(阶段110)来实现的产品构想生成(阶段100)开始。当设计定稿时可以流片(tap-out)(阶段140)它。在流片之后,完成制作处理(阶段150)并且进行封装和组装处理(阶段160),这些处理最终产生成品芯片(阶段170)。
EDA软件设计处理(阶段110)又包括下文描述的阶段112-130。注意本设计流程描述仅用于示例目的。本描述并不意味着限制本发明。例如,实际集成电路设计可能要求设计者以与这里描述的序列不同的序列执行设计阶段。以下讨论提供该设计过程中的阶段的更多细节。
系统设计(阶段112):设计者描述将要实施的功能。他们也可以进行如果-怎么样(what-if)的规划以细化功能并且检验成本。硬件-软件架构划分可以出现在这一阶段。可以在这一阶段使用的来自SYNOPSYS公司的示例EDA软件产品包括MODELSYSTEM和产品。
逻辑设计和功能验证(阶段114):在这一阶段,编写用于系统中的模块的VHDL或者Verilog代码,并且检验该设计的功能准确性。具体而言,检验该设计以保证它产生正确输出。可以在这一阶段使用的来自SYNOPSYS公司的示例EDA软件产品包括 和产品。
合成和设计(阶段116):这里,将VHDL/Verilog转换成网表。可以针对目标技术优化网表。此外,可以设计和实施测试以检验成品芯片。可以在这一阶段使用的来自SYNOPSYS公司的示例EDA 软件产品包括DESIGNPHYSICALTESTPOWERFPGA和产品。
网表验证(阶段118):在这一阶段,检验网表与时序约束的相符性和与VHDL/Verilog源码的对应性。可以在这一阶段使用的来自SYNOPSYS公司的示例EDA软件产品包括 和产品。
设计规划(阶段120):这里,构造和分析用于芯片的整个布图规划以便进行定时和顶级布线。可以在这一阶段使用的来自SYNOPSYS公司的示例EDA软件产品包括和IC产品。
物理实施(阶段122):在这一阶段出现布置(对电路元件的定位)和布线(对电路元件的连接)。可以在这一阶段使用的来自SYNOPSYS公司的示例EDA软件产品包括和IC产品。
分析和提取(阶段124):在这一阶段,在晶体管级验证电路功能;这又允许如果-怎么样的细化。可以在这一阶段使用的来自SYNOPSYS公司的示例EDA软件产品包括 和STAR RC/产品。
物理验证(阶段126):在这一阶段中,检验设计以保证以下的正确性:制造、电气问题、光刻问题和电路。可以在这一阶段使用的来自SYNOPSYS公司的示例EDA软件产品包括产品。
分辨率增强(阶段128):这一阶段涉及到对布局执行几何操作以提高设计的可制造性。可以在这一阶段使用的来自SYNOPSYS公司的示例EDA软件产品包括AF和产品。
掩模数据预备(阶段130):这一阶段提供用于掩模生产的流片数据,以便生产成品芯片。可以在这一阶段使用的来自SYNOPSYS公司的示例EDA软件产品包括系列产品。
可以在一个或者多个上述步骤期间使用本发明的实施例。具体而言,可以在掩模数据预备步骤130期间利用本发明的一个实施例。
对尺寸设定的多边形的锐角的后处理裁剪
一些多边形尺寸设定技术基于波前尺寸设定过程。在多边形的典型波前尺寸设定过程期间,多边形的各顶点沿着对应等分线(bisector)按恒定速度移动,并且多边形的各边沿着与该边垂直的方向按恒定适度传播。图2图示了基于波前尺寸设定过程的示例多边形尺寸设定操作。
如图2中所示,将按照指定的尺寸设定数量来增大包括锐角204的输入多边形202的尺寸。在尺寸设定过程期间,多边形202中的各顶点沿着关联等分线向外行进。例如,锐角204的顶点206沿着锐角204的等分线208向右行进。另外,多边形202的各边向外传播并且保持与多边形202中的对应边平行,因此类似于波前的传播。图2中的中间子图图示了在尺寸设定过程期间按照不同尺寸设定距离的尺寸设定的多边形210和212以及按照全尺寸设定数量的最终尺寸设定的多边形214。注意在基于波前的尺寸设定过程期间,锐角204的顶点206比多边形202中的其它顶点明显更快地行进,由此造成锐角204从多边形202中的原位置突出很远。
然而,涉及到多边形尺寸设定的多数应用要求限制锐角的突出。例如,电子设计自动化(EDA)应用要求尺寸设定的设计保持接近于原形状以防止该设计的分离部分相互接触。
为了防止此类不希望的对锐角的尺寸设定,常常对尺寸设定的多边形进行后处理裁减操作以裁减掉突出的锐角的一部分。例如在图2中,沿着边216裁减最终的设定尺寸的多边形214以获得后处理裁减的输出多边形218。
对后处理的裁减的限制
图3A-3D图示了使用后处理裁减技术以修改与不同尺寸设定数量关联的尺寸设定的多边形中的突出锐角。
具体而言,图3A图示了不进行裁减操作的按照小的尺寸设定距离来对输入多边形302设定尺寸的过程。如图3A中所示,原输入多边形302(外多边形)包括分别属于两个内锐角308和310的两个凹顶304和306。随后通过波前尺寸设定过程来收缩多边形302以获得尺寸设定的多边形312(内多边形)。在尺寸设定操作期间,多边形302中的各顶点沿着关联等分线方向(箭头所示)向内移动,而多边形的各边沿着与该边垂直的方向向内传播,因此保持与原边平行。在尺寸设定的多边形312中,锐角308和310仍然存在,并且已经移动成相互更接近得多而不接触。
图3B图示了通过后处理裁减操作来裁减尺寸设定的多边形312中的锐角。如图3B中所示,沿着裁减线314和316裁减尺寸设定的多边形312中的尺寸设定的锐角308和310的部分以生成修改的尺寸设定的多边形318。注意,裁减的锐角308和310相互分开更远,而裁减的多边形318的拓扑结构比未裁减的多边形312更类似于原输入多边形302。
图3C图示了在不进行裁剪操作的情况下按照大的尺寸设定距离来设定输入多边形302的尺寸的过程。如图3C中所示,在尺寸设定操作期间,多边形302中的各顶点继续沿着关联等分线向内移动,而各边在保持与原边平行之时继续向内传播。在尺寸设定过程结束时,锐角308和310合并并且消失,而顶点304和306变形成非锐角的新顶点。另外,原多边形302拆分成两个新多边形320和322,这完全改变输入多边形302的拓扑结构。
图3D图示了尝试在按照大的尺寸设定距离来对输入多边形302的设定尺寸之后进行后处理裁减操作。如图3D中所示,由于锐角在新创建的多边形320和322中并不存在,所以后处理裁减不能应用于尺寸设定的输出多边形。
总而言之,后处理裁减技术将裁减应用于尺寸设定的输出多边形中的锐角。然而,这一后处理技术在使用不同尺寸设定距离时可能不一致地工作。具体而言,后处理裁减技术在尺寸设定过程期间并未防止拓扑结构改变,比如边合并或者几何形状拆分。当拓扑结构在尺寸设定之后已经改变时,可以不对尺寸设定的输出多边形进行后处理裁减技术。
预处理裁减和多边形尺寸设定
本发明的一个实施例提供一种涉及到在对输入多边形进行尺寸设定之前预处理多边形的多边形尺寸设定技术。具体而言,预处理涉及到选择输入多边形中的某些顶点并且用两个或者更多新顶点取代各所选顶点。从输入多边形选择哪些顶点可以依赖于多项考虑。在一些实施例中选择锐角的顶点。通过选择这样的顶点,预处理和后续尺寸设定过程可能生成希望的对这些锐角的裁减效果而不进行后处理裁减。在一些实施例中,也可以根据具体尺寸设定要求来选择输入多边形中的非锐角的顶点。
在本发明的一些实施例中,在与所选顶点相同的部位用两个或者更多取代顶点取代各所选顶点。注意这些取代顶点起初具有与所选顶点相同的等分线。另外,可以向各取代顶点分配定制的突出路径,而各定制的突出路径可以与对应等分线相同或者不同。因此,这些预定突出路径确定各取代顶点在后续尺寸设定过程期间如何传播。在一些实施例中,用于与关联突出路径结合的锐角的顶点的取代顶点有助于在尺寸设定过程期间产生希望的对锐角的裁减效果,这在下文中结合图4A-图4B和图5A和图5B更具体地加以讨论。
图4A和图4B提供了在不使用预处理裁减的情况下原波前尺寸设定操作与结合预处理裁减过程的修改的波前尺寸设定操作之间的比较。
具体而言,图4A图示了在不使用预处理裁减的情况下对多边形402的典型波前尺寸设定操作。如图4A中所示,在尺寸减小操作期间,多边形402的各顶点沿着箭头所示的关联等分线方向向内移动。例如,锐角406的顶点404沿着它的等分线408向下移动。另外,多边形402中的各边以波前方式在与该边垂直的方向上传播。因而,顶点404朝着尺寸设定的多边形的底边向下快速行进(如虚线几何形状所示)。
图4B图示了根据本发明的一个实施例的结合预处理裁剪来使用修改的波前尺寸设定操作以对多边形402设定尺寸。
具体而言,在进行尺寸设定之前,选择锐角406的顶点404并且用分别被分配预定突出路径414和416的两个取代顶点410和412取代锐角406的顶点404。虽然示出了突出路径414和416在等分线418的相等并且相反的侧边上,但是两个突出路径的其他实施例无需参照等分线418为对称。在一些实施例中,向取代顶点410和412分配可以相同或者不同的预定突出速度。在对多边形402的预处理操作之后,取代顶点包含与接着将如何出现将对输入多边形402的拓扑结构进行修改的尺寸设定和定制的裁减有关的信息。
接着,在后续尺寸设定过程期间,对多边形402进行修改的波前尺寸设定操作。具体而言,多边形402中的各未被选择的顶点仍然沿着关联等分线向内移动,而各取代顶点沿着关联预定突出路径向内移动。另外,多边形402中的各边沿着与原边垂直的方向向内传播,因此保持与原边平行。同时,取代顶点410和412在不同方向上移动,因此在它们之间创建新的边420。这一新创建的边420也沿着由预定突出路径确定的固定方向传播。由于用于取代顶点的预定突出路径一般与等分线方向不同,所以将上述尺寸设定过程称为修改的波前尺寸设定过程。注意图4B中所示修改的波前尺寸设定过程产生用以限制锐角406的突出的希望的裁减效果。
图5A-图5C图示了根据本发明一个实施例的利用预处理裁减对输入多边形502进行修改的波前尺寸设定的过程。
具体而言,图5A图示了根据本发明的一个实施例的按照小的尺寸设定距离对预处理的输入多边形502的修改的波前尺寸设定过程。
注意包括两个锐角504和506的原输入多边形502与图3中的输入多边形302基本上相同。然而,在对多边形502设定尺寸之前,预处理多边形502以修改锐角504和506。具体而言,选择锐角504和506的两个顶点,然后用两个取代顶点取代各所选顶点:顶点508和510用于锐角504,而顶点512和514用于锐角506。接着,向各取代顶点分配定制的突出路径。在这一实施例中,为了创建图3B中所示裁减效果,向图5A中的各取代顶点分配从该顶点始发的箭头所示突出路径。例如,分别向顶点508和510分配突出路径516和518。由于从相同所选顶点始发的两个顶点然后在不同方向上突出,所以在后续尺寸设定过程期间在一对顶点之间创建新的边,该边分别在锐角504和506的顶端表示为边520和522。因此,在这一尺寸设定过程期间,在多边形502中再现与图3B中的裁减效果类似的裁减效果。
注意用于各取代顶点的定制突出路径可以用来控制在尺寸设定之后的裁减数量。具体而言,当突出路径对形成更大的角时,可以实现更大裁减效果。否则,获得小的裁减效果。一种极端情况是在相同被取代顶点的所有取代顶点沿着原等分线方向突出。在这一情况下,无论尺寸设定距离如何都不产生裁减效果。
另外在图5A中,在预处理之后的尺寸设定过程使用修改的波前尺寸设定操作。具体而言,多边形502中的各未被选择的顶点沿着关联等分线向内移动(表示为等分关联角的箭头),而各取代顶点沿着定制的突出路径向内移动。另外,多边形502中的各边沿着与原边垂直的方向向内移动、因此保持与原边平行。新创建的边520和522也沿着由取代顶点的定制突出路径所确定的固定方向传播。当达到尺寸设定距离524时完成尺寸设定过程。在这一点,获得尺寸设定的多边形526,该多边形包括两个“裁减”的锐角504和506。因此,通过预处理所选顶点并且使用修改的波前尺寸设定操作,获得尺寸设定的多边形,该多边形已经经历与图3B中的后处理裁减的多边形318类似的所希望的裁减,因此减轻如图3A中所示锐角突出。
对照而言,图5B图示了根据本发明的一个实施例的利用大的尺寸设定距离对预处理的输入多边形502的修改的波前尺寸设定过程。
在这一实施例中,以与图5A中相同的方式预处理输入多边形502,从而锐角的各顶点由具有定制的突出路径的两个顶点取代。在后续尺寸设定操作期间,根据修改的波前尺寸设定操作来收缩多边形502,其中多边形502的各顶点在图5B中的箭头所示方向上移动。当达到尺寸设定距离534时完成尺寸设定过程。在这一点,获得尺寸设定的多边形528,该多边形包括两个裁减边530和532。因此,通过预处理所选顶点并且使用修改的波前尺寸设定操作,尺寸设定的多边形528在包括希望的裁减的同时维持输入多边形502的校正的拓扑结构以防止锐角突出太远。另外,这一预处理裁减技术也防止锐角504和506在这样大的尺寸设定距离合并,因此在修改尺寸设定值时保证尺寸设定的输出的连续演变。例如,图5C图示了根据本发明的一个实施例的在连续改变尺寸设定距离时对预处理的输入多边形502的修改的波前尺寸设定过程。注意随着尺寸设定距离继续增加,尺寸设定的多边形演变是连续的。即使当多边形的一些部分合并时,波前尺寸设定的多边形演变保持连续。作为比较,对于基本上相同的尺寸设定距离,图3D中所示后处理裁减技术无法裁减尺寸设定的输出并且不能防止锐角308和310相互交互,由此生成输出多边形的非连续演变,从而导致在这一情况下获得多边形320和322。
图6图示了根据本发明的一个实施例的对预处理输入多边形中的所选顶点的一些变化以及与这些变化关联的不同裁剪样式。
具体而言,图6中的子图A图示了包括多个锐角的原输入多边形602。在预处理期间,选择顶点604、606和608,并且用多个顶点取代各顶点。在各子图B-E中,阴影区域代表从原多边形602到对应尺寸设定的多边形的相同尺寸设定数量。然而,各子图图示了具有不同裁减类型的尺寸设定的多边形。
具体而言,在子图B中,用两个取代顶点取代各所选顶点,并且向这两个顶点分配放大(blown-up)窗口中所示的定制突出路径。另外,也向两个顶点分配定制的突出速度,其中一个顶点比另一顶点更快地移动。这些预处理条件生成放大窗口子图B中所示裁减边。
在子图C中,也用两个取代顶点取代各所选顶点,并且向这两个顶点分配关联放大窗口中所示的定制突出路径。在这一实施例中,向两个顶点分配相等突出速度。这些预处理条件以与图4B中所示裁减边类似的方式生成尺寸设定的多边形中的裁减边。
在子图D中,用三个取代顶点取代各所选顶点,并且向这三个顶点分配关联放大窗口中所示的定制突出路径。在这一实施例中,向两个取代顶点分配相等突出速度,而向第三顶点分配更快的突出速度。因而,尺寸设定的多边形中的各裁减锐角包括两个裁减边。子图E中所示实施例也用三个顶点取代各所选顶点。然而,用于取代顶点的定制速度与子图D中的定制速度不同。因此,关联放大图中所示的裁减边与子图D中的裁减边略有不同。
一般而言,在输入多边形的预处理(裁减)期间,可以基于设计要求来明智地确定至少以下参数:(1)用于各所选顶点的取代顶点数目;(2)用于各取代顶点的突出路径;(3)用于各取代顶点的突出速度。在后续尺寸设定过程期间,按预定突出速度沿着预定突出路径突出各取代顶点,因此在各所选顶点上生成希望的裁减。
用于对输入多边形设定尺寸的过程
图7呈现了对根据本发明的一个实施例的示出用于对输入多边形设定尺寸的过程的流程图。
该过程从接收输入多边形702开始。该过程也接收关于尺寸设定数量和尺寸设定方式(即尺寸增大或者尺寸减小)的信息。在一些实施例中,该过程另外还接收可以用于选择输入多边形702的一个或者多个顶点的一个或者多个规则。例如,一个这样的规则要求选择输入多边形702中的一些或者所有锐角的顶点。在其它实施例中,一个或者多个其它规则可以用于选择顶点。另外,输入信息也可以包括对将要对所选顶点的角实现的所希望的裁减的描述。这一裁减描述除了其它信息之外还可以包括裁减数量、裁减方向和裁减的结构上的新的边的数目。
参照图7,注意预处理模块704接收输入多边形702并且对输入多边形702进行预处理。具体而言,预处理包括基于接收的选择规则来选择接收的多边形的一个或者多个顶点、用两个或者更多取代顶点取代各所选顶点、然后向各取代顶点分配定制的突出路径。在本发明的一些实施例中,基于对所选顶点的角的裁减的描述来确定用于取代顶点的定制突出路径。在一些实施例中,预处理也包括向各取代顶点分配定制的突出速度,其中也可以基于对所选顶点的角的裁减的描述来确定这些定制的突出速度。
预处理模块704的预处理修改输入多边形702以创建修改的输入多边形706作为输出。修改的输入多边形706是向尺寸设定模块708的输入,该模块根据指定的尺寸设定数量对修改的输入多边形706进行修改的波前尺寸设定操作。尺寸设定模块708随后生成输出多边形710。在本发明的一些实施例中,修改的波前尺寸设定操作涉及到按定制的突出速度沿着定制的突出路径移动取代顶点集合中的各顶点。另外,修改的波前尺寸设定操作涉及到沿着关联角的等分线方向移动多边形的未被选择的顶点并且在与该边垂直的方向上传播多边形的边。因而,输出多边形710维持输入多边形702的拓扑结构并且也包括根据裁减的描述对所选顶点的角的所希望的裁减。
图8呈现了对根据本发明一个实施例的示出由图7中的尺寸设定模块708进行的尺寸设定过程的流程图。
尺寸设定过程从事件检测步骤802开始,该步骤在对修改的输入多边形的尺寸设定操作期间检测不同类型的拓扑结构改变的所有可能出现。将这些拓扑结构改变的出现称为“事件”。例如,当现有边消失时出现“边”事件;当输入多边形在尺寸设定操作期间拆分成两个多边形时出现“拆分”事件,而当输入多边形的两个单独部分在尺寸设定操作期间合并时出现“合并”事件。在一些实施例中,尺寸设定过程仅检测在指定的尺寸设定距离内发生的那些事件。
接着,尺寸设定过程按照事件发生时的对应尺寸设定距离的顺序在事件队列(例如最小优先级队列)中存储检测到的拓扑结构事件。尺寸设定操作然后开始按时间顺序处理事件队列中存储的事件。
具体而言,从事件队列中的第一事件开始,尺寸设定过程在第一事件出现之时对修改的输入多边形的拓扑结构进行修改(步骤806)。
在一些实施例中,在拓扑结构修改步骤期间,尺寸设定过程首先标识在被处理的事件中涉及到的顶点。在一个实施例中,各标识的顶点是修改的输入多边形中的取代顶点。接着,对于各标识的顶点,尺寸设定过程为这一顶点计算新的定制突出路径和新的定制突出速度。例如,可以基于两个邻边向标识的顶点的传播速度来计算新的突出路径和速度。具体而言,可以将新的传播路径和速度计算为两个传播速度(包括量值和方向)的矢量和。在步骤806中的一些实施例中,尺寸设定过程也为新拓扑结构确定新的“源”点。在一个实施例中,通过标识关联输入边的突出相交(intersection)从修改的输入多边形的原拓扑结构获得这一新的源点。
在修改拓扑结构之后,尺寸设定过程接着确定是否需要更新事件队列(步骤808)。在一些实施例中,仅在以下两种情形之下更新事件队列:(1)如果事件队列中的一些事件在步骤806中进行的拓扑结构改变之后不再有效;或者(2)如果由于在步骤806中进行的拓扑结构改变而出现一个或者多个新事件。在第一情况下从事件队列去除不再有效的事件,而在第二情况下按照出现顺序将新事件添加到事件队列中。因此,如有必要,则系统更新事件队列(步骤810)。注意在事件队列中不存储并且可以丢弃在大于指定的尺寸设定数量的尺寸设定距离出现的那些新事件。
接着,尺寸设定过程确定是否已经处理事件队列中的所有事件(步骤812)。如果是这样,则尺寸设定过程完成,并且尺寸设定过程输出希望的尺寸设定的多边形(步骤814)。否则,尺寸设定过程选择事件队列中的第一未处理事件并且针对这一事件重复步骤806-812。
图9图示了根据本发明一个实施例的对布局中的多边形进行尺寸设定操作的装置902。
装置902可以包括经由有线或者无线通信信道来相互通信的机构。具体而言,装置902可以包括接收机构904、选择机构906、取代机构908和尺寸设定机构910。可以使用一个或者多个集成电路来实现机构或者将机构实现为通用处理器的模块。装置902可以是计算机系统的部分。
在一些实施例中,接收机构904可以被配置成接收将要按照尺寸设定数量来设定尺寸的多边形;选择机构906可以被配置成选择多边形的一个或者多个顶点;取代机构908可以被配置成用取代顶点集合取代所选顶点并且随后向取代顶点集合中的各顶点分配突出路径;而尺寸设定机构910可以被配置成根据尺寸设定数量对多边形进行尺寸设定操作。在尺寸设定操作期间,尺寸设定机构可以沿着分配的突出路径移动取代顶点集合中的各顶点,由此裁减与所选顶点关联的角。
仅出于示例和描述的目的已经呈现对本发明实施例的前文描述。本意并非让它们穷举本发明或者使本发明限于公开的形式。因而,本领域技术人员将清楚许多修改和变化。此外,本意并非让上述公开内容限制本发明。本发明的范围由所附权利要求限定。
Claims (21)
1.一种用于对布局中的多边形设定尺寸的方法,包括:
接收将要按照尺寸设定数量来设定尺寸的多边形;
选择所述多边形的顶点,其中所述顶点由第一边和第二边形成;
用取代顶点集合取代选择的顶点,所述选择的顶点包括第一取代顶点和第二取代顶点;
向所述取代顶点集合中的各取代顶点分配突出路径,其包括分别向所述第一取代顶点和所述第二取代顶点分配第一突出路径和第二突出路径,其中所述第一突出路径和所述第二突出路径不垂直于所述第一边或所述第二边;
控制所述第一突出路径与所述第二突出路径之间的角,以控制对与所述选择的顶点关联的角的裁减数量;并且
根据所述尺寸设定数量来对所述多边形设定尺寸,其中涉及沿着所述分配的突出路径移动所述取代顶点集合中的各取代顶点,由此产生对与所述选择的顶点关联的角的裁减。
2.根据权利要求1所述的方法,其中选择所述多边形的顶点包括选择所述多边形中的锐角的顶点。
3.根据权利要求1所述的方法,其中所述尺寸设定过程是连续的,并且其中所述尺寸设定过程针对类似的尺寸设定数量生成类似的输出多边形。
4.根据权利要求1所述的方法,其中对所述多边形设定尺寸包括在一对取代顶点之间生成所述多边形中的新的边。
5.根据权利要求1所述的方法,
其中在对所述多边形设定尺寸之前,所述方法还包括向所述取代顶点集合中的各取代顶点分配突出速度;并且
其中在设定所述多边形的尺寸的同时,所述方法还包括按照所述分配的突出速度沿着所述分配的突出路径移动所述取代顶点集合中的各取代顶点。
6.根据权利要求5所述的方法,其中所述方法还包括:
接收用于与所述选择的顶点关联的角的裁减准则集合;并且
基于所述裁减准则集合来确定用于所述取代顶点集合中的各取代顶点的突出路径和突出速度。
7.根据权利要求1所述的方法,其中用于所述第一取代顶点的所述第一突出路径不同于用于所述第二取代顶点的所述第二突出路径。
8.根据权利要求1所述的方法,其中对所述多边形设定尺寸包括以下操作之一:按照所述尺寸设定数量来增大所述多边形的尺寸;或者按照所述尺寸设定数量来减小所述多边形的尺寸。
9.根据权利要求1所述的方法,其中所述对所述多边形设定尺寸包括在与所述多边形的边垂直的方向上传播所述边,由此在尺寸设定期间维持所述多边形的拓扑结构。
10.根据权利要求1所述的方法,其中对所述多边形设定尺寸包括沿着与所述多边形的未被选择的顶点相关联的角的等分线方向移动所述未被选择的顶点。
11.一种用于对布局中的多边形设定尺寸的设备,所述设备包括:
接收装置,用于接收将要按照尺寸设定数量来设定尺寸的多边形;
选择装置,用于选择所述多边形的顶点,其中所述顶点由第一边和第二边形成;
取代装置,用于用取代顶点集合取代选择的顶点,所述选择的顶点包括第一取代顶点和第二取代顶点;
分配装置,用于向所述取代顶点集合中的各取代顶点分配突出路径,其包括分别向所述第一取代顶点和所述第二取代顶点分配第一突出路径和第二突出路径,其中所述第一突出路径和所述第二突出路径不垂直于所述第一边或所述第二边;
用于控制所述第一突出路径与所述第二突出路径之间的角、以控制对与所述选择的顶点关联的角的裁减数量的装置;以及
尺寸设定装置,用于根据所述尺寸设定数量来对所述多边形设定尺寸,其中包括沿着所述分配的突出路径移动所述取代顶点集合中的各取代顶点,由此产生对与所述选择的顶点关联的角的裁减。
12.根据权利要求11所述的设备,其中所述选择装置包括用于选择所述多边形中的锐角的顶点的装置。
13.根据权利要求11所述的设备,其中所述尺寸设定过程是连续的,并且其中所述尺寸设定过程针对类似的尺寸设定数量生成类似的输出多边形。
14.根据权利要求11所述的设备,其中所述尺寸设定装置包括用于在一对取代顶点之间生成所述多边形中的新的边的装置。
15.根据权利要求11所述的设备,还包括:
用于在对所述多边形设定尺寸之前向所述取代顶点集合中的各取代顶点分配突出速度的装置;并且
用于在对所述多边形设定尺寸的同时按照所述分配的突出速度沿着所述分配的突出路径移动所述取代顶点集合中的各取代顶点的装置。
16.根据权利要求15所述的设备,还包括:
用于接收用于与所述选择的顶点关联的角的裁减准则集合的装置;并且
用于基于所述裁减准则集合来确定用于所述取代顶点集合中的各取代顶点的突出路径和突出速度的装置。
17.根据权利要求11所述的设备,其中用于所述第一取代顶点的所述第一突出路径不同于用于所述第二取代顶点的所述第二突出路径。
18.根据权利要求11所述的设备,其中所述尺寸设定装置包括以下装置之一:用于按照所述尺寸设定数量来增大所述多边形的尺寸的装置;或者用于按照所述尺寸设定数量来减小所述多边形的尺寸的装置。
19.根据权利要求11所述的设备,其中所述尺寸设定装置包括用于在与所述多边形的边垂直的方向上传播所述边、由此在尺寸设定期间维持所述多边形的拓扑结构的装置。
20.根据权利要求11所述的设备,其中所述尺寸设定装置对包括用于沿着与所述多边形的未被选择的顶点相关联的角的等分线方向移动所述未被选择的顶点的装置。
21.一种对布局中的多边形设定尺寸的系统,包括:
处理器;
存储器;
接收机构,配置成接收将要按照尺寸设定数量来设定尺寸的多边形;
选择机构,配置成选择所述多边形的顶点,其中所述顶点由第一边和第二边形成;
取代机构,配置成用取代顶点集合取代选择的顶点,所述选择的顶点包括第一取代顶点和第二取代顶点,
其中所述取代机构还被配置成:向所述取代顶点集合中的各取代顶点分配突出路径,其包括分别向所述第一取代顶点和所述第二取代顶点分配第一突出路径和第二突出路径,其中所述第一突出路径和所述第二突出路径不垂直于所述第一边或所述第二边;以及控制所述第一突出路径与所述第二突出路径之间的角,以控制对与所述选择的顶点关联的角的裁减数量;以及
尺寸设定机构,配置成根据所述尺寸设定数量来对所述多边形设定尺寸,其中在对所述多边形设定尺寸的同时,所述尺寸设定机构沿着所述分配的突出路径移动所述取代顶点集合中的各取代顶点,由此产生对与所述选择的顶点关联的角的裁减。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/363,159 US8161426B2 (en) | 2009-01-30 | 2009-01-30 | Method and system for sizing polygons in an integrated circuit (IC) layout |
US12/363,159 | 2009-01-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101794326A CN101794326A (zh) | 2010-08-04 |
CN101794326B true CN101794326B (zh) | 2014-12-10 |
Family
ID=42396295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910208101.7A Active CN101794326B (zh) | 2009-01-30 | 2009-10-27 | 用于对集成电路(ic)布局中的多边形设定尺寸的方法和系统 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8161426B2 (zh) |
CN (1) | CN101794326B (zh) |
TW (1) | TWI474206B (zh) |
WO (1) | WO2010088141A2 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8839183B2 (en) * | 2013-01-31 | 2014-09-16 | Cadence Design Systems, Inc. | Method and apparatus for derived layers visualization and debugging |
US10061301B2 (en) * | 2015-12-21 | 2018-08-28 | Palo Alto Research Center Incorporated | Toolpath planning process for conductive materials |
CN107239619B (zh) * | 2017-06-06 | 2020-06-16 | 北京华大九天软件有限公司 | 一种集成电路版图中快速切除锐角的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5481470A (en) * | 1988-04-18 | 1996-01-02 | 3D Systems, Inc. | Boolean layer comparison slice |
US6128767A (en) * | 1997-10-30 | 2000-10-03 | Chapman; David C. | Polygon representation in an integrated circuit layout |
US6816170B1 (en) * | 2002-02-22 | 2004-11-09 | Zyvex Corporation | System and method for robust and efficient resizing of simple polygons |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7743358B2 (en) | 2005-04-29 | 2010-06-22 | Cadence Design Systems, Inc. | Apparatus and method for segmenting edges for optical proximity correction |
KR100732772B1 (ko) * | 2006-04-25 | 2007-06-27 | 주식회사 하이닉스반도체 | 마스크 레이아웃 형성 방법 및 이에 따른 레이아웃 |
-
2009
- 2009-01-30 US US12/363,159 patent/US8161426B2/en active Active
- 2009-10-27 CN CN200910208101.7A patent/CN101794326B/zh active Active
-
2010
- 2010-01-14 TW TW99100933A patent/TWI474206B/zh active
- 2010-01-22 WO PCT/US2010/021716 patent/WO2010088141A2/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5481470A (en) * | 1988-04-18 | 1996-01-02 | 3D Systems, Inc. | Boolean layer comparison slice |
US6128767A (en) * | 1997-10-30 | 2000-10-03 | Chapman; David C. | Polygon representation in an integrated circuit layout |
US6816170B1 (en) * | 2002-02-22 | 2004-11-09 | Zyvex Corporation | System and method for robust and efficient resizing of simple polygons |
Also Published As
Publication number | Publication date |
---|---|
WO2010088141A3 (en) | 2010-10-21 |
TWI474206B (zh) | 2015-02-21 |
TW201044203A (en) | 2010-12-16 |
US8161426B2 (en) | 2012-04-17 |
US20100194779A1 (en) | 2010-08-05 |
CN101794326A (zh) | 2010-08-04 |
WO2010088141A2 (en) | 2010-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8799834B1 (en) | Self-aligned multiple patterning layout design | |
US6480991B1 (en) | Timing-driven global placement based on geometry-aware timing budgets | |
US9449140B2 (en) | Conflict detection for self-aligned multiple patterning compliance | |
Scheible et al. | Automation of analog IC layout: Challenges and solutions | |
CN102754102B (zh) | 三维集成电路的设计支持装置及设计支持方法 | |
US8719754B1 (en) | System and method to generate re-useable layout components from schematic components in an IC design with hierarchical parameters | |
JP2007188488A (ja) | パッキングベースのマクロ配置方法とそれを用いた半導体チップ | |
JP4357287B2 (ja) | 修正指針の発生方法、パターン作成方法、マスクの製造方法、半導体装置の製造方法及びプログラム | |
CN105549548A (zh) | 三维装配工艺生成方法和生成装置 | |
CN101794326B (zh) | 用于对集成电路(ic)布局中的多边形设定尺寸的方法和系统 | |
US10803224B2 (en) | Propagating constants of structured soft blocks while preserving the relative placement structure | |
CN114970439A (zh) | 自动布线方法、装置、计算机设备、存储介质 | |
CN104063559A (zh) | 大规模集成电路分布计算的布局合法化方法及其系统 | |
Gao et al. | Self-aligned double patterning layout decomposition with complementary e-beam lithography | |
US7454721B2 (en) | Method, apparatus and computer program product for optimizing an integrated circuit layout | |
US10515180B1 (en) | Method, system, and computer program product to implement snapping for an electronic design | |
CN102664142B (zh) | 对现有版图填充冗余多晶硅条阵列的插入方法 | |
Zou et al. | Incremental 3-D global routing considering cell movement and complex routing constraints | |
US10885260B1 (en) | Fin-based fill cell optimization | |
JP5077432B2 (ja) | パターン作成方法およびパターン作成プログラム | |
CN115809530A (zh) | 实体网络分布式物理仿真方法、装置、设备及存储介质 | |
US10095824B1 (en) | Systems and methods for symmetric H-tree construction with complicated routing blockages | |
US7331026B2 (en) | Method and system for generating an initial layout of an integrated circuit | |
Chen et al. | An integrated-spreading-based macro-refining algorithm for large-scale mixed-size circuit designs | |
JP2007079517A (ja) | パターン作成方法、パターン作成プログラム及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |