CN101534120A - 锁相环电路及其充电方法 - Google Patents
锁相环电路及其充电方法 Download PDFInfo
- Publication number
- CN101534120A CN101534120A CN200910081492A CN200910081492A CN101534120A CN 101534120 A CN101534120 A CN 101534120A CN 200910081492 A CN200910081492 A CN 200910081492A CN 200910081492 A CN200910081492 A CN 200910081492A CN 101534120 A CN101534120 A CN 101534120A
- Authority
- CN
- China
- Prior art keywords
- charging
- phase
- field effect
- effect transistor
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007600 charging Methods 0.000 title claims abstract description 117
- 238000000034 method Methods 0.000 title claims abstract description 22
- 230000005669 field effect Effects 0.000 claims description 91
- 230000005540 biological transmission Effects 0.000 claims description 32
- 230000008676 import Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 2
- 230000014759 maintenance of location Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241000220317 Rosa Species 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明实施例公开了锁相环电路及其充电方法,属于锁相环技术领域。该电路包括充电电路,充电电路包括:阈值判断模块,用于输出信号给接收模块,当滤波器的电压充电到预设阈值时,输出有效信号至接收模块;接收模块,用于接收触发信号,输出第一控制信号给充电模块;当阈值判断模块输出的信号为有效信号时,输出第二控制信号给充电模块;充电模块,用于接收到第一控制信号时,给滤波器充电;当接收到第二控制信号时,停止给滤波器充电。该方法包括:接收触发信号;给滤波器充电;当滤波器充电到预设阈值时结束充电。本发明实施例可以事先设定滤波器电容充电完成时的电压,从而可以为PLL电路提供一个较佳的电压来缩短PLL电路的锁定时间。
Description
技术领域
本发明涉及锁相环技术领域,特别涉及锁相环电路及其充电方法。
背景技术
为得到较好的噪声性能,PLL电路(Phase Locked Loop,锁相环电路)的滤波器一般采用无源器件构成,在低带宽应用中,无源滤波器的电容容值较大,PLL电路完成锁定需要较长的时间。在对系统的锁定时间有严格要求的情况下,又保持PLL电路的低带宽,一般做法会增加快速锁定电路,帮助PLL电路以尽量短的时间达到稳定。
图1为现有的一种较常用的带有快锁电路的PLL电路。为了增加快速锁定电路,在PLL电路的滤波器101上接一个P型场效应管102(记作MP1),这个MP1的栅极需要接一个控制信号(图中记作input)。当PLL电路开始工作时,input为低电平,此时MP1会打开。图示电路中,MP1的尺寸一般取得较大,目的是在打开时MP1有足够的电流给滤波器101的电容充电。电路中VCTRL处的电压开始时是未知的,因为滤波器101的电容上的残留电荷是未知的(也许只有0伏或其它某个固定电压)。MP1打开后,随着滤波器101中的电容不断充电,VCTRL处的电压也不断上升,当某个时刻,input信号由低电平变高电平后,MP1关断,此时充电过程结束,滤波器101上的电压VCTRL为某个固定电压。此时PLL利用其负反馈原理开始正式的锁定过程。
在对现有技术进行分析后,发明人发现PLL电路的现有的快锁电路存在以下缺陷:
事先无法预知滤波器上的电压VCTRL在充电过程完成后会是多少,因此现有的快锁电路无法为PLL电路提供一个较佳的VCTRL电压来尽量缩短PLL电路的锁定时间。
发明内容
本发明实施例提供了锁相环电路及其充电方法以缩短锁相环电路的锁定时间。
一种锁相环电路,包括依次电性连接的鉴相器、滤波器、压控振荡器和分频器,所述鉴相器的两个输入端分别接参考频率信号和所述分频器输出端输出的分频信号,所述鉴相器输出的信号经所述滤波器之后变为电压信号输入所述压控振荡器,压控振荡器产生的时钟信号经所述分频器分频之后送入所述鉴相器,其特征在于,所述锁相环电路还包括与所述滤波器相连的充电电路,所述充电电路包括阈值判断模块、接收模块、和充电模块;
阈值判断模块,用于输出信号给接收模块,当所述滤波器的电压充电到预设阈值时,输出有效信号至所述接收模块;
接收模块,用于接收触发信号,并根据所述触发信号输出第一控制信号给所述充电模块;接收所述阈值判断模块输出的信号,当所述阈值判断模块输出的信号为有效信号时,输出第二控制信号给所述充电模块;
充电模块,用于当接收到所述第一控制信号时,给所述滤波器充电;当接收到所述第二控制信号时,停止给所述滤波器充电。
一种锁相环的充电方法,包括以下步骤:
接收触发信号;
根据接收到的所述触发信号给所述锁相环的滤波器充电;
当所述滤波器的电压充电到预设阈值时,结束充电。
本发明实施例可以事先设定滤波器充电完成时的预设阈值电压,从而可以为锁相环电路提供一个较佳的电压来尽量缩短锁相环电路的锁定时间。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是现有的一种带有充电电路的锁相环电路图;
图2是本发明实施例提供的一种锁相环电路示意图;
图3是本发明实施例提供的第一种锁相环电路图;
图4是本发明实施例提供的锁相环及其充电电路的各节点波形图;
图5是本发明实施例提供的另一种种锁相环电路图;
图6是本发明实施例提供的锁相环的充电方法流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例一提供了一种锁相环电路。如图2所示,图2是一种锁相环电路示意图。该锁相环电路包括:依次电性连接的鉴相器(PD)210、滤波器220、振荡器230和分频器240,鉴相器210的两个输入分别接参考频率信号CLK_IN和分频器输出端输出的分频信号,鉴相器210对由其两个输入分别接入的参考频率信号和分频器输出端输出的分频信号进行鉴相后,通过鉴相器的输出端将鉴相后的信号输出至滤波器220进行滤波,并经滤波器220的输出端将滤波后的信号输入至振荡器230的输入端以控制振荡器230输出振荡信号,振荡信号经分频器240分频处理后形成上述分频器输出端输出的分频信号。其中振荡器230的输入端还接入充电电路200,通过该充电电路200对滤波器220进行充电以缩短锁相环电路PLL完成锁定所需要的的时间。
本实施例中,充电电路200包括接收模块201、充电模块202和阈值判断模块203。接收模块201输入端接收触发信号;接收模块201复位端接收阈值判断模块203输出的信号,当阈值判断模块203输出的信号为有效信号时实现输出端复位,并输出第二控制信号给充电模块202以结束滤波器的充电;接收模块201的输出端根据触发信号输出第一控制信号给充电模块202,以控制充电模块202输出端给滤波器220充电。充电模块202输出端还电性连接至阈值判断模块203的输入端,并将充电电压输入至阈值判断模块203。阈值判断模块203根据其内设的充电电压阈值判断是否需要终止给滤波器220充电,当需要终止给滤波器220充电时,输出有效信号至接收模块201的复位端。接收模块复位端判断接收到的触发信号是否有效,有效时通过接收模块201控制充电模块202停止给滤波器220充电。
本发明实施例通过阈值判断模块事先设定较佳的充电阈值,从而可以为PLL电路提供一个较佳的电压,进而大大缩短PLL电路的锁定时间,减少了因无法确定滤波器上的电压在充电过程完成后的具体值无法确定,带来PL1电路锁定时间较长的缺陷。
本实施例中,鉴相器210也可以是鉴频鉴相器(PFD),如图3所示。参见图3,接收模块具体包括D触发器301,充电模块202包括场效应管302。本实施例中场效应管302为P型场效应管。输入信号input接D触发器301的时钟信号输入端,D触发器301的输入端接工作电源VDD,复位端RST接阈值判断模块,反相输出端Q接充电模块。本发明实施例中,D触发器301也可以将其输出端Q通过反相器303接充电模块。D触发器301的复位端RST是高电平有效的。
充电模块的场效应管302的源极接工作电源VDD,漏极接阈值判断模块的输入端,栅极接D触发器301的反相输出端Q,或者栅极通过反相器303接D触发器301的输出端。场效应管302的漏极同时接在锁相环电路的电荷泵与压控振荡器(VCO)之间,从而给锁相环的滤波器电容充电。
阈值判断模块用来设定锁相环的滤波器304结束充电时的电压阈值,当滤波器304的电容电压充电到预设阈值时,结束充电。阈值判断模块有多种实现方式,本实施例的图3仅为其中一种。本实施例的阈值判断模块包括相互串接的第一反相器305和第二反相器306,N型场效应管307,传输门308。第一反相器305的输出端接D触发器301的复位端,第二反相器306的输入端接N型场效应管307的漏极和传输门308的一端,传输门308的另一端接场效应管302的漏极。本发明实施例中传输门308是由一个P型场效应管和一个N型场效应管构成的。
假设在初始的时候,D触发器301的时钟信号输入端的输入input是低电平信号,其Q输出端电平是低电平(比如通过复位端RST将Q置成了低电平),也即A点电位为低电平,通过反相器303后,B点电平翻转为高电平,所以场效应管302截止。对于N型场效应管307,其栅极输入电位是B点电平,即高电平,源极接地,因而此时N型场效应管307导通,其漏极电位变为低电平,也即C点电位为低电平。对于传输门308,由于其P型场效应管的栅极电位为高,N型场效应管的栅极电位为低,因而传输门308处于截止状态。综上,由于场效应管302和传输门308均处于截止状态,所以VCTRL结点相当于悬空。对于滤波器304,因为电容的一端接地,而VCTRL悬空,所以滤波器304的电容不会开始充电。同时由于C点电位为低电平,经过第一反相器305和第二反相器306之后,E点电位仍为低电平,也即D触发器301的复位端RST(高电平有效)的输入是低电平,所以D触发器301不会将Q端输出复位,Q端输出继续保持高电平。
假设在t1时刻,D触发器301的时钟信号输入端的输入input来了一个上升沿电平,由于D触发器301的输入端接的是高电平(工作电源VDD),所以输出端Q会发生翻转,变为高电平,也即A点电位为高电平。通过反相器303,B点电平变为低电平,所以场效应管302导通。因为场效应管302的漏极通过滤波器304电容接地,因而当场效应管302导通后,工作电源VDD会通过场效应管302给滤波器304的电容充电。同时传输门308,由于其P型场效应管的栅极电位为低,N型场效应管的栅极电位为高,因而传输门308处于导通状态。对于N型场效应管307,其栅极输入电位B点为低电平,源极接地,因而此时N型场效应管307截止。
随着上述充电的进行,滤波器304的电容的上极板(图3中非接地的一个极板)的电位会逐渐升高,也即VCTRL的电位逐渐升高,通过传输门308,C点电位也逐渐升高。当C点电位升高到第二反相器306的翻转阈值之后,第二反相器306的输出变为低电平,第一反相器305的输出E变为高电平,从而使得D触发器301的复位端RST有效,D触发器301的输出Q翻转为低电平。因此A点电平为高,B点电平为低,从而场效应管302截止,传输门308截止,N型场效应管307导通,使得N型场效应管307的漏极电位C变为低电平。于是E变为低电平,从而使得D触发器301的复位端RST结束有效状态。由于场效应管302和传输门308截止,所以VCTRL节点处于悬空状态,滤波器304的电容充电结束。
所以,在本实施例中,可以通过合理设置第一反相器305和第二反相器306的翻转阈值,来设定滤波器304充电完成时的电压VCTRL。本实施例中第一反相器305和第二反相器306的工作参数和翻转阈值相同,由P型场效应管和N型场效应管串接构成。本实施例中第一反相器305和第二反相器306的翻转阈值设计为0.8V。
上述工作过程中,input、A、B、C以及VCTRL结点的波形图如图4所示。
需要说明的是,本发明实施例充电模块的场效应管也可以是N型场效应管,此时的锁相环及其充电电路如图5所示。此时接收模块包括:D触发器501,充电电路的输入信号接D触发器501的时钟信号输入端,D触发器501的输入端接工作电源,输出端接充电模块,复位端接阈值判断模块。充电模块包括第一N型场效应管502,第一N型场效应管502的源极接地,栅极接D触发器501的输出端,漏极接阈值判断模块的输入端;第一N型场效应管502的漏极接在锁相环电路的电荷泵与VCO之间,给锁相环的滤波器电容充电。阈值判断模块包括反相器505,反相器505的输出端接D触发器的复位端RST,输入端接第二N型场效应管506的漏极和传输门的一端,传输门507的另一端接第一N型场效应管502的漏极。
在充电模块的场效应管是N型场效应管的情况下,D触发器501通过反相器503和反相器504接第一N型场效应管502的栅极,同时第一N型场效应管502的源极接地。图5的工作原理与图3相似,与图3稍有不同的是,当VCTRL低于阈值判断模块的翻转阈值时,电路通过反馈把第一N型场效应管502关闭。采用N型场效应管作为充电模块的场效应管,这种应用一般在电路要求VCTRL有较低电压时用。
本实施例的充电模块也可以不使用场效应管,使用其它的能够给滤波器电容充电的半导体电路,比如含三极管的电路等。
现有技术中充电电路的控制信号input必须是一个电平信号,而且该电平信号保持时间的长短需要在电路设计时准确的确定。当电路工艺发生变化时,上述保持时间难以准确把握。本发明实施例可以利用边沿触发信号触发,无须电平信号,也就不需要事先设计电平信号的持续时间,这样就避免了现有技术方案中电平保持的时间长短需要在设计时较准确确定的问题。滤波器的最终稳定电压值也可以通过阈值判断模块事先灵活的设置,解决了现有技术方案中滤波器电容充电完成时的电压不确定的问题。当完成充电过程后,本实施例锁相环的充电电路会自动切断,不会干扰锁相环的正常工作,减少了因无法确定滤波器上的电压在充电过程完成后的具体值无法确定,带来PL1电路锁定时间较长的缺陷。
实施例三提供了一种锁相环的充电方法,如图6所示,包括以下步骤:
610:接收触发信号;
620:根据接收到的触发信号,给锁相环的滤波器充电;
630:当上述滤波器的电压充电到预设阈值时,结束充电。
进一步地,上述触发信号可以是边沿触发信号。
具体地,参考图3,步骤610接收边沿触发信号包括:
设置D触发器301;输入信号接D触发器301的时钟信号输入端,D触发器301的输入端接工作电源VDD。假设在t1时刻,D触发器301的时钟信号输入端的输入input来了一个上升沿电平,由于D触发器301的输入端接的是高电平(工作电源VDD),所以输出端Q会发生翻转,变为高电平,也即A点电位为高电平。
步骤620根据接收到的触发信号,给锁相环的滤波器充电包括:
设置P型场效应管302;
P型场效应管302的源极接工作电源VDD,栅极接D触发器301的反相输出端,漏极接在锁相环电路的电荷泵与压控振荡器(VCO)之间,给锁相环的滤波器304的电容充电。
通过反相器303,B点电平变为低电平,所以P型场效应管302导通。因为P型场效应管302的漏极通过滤波器304电容接地,因而当P型场效应管302导通后,工作电源VDD会通过P型场效应管302给滤波器304的电容充电。所以,同时传输门308,由于其P型场效应管的栅极电位为低,N型场效应管的栅极电位为高,因而传输门308处于导通状态。对于N型场效应管307,其栅极输入电位B点为低电平,源极接地,因而此时N型场效应管307截止。
步骤630当上述滤波器的电压充电到预设阈值时,结束充电包括:
设置N型场效应管307、传输门308,以及相互串接的第一反相器305和第二反相器306;
第一反相器305的输出端接D触发器301的复位端,第二反相器306的输入端接N型场效应管307的漏极和述传输门308的一端,传输门308的另一端接P型场效应管302的漏极,其中D触发器301的复位端高电平有效。
随着滤波器304充电的进行,滤波器304的电容的上极板(图3中非接地的一个极板)的电位会逐渐升高,也即VCTRL的电位逐渐升高,通过传输门308,C点电位也逐渐升高。当C点电位升高到第二反相器306的翻转阈值之后,第二反相器306的输出变为低电平,第一反相器305的输出E变为高电平,从而使得D触发器301的复位端RST有效,D触发器301的输出Q翻转为低电平。因此A点电平为高,B点电平为低,从而P型场效应管302截止,传输门308截止,N型场效应管307导通,使得N型场效应管307的漏极电位C变为低电平。于是E变为低电平,从而使得D触发器301的复位端RST结束有效状态。由于P型场效应管302和传输门308截止,所以VCTRL节点处于悬空状态,滤波器304的电容充电结束。
需要说明的是,参考图5,本实施例的步骤610接收边沿触发信号也可以包括:
设置第一N型场效应管502,第一N型场效应管502的源极接地,栅极接D触发器501的输出端,漏极接在锁相环电路的电荷泵与VCO之间,给锁相环的滤波器电容充电。
步骤630当上述滤波器的电压充电到预设阈值时,结束充电包括:
设置第二N型场效应管507、传输门506以及反相器505,
反相器505的输出端接D触发器501的复位端,输入端接第二N型场效应管507的漏极和传输门506的一端,传输门506的另一端接第一N型场效应管502的漏极,其中D触发器的复位端高电平有效。
在充电模块的场效应管是N型场效应管的情况下,D触发器501通过反相器503和反相器504接第一N型场效应管502的栅极,同时第一N型场效应管502的源极接地。图5的工作原理与图3相似,与图3稍有不同的是,当VCTRL低于阈值判断模块的翻转阈值时,电路通过反馈把第一N型场效应管502关闭。采用N型场效应管作为充电模块的场效应管,这种应用一般在电路要求VCTRL有较低电压时用。
本实施例的步骤620中,也可以不使用场效应管,使用其它的能够给滤波器电容充电的半导体电路,比如含三极管的电路等。
现有技术中充电电路的控制信号input必须是一个电平信号,而且该电平信号保持时间的长短需要在电路设计时准确的确定。当电路工艺发生变化时,上述保持时间难以准确把握。本发明实施例的方法可以利用边沿触发信号触发,无须电平信号,也就不需要事先设计电平信号的持续时间,这样就避免了现有技术方案中电平保持的时间长短需要在设计时较准确确定的问题。滤波器的最终稳定电压值也可以通过步骤630事先灵活的设置来确定,解决了现有技术方案中滤波器电容充电完成时的电压不确定的问题。当完成充电过程后,本实施例的方法会自动停止给锁相环的滤波器充电,不会干扰锁相环的正常工作。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (11)
1.一种锁相环电路,包括依次电性连接的鉴相器、滤波器、压控振荡器和分频器,所述鉴相器的两个输入端分别接参考频率信号和所述分频器输出端输出的分频信号,所述鉴相器输出的信号经所述滤波器之后变为电压信号输入所述压控振荡器,压控振荡器产生的时钟信号经所述分频器分频之后送入所述鉴相器,其特征在于,所述锁相环电路还包括与所述滤波器相连的充电电路,所述充电电路包括阈值判断模块、接收模块和充电模块:
阈值判断模块,用于输出信号给接收模块,当所述滤波器的电压充电到预设阈值时,输出有效信号至所述接收模块;
接收模块,用于接收触发信号,并根据所述触发信号输出第一控制信号给所述充电模块;接收所述阈值判断模块输出的信号,当所述阈值判断模块输出的信号为有效信号时,输出第二控制信号给所述充电模块;
充电模块,用于当接收到所述第一控制信号时,给所述滤波器充电;当接收到所述第二控制信号时,停止给所述滤波器充电。
2.如权利要求1所述的锁相环电路,其特征在于,所述接收模块用于接收边沿触发信号。
3.如权利要求2所述的锁相环电路,其特征在于,所述接收模块包括:D触发器,
所述D触发器的时钟信号输入端接收所述边沿触发信号,数据输入端接工作电源,反相输出端接至所述充电模块,复位输入端接入所述阈值判断模块输出的所述有效信号。
4.如权利要求3所述的锁相环电路,其特征在于,所述充电模块包括:P型场效应管,
所述P型场效应管的源极接所述工作电源,栅极接所述D触发器的反相输出端,漏极接所述阈值判断模块的输入端;
且所述P型场效应管的漏极还与所述滤波器相连,用来给所述滤波器充电。
5.如权利要求4所述的锁相环电路,其特征在于,所述阈值判断模块包括:第一反相器、第二反相器、N型场效应管、传输门,
所述传输门的输入端接所述P型场效应管的漏极,所述传输门的输出端接所述第二反相器的输入端,且所述传输门的输出端还接所述N型场效应管的漏极,所述第二反相器的输出端和所述第一反相器的输入端相连,所述第一反相器的输出端接所述D触发器的复位输入端,其中所述D触发器的复位输入端高电平有效。
6.如权利要求2所述的锁相环电路,其特征在于,所述接收模块包括:D触发器,
所述D触发器的时钟信号输入端接收所述边沿触发信号,数据输入端接工作电源,输出端接至所述充电模块,复位输入端接入所述阈值判断模块。
7.如权利要求6所述的锁相环电路,其特征在于,所述充电模块包括第一N型场效应管,
所述第一N型场效应管的源极接地,栅极接所述D触发器的输出端,漏极接所述阈值判断模块的输入端;
所述第一N型场效应管的漏极还与所述滤波器相连,用于给所述滤波器充电。
8.如权利要求7所述的锁相环电路,其特征在于,所述阈值判断模块包括反相器、第二N型场效应管、传输门,
所述反相器的输出端接所述D触发器的复位输入端,所述反相器的输入端接所述第二N型场效应管的漏极,且所述反相器的输入端还接所述传输门的输出端,所述传输门的输入端接所述第一N型场效应管的漏极,其中,所述D触发器的复位输入端高电平有效。
9.一种锁相环的充电方法,其特征在于,包括以下步骤:
接收触发信号;
根据接收到的所述触发信号给所述锁相环的滤波器充电;
当所述滤波器的电压充电到预设阈值时,结束充电。
10.如权利要求9所述的锁相环的充电方法,其特征在于,所述触发信号为边沿触发信号,通过D触发器接收所述触发信号。
12.如权利要求11所述的锁相环的充电方法,其特征在于,所述根据接收到的所述触发信号给所述锁相环的滤波器充电包括以下步骤:
设置P型场效应管;所述P型场效应管的源极接所述工作电源,栅极接所述D触发器的反相输出端,漏极接在所述锁相环电路的压控振荡器的输入端;
通过所述P型场效应管给所述锁相环的滤波器充电。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100814920A CN101534120B (zh) | 2009-04-09 | 2009-04-09 | 锁相环电路及其充电方法 |
US12/690,466 US7990192B2 (en) | 2009-04-09 | 2010-01-20 | Phase locked loop and method for charging phase locked loop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100814920A CN101534120B (zh) | 2009-04-09 | 2009-04-09 | 锁相环电路及其充电方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101534120A true CN101534120A (zh) | 2009-09-16 |
CN101534120B CN101534120B (zh) | 2011-09-14 |
Family
ID=41104543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100814920A Active CN101534120B (zh) | 2009-04-09 | 2009-04-09 | 锁相环电路及其充电方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7990192B2 (zh) |
CN (1) | CN101534120B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103078636A (zh) * | 2012-12-27 | 2013-05-01 | 四川和芯微电子股份有限公司 | 锁相环系统 |
CN108449085A (zh) * | 2017-02-16 | 2018-08-24 | 中芯国际集成电路制造(上海)有限公司 | 锁相环和电子系统 |
CN108631774A (zh) * | 2017-03-22 | 2018-10-09 | 中芯国际集成电路制造(上海)有限公司 | 锁相环及其启动电路、启动方法 |
CN108988848A (zh) * | 2017-06-01 | 2018-12-11 | 张伟林 | 现有边沿式高阻型数字鉴相器输出端优化设计案 |
CN109617235A (zh) * | 2018-12-14 | 2019-04-12 | 上海君世电气科技有限公司 | 一种频率跟踪及动态布置的小电流接地选线系统 |
CN111312302A (zh) * | 2018-12-12 | 2020-06-19 | 北京兆易创新科技股份有限公司 | 一种充电加速单元、充电电路及非易失存储器 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2661328C1 (ru) * | 2017-09-12 | 2018-07-13 | Геннадий Сендерович Брайловский | Способ подстройки частоты и фазовый детектор |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3695833B2 (ja) * | 1996-04-05 | 2005-09-14 | 株式会社ルネサステクノロジ | Pll回路 |
US5874863A (en) * | 1997-11-19 | 1999-02-23 | Microchip Technology Incorporated | Phase locked loop with fast start-up circuitry |
WO2001086814A1 (en) * | 2000-05-10 | 2001-11-15 | Koninklijke Philips Electronics N.V. | A frequency synthesizer having a phase-locked loop with circuit for reducing power-on switching transients |
US6914489B2 (en) * | 2002-09-26 | 2005-07-05 | Koninklijke Philips Electronics N.V. | Voltage-controlled oscillator presetting circuit |
JP4623678B2 (ja) * | 2005-09-08 | 2011-02-02 | パナソニック株式会社 | Pll回路 |
-
2009
- 2009-04-09 CN CN2009100814920A patent/CN101534120B/zh active Active
-
2010
- 2010-01-20 US US12/690,466 patent/US7990192B2/en active Active
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103078636A (zh) * | 2012-12-27 | 2013-05-01 | 四川和芯微电子股份有限公司 | 锁相环系统 |
CN108449085A (zh) * | 2017-02-16 | 2018-08-24 | 中芯国际集成电路制造(上海)有限公司 | 锁相环和电子系统 |
CN108631774A (zh) * | 2017-03-22 | 2018-10-09 | 中芯国际集成电路制造(上海)有限公司 | 锁相环及其启动电路、启动方法 |
CN108631774B (zh) * | 2017-03-22 | 2021-07-13 | 中芯国际集成电路制造(上海)有限公司 | 锁相环及其启动电路、启动方法 |
CN108988848A (zh) * | 2017-06-01 | 2018-12-11 | 张伟林 | 现有边沿式高阻型数字鉴相器输出端优化设计案 |
CN108988848B (zh) * | 2017-06-01 | 2022-08-23 | 张伟林 | 现有边沿式高阻型数字鉴相器输出端优化设计案 |
CN111312302A (zh) * | 2018-12-12 | 2020-06-19 | 北京兆易创新科技股份有限公司 | 一种充电加速单元、充电电路及非易失存储器 |
CN109617235A (zh) * | 2018-12-14 | 2019-04-12 | 上海君世电气科技有限公司 | 一种频率跟踪及动态布置的小电流接地选线系统 |
CN109617235B (zh) * | 2018-12-14 | 2020-12-25 | 上海君世电气科技有限公司 | 一种频率跟踪及动态布置的小电流接地选线系统 |
Also Published As
Publication number | Publication date |
---|---|
CN101534120B (zh) | 2011-09-14 |
US7990192B2 (en) | 2011-08-02 |
US20100259306A1 (en) | 2010-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101534120B (zh) | 锁相环电路及其充电方法 | |
US7420427B2 (en) | Phase-locked loop with a digital calibration loop and an analog calibration loop | |
CN108123712A (zh) | 混合锁相环及其运行方法 | |
CN103199857B (zh) | 基于电流控制振荡器(cco)的pll | |
CN103746688B (zh) | 一种自动频率调谐锁相环及其自动频率调谐方法 | |
CN101436859A (zh) | 一种快速锁定的频率发生器 | |
CN106209087B (zh) | 锁相环路中压控振荡器的校准系统及方法 | |
CN102158221B (zh) | 锁相环及其快速锁定装置 | |
CN102223147B (zh) | 一种用于频率综合器的在线快速自动频率校准电路和方法 | |
CN103138751B (zh) | 锁相环 | |
CN102684686A (zh) | 一种降低带内相位噪声的锁相环及其相应的工作方法 | |
CN110224697A (zh) | 一种锁相环锁定方法、电路及通信收发系统 | |
CN101399542A (zh) | 具有温度漂移补偿的锁相环及其方法 | |
CN106549665A (zh) | 锁相环电路、数据恢复电路及锁相环电路的控制方法 | |
CN107623521A (zh) | 一种锁相环时钟发生器 | |
CN103684431A (zh) | 可快速锁定的锁相环及其锁定方法 | |
CN104242930B (zh) | 一种应用于无线收发系统的频率综合器 | |
CN104052470B (zh) | 电荷泵锁相环、电容倍增方法及数控回路滤波器 | |
US6400932B1 (en) | Low offset automatic frequency tuning circuits for continuous-time filter | |
CN103329440A (zh) | 相位频率检测方法 | |
CN103078636A (zh) | 锁相环系统 | |
CN105610436B (zh) | 一种具备自适应加速锁定结构的电荷泵锁相环 | |
CN203014778U (zh) | 锁相环系统 | |
CN110071718A (zh) | 一种亚采样鉴相器及其锁相环 | |
CN102130684B (zh) | 压控振荡器的保护电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |